CN112653479A - 一种支持单频网功能的DMB基带SoC - Google Patents

Abstract

本发明涉及一种支持单频网功能的DMB基带SoC，属于芯片系统设计领域。该Soc包括GPS模块、LCD屏幕、LCD驱动电路、以太网控制器、单频网适配器、RISC‑V处理器、COFDM编码器、RAM、Flash、SPI接口和成型滤波器。本发明有助于提高发射机的集成度，缩小发射机的体积，降低发射机的功耗，同时DMB基带SoC中单频网适配器电路模块优化了电路结构，使用自适应校准方法，使得电路在降低电路规模的同时，提高频率校准精度。

Description

一种支持单频网功能的DMB基带SoC

技术领域

本发明属于芯片系统设计领域，涉及一种支持单频网功能的DMB基带SoC。

背景技术

DAB(Digital Audio Broadcast，数字音频广播)以及其升级版的DAB+和DMB标准是取代FM、AM等传统模拟广播的新一代数字化广播系统，是目前全球最具竞争力、潜在用户最多的数字广播标准。

但目前DMB在全球的进展并不乐观。主要原因就是相对于FM，DMB的运行成本太高，而成本高的原因主要则在于核心芯片价格太高，进而导致发射系统和接收机价格高昂，难以普及。近年来针对DMB技术提出了大量新的应用，研究热度很高，但同样是限于DMB运行成本高，许多研究成果难以真正推广。

SoC是20世纪90年代出现的概念。随着时间的不断推移，SoC技术的不断完善，SoC的定义也在不断的发展和完善。SoC的定义为“an integrated circuit that contains acompute engine,memory and logic on a single chip”，即SoC为包含处理器、存储器和片上逻辑的集成电路。随着RF电路模块和数模混合信号模块集成在单一芯片中，SoC的定义在不断的完善，现在的SoC中包含一个或多个处理器、存储器、模拟电路模块、数模混合信号模块以及片上可编程逻辑。

RISC-V是一种简单、开放、免费的全新指令集架构。RISC-V最大的特点是“开放”，它的开放性允许它可以自由地被用于任何目的、允许任何人设计、制造和销售基于RISC-V的芯片或软件。RISC-V是一种开放的架构，从历史的经验来看，开放的生态一定会比封闭的好。 RISC-V技术是后发技术，所以能够总结前人的经验教训，做到相对简洁和干净。RISC-V这种开放架构的诞生可以说是时代发展的必然。RISC-V生态体系正在全球范围内快速崛起，成为半导体产业及物联网、边缘计算等新兴应用领域的重要创新焦点。

现有的DMB发射机大都是基于PC、DSP和PC、FPGA架构的DAB发射原型机。这两种架构搭建的原型机在功耗和性能上都不能与同等水平的SoC架构相媲美。其次现有的DMB 发射机由PC端的上位机软件控制，所以整套发射机设备的移动性，便携性较差，并且每台发射机都需要PC与其相连接，浪费资源。

结合以上现状，本设计基于RISC-V内核设计了一款DMB发射机SoC芯片，该设计可以将主控软件运行在发射机端，减小了发射机的面积，降低了发射机的功耗，发射机整体的移动性及便携性高，有助于发射机运行在需低功耗，高移动性的环境下。其次使用开源RISC-V 架构的内核有利于降低芯片研发成本。

发明内容

有鉴于此，本发明的目的在于提供一种支持单频网功能的数字多媒体广播DMB基带 SoC。

为达到上述目的，本发明提供如下技术方案：

一种支持单频网功能的数字多媒体广播DMB基带SoC，该Soc包括GPS模块、LCD屏幕、LCD驱动、以太网控制器、单频网适配器、RISC-V处理器、COFDM编码器、RAM、 Flash、SPI接口和成型滤波器；

GPS模块与单频网适配器信号连接；

LCD屏幕与LCD驱动电路信号连接；

LCD驱动电路、以太网控制器、单频网适配器、RISC-V处理器、COFDM编码器、RAM、Flash、SPI接口和成型滤波器通过系统总线连接在一起；

单频网适配器架构包括GPS接收模块、DAC驱动模块、频率校准模块、时间校准模块、锁相环PLL、OXCO晶振和时间同步模块；

GPS接收模块通过串口输出引脚TX与时间同步模块信号连接；

DAC驱动模块一端与OXCO晶振信号连接，另一端与频率校准模块信号连接；

频率校准模块分别与DAC驱动模块、锁相环PLL、时间同步模块和时间校准模块信号连接，该模块通过对时钟频率值测量，调节OXCO晶振频率，控制时间校准模块；

时间校准模块分别与频率校准模块、锁相环PLL和时间同步模块信号连接，该模块通过 UTC信息以及标准频率值产生三种同步信号用于OFDM符号调制同步；

锁相环PLL分别与OXCO晶振、时间校准模块、频率校准模块和时间同步模块信号连接；

OXCO晶振分别与锁相环PLL和DAC驱动模块信号连接；

时间同步模块分别与锁相环PLL、时间校准模块、频率校准模块和GPS接收模块信号连接。

可选地，频率校准模块包括差值计算模块、滑动平均滤波模块以及自适应比例调节模块；

该频率校准模块自动检测待调节频率标准值，并通过两个阶段进行调节；

该频率校准模块校准频率的两个阶段为：

第一阶段：滑动平均滤波器暂不介入工作，只使用自适应比例调节模块快速调节频率值；

第二阶段：频率值进入校准标准值的五个时钟周期内，滑动平均滤波器介入工作，滑动平均滤波器与自适应比例调节器共同工作，进行频率的精准调节；

自适应比例调节模块根据电路当前频率值判断校准标准值确定设定区间。

可选地，时间校准模块包括UTC检测模块、计数器模块、START信号产生模块与UPDATE 信号产生模块；

UTC检测模块检测GPS数据中的UTC时间信息，并与计数器0信号连接；

计数器0计算数据帧的帧数，产生CNT同步信号，一端与UTC检测模块信号连接，另一端与START信号产生模块信号连接；

START信号产生模块用于产生数据帧同步信号，一端与计数器0信号连接，另一端与计数器1信号连接；

计数器1模块计算OFDM符号的数量，一端与START信号产生模块信号连接，另一端与UPDATE信号产生模块信号连接；

UPDATE信号产生模块用于产生OFDM符号同步信号，并且与计数器1信号连接。

可选地，数字多媒体广播DMB基带Soc发射信号的步骤为：

S1、将数字广播的传输帧数据通过以太网接口传递至RISC-V处理器，完成传输帧解析，整理出每个调制符号内待调制的数据；

S2、将待调制数据通过总线送入COFDM编码器，依次完成RS/LDPC编码、卷积编码、时间/频率/比特交织、DQPSK/QAM调制和OFDM调制运算；

S3、最后经成型滤波器后，由上变频接口电路输出数字IQ信号；

S4、将数字IQ信号经过上变频芯片转换成DAB射频信号，再将该信号经过滤波和放大，通过天线发射出去。

可选地，处理器内核采用RISC-V内核；

单频网适配器用于控制OFDM符号的同步调制；

成型滤波器用于滤除带外噪声，减小码间串扰。

可选地，DMB基带SOC端提供可视化界面的节目配置，接收多个宽带业务发送过来的 ETI数据，在芯片内完成DMB业务复用，形成单个数字多媒体广播DMB传输帧数据进行调制。

本发明的有益效果在于：本发明实现了一款基于RISC-V内核的DMB发射机SoC，该SoC集成了RISC-V内核、以太网控制器、LCD驱动器、COFDM编码器和单频网适配器等模块和接口。设计的SoC集成了以太网控制器，既可接收多个宽带业务发送过来的ETI数据，在芯片内完成DMB业务复用；也可以直接在发射机端发送U盘或Flash等存储器中的文字、音频、视频内容。设计的SOC芯片可直接驱动LCD屏幕，通过显示屏可直接完成发射机主程序控制以及发射机状态检测等操作，避免使用PC作为上位机，简化了发射机整体结构。同时该SoC支持单频网工作模式，其单频网适配器电路配合OFDM调制模块能够实现两台发射机输出的IQ基带信号时间差小于0.1us，使用自适应调节方法，其控制方式速度快，电路规模小。使用SoC方案取代PC、DSP和PC、FPGA架构等方案，有助于提高发射机的集成度，缩小发射机的体积，降低发射机的功耗，并且可进一步将发射站做成便携式移动发射站。

本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。

附图说明

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：

图1为单频网适配器架构图；

图2为频率校准原理图；

图3为滑动平均滤波器与自适应比例调节；

图4为时间同步模块结构框图；

图5为DMB基带芯片架构图；

图6为信道功率测试图；

图7为邻道抑制比测试图；

图8为晶振频率情况图，8(a)为晶振频率校准情况图，8(b)频率稳定后的数据显示图；

图9为两台发射机晶振同步情况；

图10为IQ基带信号同步情况；

图11为射频信号中零符号的同步情况；

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

请参阅图1～图11，为一种支持单频网功能的数字多媒体广播DMB基带SoC。

1、DMB发射系统简介

在DMB发射系统中，PC端运行的DMB业务软件，一方面为用户提供了可视化界面的节目配置功能，另一方面通过信源编码、信道编码，形成DMB传输帧数据发送给发射机进行下一步处理。其中源编码通常以MPEG(Moving Picture Experts Group，动态图像专家组)格式压缩编码视频节目，以MP2(MPEG Audio Layer-2，动态图像专家组音频层2)或AAC(Advanced Audio Coding，高级音频编码)格式压缩编码音频节目。信道编码为源编码形成的数据增加保护数据，接收端根据保护数据发现或纠正传输中产生的错误。发射机端传输帧复用器将信道编码后的所有数据复用在一起，形成的数据流传输至COFDM调制器，通过COFDM调制形成真正的DMB基带信号，然后通过上变频将基带信号通过RF(RadioFrequency，射频)调制器搬移到射频波段产生DMB射频信号。功放部分则采用实验室设计的低噪声可调增益放大器，将发射机输出的DMB射频信号功率放大后通过天线发射出去。

2、单频网适配器架构

图1是单频网适配器电路结构框图。该模块包含GPS接收模块、DAC驱动模块、频率校准模块以及时间同步模块等子模块。DAC驱动模块、频率校准模块和时间同步模块则使用FPGA进行电路实现。该模块的主要信号包括：

(1)CLK_IN：16.384MHz，由OCXO输出的时钟信号；

(2)CLK_A：24.576MHz，时间同步模块的运行频率；

(3)CLK_B：98.304MHz，频率校准模块的运行频率；

(4)PPS：秒脉冲信号；

(5)TX：串口输出引脚，UTC电文通过TX输出到时间同步模块中；

(6)PPS_EN：经过同步的本地的秒脉冲信号；

(7)DIFF：频率校准模块计算出的OXCO压控电压值；

(8)V_CTRL：DAC驱动模块控制OXCO的电压信号；

(9)CNT：时间同步模块输出的传输帧计数值；

(10)START：时间同步模块输出的传输帧起始脉冲信号；

(11)ETI：时间同步模块输出的调制符号同步信号。

频率校准模块通过对98.304MHz的时钟频率值测量，计算出频率差值，并实时调节OXCO 晶振频率实现频率校准。同时通过产生的高精度时钟，控制时间校准模块产生三种同步信号，分别控制传输帧同步以及每一帧的OFDM符号的调制同步。

为了控制OCXO晶振产生精确的频率，消除频率差，首先需要对频率差值进行检测计算。 GPS接受模块会产生1s的基准信号PPS，CLK_B为OXCO晶振产生N(MHz)的待测时钟信号。

在理想的条件下，CLK_B的频率值应该为：

f₀＝N×10⁶

但是在实际情况下，由于环境以及晶振自身影响，OCXO晶振与标定值存在偏差，所以 CLK_B的实际频率值应该为：

f＝N₀×10⁶

因此频率差值就为：

Δf＝N₀-N

若实际频率大于理论频率，则应该减小DAC模块输出的控制电压值，从而减小OCXO晶振的频率。反之则加大OCXO晶振的频率。频率校准原理如图2所示。

经过频率偏差检测模块获得的频率差可能存在随机误差，这些误差主要包括GPS秒脉冲引入的锯齿误差、恒温晶振频率漂移及老化带来的误差。使用滑动平均滤波器滤除随机误差。同时使用自适应比例调节模块，可以判断当前校准频率的标准值。当频率差值在设定值 (98.304MHz设定值为150Hz)的50％、40％以及10％之间，分别使用不同的比例值，可有效提升频率调节速度，可使得频率更快的稳定下来。同时为了改善电路的调节速度，使得频率能够更进一步的稳定下来，在频率校准的初始阶段，滑动平均滤波器暂时不工作，只使用自适应比例调节模块快速调节频率值(粗调)，在频率进入标定值的五个时钟周期以内的时候，滑动平均滤波器介入工作，滑动平均滤波器与自适应比例调节器共同工作，实现频率的精准调节，减小随机误差的影响。

时间同步模块的结构框图如图4所示。时间同步模块由PLL输出的24.576MHz时钟CLK_A控制，其中CNT_0与TF信号生成模块用于生成传输帧同步的相关信号，CNT_1与 SYM信号生成模块用于生成OFDM符号同步的相关信号。

时间同步模块生成的三种同步信号，分别用作传输帧同步、传输帧起始同步和OFDM符号同步。其中CNT信号是记录第几个传输帧的信号。START信号为传输帧起始脉冲，UPDATE 信号为OFDM符号同步信号，UPDATE翻转一次，时间到达OFDM的符号长度时UPDATE再次翻转。

3、DMB发射机基带芯片架构

传输帧数据(即，数字广播要发射的内容)通过以太网接口传递RISC-V处理器，由嵌入式软件完成传输帧解析，整理出每个调制符号内待调制的数据；待调制数据通过总线送入 COFDM编码器，依次完成RS/LDPC编码、卷积编码、时间/频率/比特交织、DQPSK/QAM 调制、OFDM调制等运算，最后经成型滤波器(平方根升余弦滤波器)后，由上变频接口电路输出数字IQ信号；数字IQ信号经过上变频芯片转换成DAB射频信号，该信号再经过滤波和放大，通过天线发射出去。该DMB基带芯片架构如图5所示。

集成从传输帧输入到数字IQ输出的全部基带功能。总体上采用SoC构架，通过内嵌RISC-V处理器对所有模块进行协调控制。但与普通的SoC设计不同，本设计中的处理器只做少量的数据解析和配置(主要是为了方便对各种发射模式进行配置)，而占绝大部分基带运算量的COFDM编码则通过全硬件的ASIC方式设计。因为只有这样，才能最大程度的提高芯片集成度，减少SoC总线开销，降低芯片电路规模和硬件成本。

4、系统测试

本设计经过Altera FPGA验证。PC端通过以太网接口向发射机发送数据，DMB基带芯片将数据处理之后生成数字IQ信号送入AD9957芯片中，I、Q每路的数据率均为2.048MHz。185.360MHz发射频点的信道功率测试结果如图6所示，邻道抑制比测试结果如图7所示。对于185.360MHz的发射频点，DMB发射机直接输出的射频信号功率为-20.4dBm，邻道抑制比为-57.4dB。

按照同样的测试方法，对常用的DMB发射频点进行测试。测试结果表明，对于不同的发射频点，DMB发射机输出的射频信号功率均保持在-20.4dBm左右，邻道抑制比受发射频点的变化影响，但保持在-54.8dB至-57.4dB范围内，变化不大。

单频网适配器测试结果如下：

单频网适配器电路共消耗1635个逻辑单元，995个寄存器。图8为晶振频率情况图，图 8(a)为晶振频率校准情况图。前70s是由于发射机刚启动恒温晶振的恒温槽正在加热，使得频率逐渐升高，当频率差值进入设定的150Hz之内的时候，频率校准电路开始对98.304MHz 的时钟进行校准。最终频率值在120s的时候达到稳定，并基本保持不变。图8(b)是频率稳定后的数据，可以见得频率差基本稳定在一个时钟周期之内，这是由电路本身结构决定的，可认为频率保持不变。从发射台冷启动至开始发送节目，所需要的时间大于两分钟，所以频率校准电路可满足单频网系统正常条件。

图9为两路发射机晶振频率的同步情况。通过多次测量可知，两台发射机的晶振频率误差在半个时钟周期之内。

图10为两路发射机输出的IQ基带信号的同步情况。通过测量可得，两台发射机输出的 IQ基带信号的时间差为74ns。多次测量可得，两台发射机输出的IQ基带信号的时间差在100ns 以内。

图11是测量两个发射机上变频后输出的RF信号的同步情况。图中测量的为传输帧第一个零符号结束，第二个符号刚开始的时候，水平标度为4us，测量出两路发射机输出的RF信号时间差为380ns。经过多次测量，两路RF信号的时间差保持在0.5us以内。

最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (6)

1.一种支持单频网功能的数字多媒体广播DMB基带SoC，其特征在于：所述Soc包括GPS模块、LCD屏幕、LCD驱动、以太网控制器、单频网适配器、RISC-V处理器、COFDM编码器、RAM、Flash、SPI接口和成型滤波器；

所述GPS模块与单频网适配器信号连接；

所述LCD屏幕与LCD驱动电路信号连接；

所述LCD驱动电路、以太网控制器、单频网适配器、RISC-V处理器、COFDM编码器、RAM、Flash、SPI接口和成型滤波器通过系统总线连接在一起；

所述单频网适配器架构包括GPS接收模块、DAC驱动模块、频率校准模块、时间校准模块、锁相环PLL、OXCO晶振和时间同步模块；

所述GPS接收模块通过串口输出引脚TX与时间同步模块信号连接；

所述DAC驱动模块一端与OXCO晶振信号连接，另一端与频率校准模块信号连接；

所述频率校准模块分别与DAC驱动模块、锁相环PLL、时间同步模块和时间校准模块信号连接，该模块通过对时钟频率值测量，调节OXCO晶振频率，控制时间校准模块；

所述时间校准模块分别与频率校准模块、锁相环PLL和时间同步模块信号连接，该模块通过UTC信息以及标准频率值产生三种同步信号用于OFDM符号调制同步；

所述锁相环PLL分别与OXCO晶振、时间校准模块、频率校准模块和时间同步模块信号连接；

所述OXCO晶振分别与锁相环PLL和DAC驱动模块信号连接；

所述时间同步模块分别与锁相环PLL、时间校准模块、频率校准模块和GPS接收模块信号连接。

2.根据权利要求1所述的一种支持单频网功能的数字多媒体广播DMB基带SoC，其特征在于：所述频率校准模块包括差值计算模块、滑动平均滤波模块和自适应比例调节模块；

所述差值计算模块分别与滑动平均滤波模块以及自适应比例调节模块信号连接；

所述滑动平均滤波模块一端与差值计算模块信号连接；另一端与自适应比例调节模块信号连接；

所述自适应比例调节模块分别与滑动平均滤波模块以及自适应比例调节模块信号连接。

该频率校准模块自动检测待调节频率标准值，并通过两个阶段进行调节；

该两个阶段为：

第一阶段：滑动平均滤波器暂不介入工作，只使用自适应比例调节模块快速调节频率值；

第二阶段：频率值进入校准标准值的五个时钟周期内，滑动平均滤波器介入工作，滑动平均滤波器与自适应比例调节器共同工作，进行频率的精准调节；

所述自适应比例调节模块根据电路当前频率值判断校准标准值确定设定区间。

3.根据权利要求1所述的一种支持单频网功能的数字多媒体广播DMB基带SoC，其特征在于：所述时间校准模块包括UTC检测模块、计数器模块、START信号产生模块和UPDATE信号产生模块；

所述计数器模块包括计数器0和计数器1；

所述UTC检测模块检测GPS数据中的UTC时间信息，并与计数器0信号连接；

所述计数器0计算数据帧的帧数，产生CNT同步信号，且一端与UTC检测模块信号连接，另一端与START信号产生模块信号连接；

所述START信号产生模块用于产生数据帧同步信号，一端与计数器0信号连接，另一端与计数器1信号连接；

所述计数器1模块计算OFDM符号的数量，且一端与START信号产生模块信号连接，另一端与UPDATE信号产生模块信号连接；

所述UPDATE信号产生模块用于产生OFDM符号同步信号，并且与计数器1信号连接。

4.根据权利要求1所述的一种支持单频网功能的数字多媒体广播DMB基带SoC，其特征在于：所述数字多媒体广播DMB发射机基带Soc发射信号的步骤为：

S1、将数字广播的传输帧数据通过以太网接口传递至RISC-V处理器，完成传输帧解析，整理出每个调制符号内待调制的数据；

S2、将待调制数据通过总线送入COFDM编码器，依次完成RS/LDPC编码、卷积编码、时间/频率/比特交织、DQPSK/QAM调制和OFDM调制运算；

S3、最后经成型滤波器后，由上变频接口电路输出数字IQ信号；

S4、将数字IQ信号经过上变频芯片转换成DAB射频信号，再将该信号经过滤波和放大，通过天线发射出去。

5.根据权利要求1所述的一种支持单频网功能的数字多媒体广播DMB基带SoC，其特征在于：

所述处理器内核采用RISC-V内核；

所述单频网适配器用于控制OFDM符号的同步调制；

所述成型滤波器用于滤除带外噪声，减小码间串扰。

6.根据权利要求1所述的一种支持单频网功能的数字多媒体广播DMB基带SoC，其特征在于：所述DMB基带SOC端提供可视化界面的节目配置，接收多个宽带业务发送过来的ETI数据，在芯片内完成DMB业务复用，形成单个数字多媒体广播DMB传输帧数据进行调制。

Images