CN112652655A - 碳化硅半导体器件及其制造方法 - Google Patents

碳化硅半导体器件及其制造方法 Download PDF

Info

Publication number
CN112652655A
CN112652655A CN202011071147.1A CN202011071147A CN112652655A CN 112652655 A CN112652655 A CN 112652655A CN 202011071147 A CN202011071147 A CN 202011071147A CN 112652655 A CN112652655 A CN 112652655A
Authority
CN
China
Prior art keywords
silicon carbide
carbide semiconductor
semiconductor device
sic
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011071147.1A
Other languages
English (en)
Inventor
奥村谦太郎
大岳秀和
束原肇
渡边行彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN112652655A publication Critical patent/CN112652655A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及碳化硅半导体器件和用于制造碳化硅半导体器件的方法。从n+型SiC衬底(1)的背面(1b)的表面，即背面(1b)与漏电极(11)之间的界面开始的漏电极(11)的不平高度(H1)小于1.0μm。具体而言，使用顶帽型激光进行漏电极(11)的激光退火，将漏电极(11)的不平高度(H1)设定为小于1.0μm。因此，弯曲强度为1000MPa以上，并且可以抑制元件强度的下降，可以提供可靠性提高的SiC半导体器件。

Description

碳化硅半导体器件及其制造方法
技术领域
本公开涉及一种碳化硅(下文中称为SiC)半导体器件及其制造方法，该半导体器件能够减小由SiC制成的半导体元件包括的欧姆电极的接触电阻。
背景技术
当使用SiC衬底形成诸如垂直功率器件之类的半导体元件时，具有减小的接触电阻的欧姆电极被用作将该器件连接到电路等的电极。特别地，欧姆电极用于衬底背面上的漏电极。
SiC中的欧姆接触需要在SiC与金属(例如金属硅化物或金属碳化物)之间形成合金层。具体而言，高温处理对其形成至关重要。例如，当形成硅化镍(NiSi)时，需要在900℃或更高温度下进行高温处理。
在SiC半导体器件的情况下，在正面侧上形成器件结构之后形成背面电极。当通过在高温炉等中高温处理对形成有器件结构的整个晶片进行加工时，会影响正面侧器件结构和特性。因此，通过激光对背面电极进行局部加热。通过利用激光进行该局部加热形成NiSi来提供欧姆电极(例如，参照专利文献1)。
然而，当通过激光局部加热形成合金层时，合金层被局部形成。此外，SiC衬底被损坏，并且一部分SiC衬底被蒸发。因此，在激光加工后在SiC衬底上形成不平，由于不平导致应力集中，因此元件强度降低，可靠性降低。
[专利文献1]日本专利No.04924690
发明内容
鉴于以上几点，本公开的目的是提供一种具有优异的欧姆特性并且抑制元件强度下降以提高可靠性的SiC半导体器件，并且提供一种用于制造该SiC半导体器件的方法。
为了实现上述目的，根据本公开的SiC半导体器件包括：具有正面和背面的SiC半导体衬底，和在SiC半导体衬底的正面侧和背面侧的至少一侧上的欧姆电极。欧姆电极与SiC的一个表面的一部分进行欧姆接触，并且在SiC的一个表面上散布(即，点缀)以具有不平/凹凸，并且由于该欧姆电极而导致的不平的高度小于1.0μm。
因此，从SiC的所述一个表面和欧姆电极之间的边界开始的欧姆电极的不规则高度小于1.0μm。因此，弯曲强度为1000MPa以上，可以抑制元件强度的下降，并且提供可靠性提高的SiC半导体器件。
根据本公开的用于制造SiC半导体器件的方法包括：在SiC上形成金属薄膜用于欧姆接触，其由提供硅化物和碳化物中至少一种的金属材料制成；通过在金属薄膜上照射激光束以执行激光退火以使金属薄膜与SiC中的Si或C反应并形成金属硅化物和金属碳化物中的至少一种，形成欧姆电极。激光退火是使用顶帽/高帽型激光进行的。
如上所述，由于通过顶帽型激光进行激光退火，因此抑制了激光退火时的激光强度以免等于或高于用于升华SiC的能量，并且SiC表面的不平被最小化。因此，SiC的表面变得基本平坦，并且从SiC的所述一个表面和欧姆电极之间的边界开始的欧姆电极的不规则高度小于1.0μm。因此，可以制造弯曲强度为1000MPa以上的SiC半导体器件。
附于部件等的括号中的附图标记表示这些部件等与在以下描述的实施例中的特定部件等之间的对应关系的示例。
附图说明
根据以下参考附图进行的详细描述，本公开的以上和其它目的、特征和优点将变得更加明显。在附图中：
图1是根据第一实施例的SiC半导体器件的截面图；
图2是用于在图1所示的SiC半导体器件中提供欧姆电极的SiC与漏电极等之间的界面的放大图；
图3是示出不平高度H1与弯曲强度之间的关系的图；
图4A是示出在图1所示的SiC半导体器件中形成漏电极的步骤的截面图；
图4B是示出在图4A之后的形成漏电极的步骤的截面图；
图4C是示出在图4B之后的形成漏电极的步骤的截面图；
图4D是示出在图4C之后的形成漏电极的步骤的截面图；
图5A是示出以高斯光束为参考例时的激光强度的图；
图5B是示出使用本实施例中描述的顶帽式激光时的激光强度的图；
图6A是示出将高斯光束用作参考例时在SiC与漏电极之间的界面状态的截面图；
图6B是示出使用了该实施例中描述的顶帽式激光时在SiC与漏电极之间的界面状态的截面图；
图7A是另一实施例中描述的肖特基二极管的截面图；和
图7B是图7A所示的肖特基二极管的俯视图。
具体实施方式
在下文中，将参考附图描述本公开的实施例。在以下实施例中，相同的附图标记被分配给彼此相同或等同的部分以进行描述。
(第一实施例)
在下文中，将描述本公开的第一实施例。将参考图1描述根据本实施例的SiC半导体器件。在本实施例中，将描述具有平面垂直功率MOSFET作为SiC半导体元件的SiC半导体器件。例如，本SiC半导体器件可以应用于逆变器。
垂直功率MOSFET包括n+型SiC衬底1。n+型SiC衬底1具有作为主正面1a的上表面和与主正面1a相反作为背面1b的下表面。n+型SiC衬底1由单晶SiC制成。例如，n+型SiC衬底1具有1×1018cm-3或更高的杂质浓度。
在n+型SiC衬底1的主正面1a上方，堆叠有n-型外延层2。n-型外延层2由具有比n+型SiC衬底1更低的掺杂浓度的SiC制成。
在n-型外延层2的表面层部分的预定区域中，形成有彼此隔开的均具有预定厚度的P-型基极区3a和3b。此外，p-型基极区3a和3b设有深基极层30a和30b，其均具有厚度大于p-型基极区3a和3b的部分。也就是说，每个深基极层30a和30b对应于p-型基极区3a和3b的较厚部分。深基极层30a和30b形成在不与将在后面描述的n+型源极区4a和4b重叠的部分中。p-型基极区3a和3b的较厚部分(在此形成深基极层30a和30b)具有的杂质浓度高于未形成深基极层30a和30b的较薄部分。通过形成这种深基极层30a和30b，n+型SiC衬底1与深基极层30a和30b之间的电场强度增加，在这些部分中可能发生雪崩击穿。
在p-型基极区3a的表面层部分的预定区域中，形成比p-型基极区3a浅的n+型源极区4a。在p-型基极区3b的表面层部分的预定区域中，形成比p-型基极区3b浅的n+型源极区4b。
在p-型基极区3a，3b和n+型源极区4a，4b的表面部分中形成凹部6a和6b。从凹部6a和6b的底部露出具有较高p型杂质浓度的深基极层30a，30b。
此外，p-型基极区3a和3b在n-型外延层2和n+型源极区4a之间的表面部分以及在n-型外延层2和n+型源极区4b之间的表面部分用作沟道区，至少在沟道区上形成例如由氧化硅膜制成的栅极绝缘膜7。栅极绝缘膜7形成在n-型外延层2和n+型源极区4a和4b包括沟道区的上表面上。此外，在栅极绝缘膜7上形成栅电极8，并且栅电极8被由氧化硅膜等制成的绝缘膜9覆盖。
在n+型SiC衬底1的正面1a侧，源电极10被形成以覆盖绝缘膜9的上表面，并且连接到n+型源极区4a，4b和所述p-型基极区3a，3b。
在n+型SiC衬底1的背面1b上，形成漏电极11。漏电极11是欧姆电极，并通过执行激光退火工艺在背面1b形成金属硅化物和金属碳化物中至少一种的合金层，与n+型SiC衬底1的背面1b形成欧姆接触。因此，漏电极11由与SiC反应以形成金属硅化物和金属碳化物中至少一种的材料制成。此外，漏电极11的表面被接合电极12覆盖，并且金属板或电路板(未示出)可以通过接合电极12电连接。
例如，作为形成漏电极11的金属，可以使用镍(Ni)，钼(Mo)，钛(Ti)，钨(W)，铌(Nb)，钽(Ta)等。Ni、Mo和Ti与Si反应形成硅化物，而Mo和Ti与C结合形成碳化物。W和Nb与C结合形成碳化物。用于形成漏电极11的金属可以是一种或多种材料，并且可以是通过将这里提到的多种材料例如Mo/Ni结合而获得的复合材料。此外，用于形成漏电极11的材料可以包括杂质。
用于形成接合电极12的金属可以是适合于接合的任何材料，例如软焊，并且例如可以使用Ti/Ni/Au。
图2示意性地示出了当Mo/Ni用作漏电极11并且Ti/Ni/Au用作接合电极时与SiC的界面的状态。如该图所示，Ni与Si反应形成NiSi 11a，Mo与C反应在其内部形成MoC 11b。然后，它们处于分散状态，形成Ti层12a以覆盖提供分散漏电极11的NiSi 11a和MoC 11b，并且在其上进一步形成Ni层12b和Au层12c以堆叠在Ti层12a上。尽管这里描述了包括在漏电极11中的Ni和Mo全部与SiC反应以提供NiSi 11a和MoC 11b的情况，但是Ni和Mo的至少一部分可能变成硅化物和碳化物。
在此，如上所述，漏电极11是通过激光退火形成由金属硅化物或金属碳化物制成的合金层而形成的欧姆电极。替代地，如图2所示，可以局部地形成合金层，或者可以损坏n+型SiC衬底1并且可以去除其一部分。结果，在激光加工后，在n+型SiC衬底1上形成有因漏电极11引起的不平，即凹陷和凸起，该不平引起应力集中，从而有可能使元件强度降低，并且可靠性可能会降低。
因此，在本实施例中，从图1所示的n+型SiC衬底1的背面1b的表面即，背面1b与漏电极11之间的界面开始的漏电极11的不平高度H1小于1.0μm。
当通过实验检查不平高度H1与弯曲强度之间的关系时，可以确认，如图3所示，随着不平高度H1变高，弯曲强度降低。当为每个不平高度H1绘制多个样本的弯曲强度，用线连接其平均值，可获得图3中的虚线所示的近似线。能够确保元件强度的弯曲强度为1000MPa以上，在所有制造产品中，期望弯曲强度变为1000MPa以上。根据实验，为了满足所有产品中弯曲强度等于或高于1000MPa的条件，可以确认，不平高度H1≦1.0μm是必要的。为此，在本实施例中，不规则高度H1被设定为1.0μm以下。
以这种方式，通过设置不平高度H1≦1.0μm，弯曲强度被设定为1000MPa以上。因此，可以获得能够抑制元件强度下降并提高可靠性的SiC半导体器件。
接下来，将描述图1所示的垂直功率MOSFET的制造方法。在下文中，将主要描述用于形成漏电极11的方法，因为根据本实施例的垂直型功率MOSFET的基本制造方法类似于可想到的方法。
根据本实施例的垂直功率MOSFET通过图4A至4D所示的每个制造工艺来制造。
如图4A所示，提供例如具有350μm厚度的n+型SiC衬底1。例如，通过将掺杂有n型杂质的SiC锭切片然后抛光来制造n+型SiC衬底1。尽管未示出，但是执行在n+型SiC衬底1的正面侧上形成半导体元件的至少一部分部件的器件形成步骤。即，在n-型外延层2外延生长后，通过使用未示出掩模的离子注入步骤来形成p-型基极区3a和3b、深基极层30a和30b、n+型源极区4a和4b。此外，通过形成栅极绝缘膜7、栅电极8、绝缘膜9、源电极10等，形成作为器件结构的垂直功率MOSFET的每个部件。
此后，尽管没有示出，通过研磨和抛光来去除n+型SiC衬底1的背面1b部的一部分，以使n+型SiC衬底1变薄。例如，n+型SiC衬底1的背面1b指向上侧，并且相反的表面附接到玻璃衬底。之后，通过进行CMP(化学机械抛光)等，n+型SiC衬底1的背面1b部的一部分被去除。此时，变薄工艺之后的背面1b的表面粗糙度Ra设置为5nm以下。然后，通过执行图4B至图4D中所示的步骤，在变薄的n+型SiC衬底1的背面1b上形成漏电极11。
具体地，如图4B所示的步骤，在变薄之后，在n+型SiC衬底1的背面1b上形成金属薄膜110。使用Ni层作为金属薄膜110。在对n+型SiC衬底1的背面1b进行处理和活化之后，通过化学镀形成Ni层。金属薄膜110的厚度例如为50nm至250nm。
为了与SiC形成碳化物，可以在背面1b上形成Mo层之后形成Ni层。当形成Mo层时，就摩尔比而言，Ni的含量优选大于Mo。例如，Ni与Mo的摩尔比可以是1：1至2：1。此外，不限于Mo层和Ni层的堆叠结构，而可以是Ni和Mo的混合金属。
接下来，如图4C所示，通过用激光50照射金属薄膜110来执行激光退火。例如，使用诸如LD泵浦固态激光的固态激光在XY平面上扫描其上形成有金属薄膜110的n+型SiC衬底1，并且在n+型SiC衬底1的背面1b上照射激光50。更具体地，顶帽式光束成形元件和聚光透镜布置在固态激光的照射口处，从而将顶帽型激光照射到金属薄膜110。此时，例如，使用基本波长为1064nm的固体激光，并且通过波长转换适配器将激光转换为波长为355nm的光(其是三次谐波)，或者是266nm(其是四次谐波)，以制备激光50。在该波长下，激光50不穿过SiC。此外，将激光50的能量密度设定为
Figure BDA0002714977470000071
光斑直径为100μm，并且光斑照射时的重叠率，即激光50扫描时重叠长度相对于连续光斑直径的比率，为50％至80％。
以这种方式，通过执行诸如激光退火的局部退火，可以通过低温工艺欧姆连接漏电极11，该低温工艺可以抑制未被激光照射的区域的温度升高。因此，可以抑制对形成在n+型SiC衬底1的正面1a上的器件的影响。注意，这里所说的低温工艺是在可以抑制器件热损伤的温度以下进行的工艺。具体地，可以考虑在该工艺中通常用作器件布线材料的铝(Al)不熔化的温度。更具体地说，可以考虑等于或小于400摄氏度(℃)的温度。
通过执行这样的激光退火，当金属薄膜110包括将被硅化的诸如Ni的金属元素时，n+型SiC衬底1中包括的金属元素和Si通过硅化反应彼此反应，从而合成金属硅化物。当金属薄膜110包括Ni时，合成了镍硅化物。当金属薄膜110包括诸如Mo的将被碳化的金属元素时，金属元素与n+型SiC衬底1中包括的C反应以形成金属碳化物。当金属薄膜110包括Mo时，形成Mo碳化物。当金属薄膜110由Mo/Ni制成时，配置漏电极11使得NiSi 11a和MoC 11b如图2所示被分散。然后，通过进行这种激光退火，由分散的漏电极11形成不平。
此时，由于通过顶帽型激光进行激光退火，所以可以减小漏电极11的不平高度H1，并且可以实现不平高度H1≦1.0μm。
例如，在可以想到的激光退火中使用高斯光束。因此，如图5A所示，应当获得原本合金化所需能量的激光强度，但是该能量变得等于或高于SiC的升华能量，并且SiC表面升华，如图6所示，使得表面具有大的不平。因此，由于SiC表面不平的影响，从SiC表面开始的漏电极的不平高度H1增加，例如为大约2.1μm。
另一方面，在本实施例的情况下，通过顶帽型激光进行激光退火。因此，如图5B所示，可以获得合金化所需能量的激光强度，并通过使峰值强度平坦化来使该激光强度小于SiC的升华能量。结果，如图6B所示，抑制了SiC表面的升华并且可以减小不平。因此，SiC表面变得基本平坦，从n+型SiC衬底1的背面1b和漏电极11之间的界面开始的漏电极11的不平高度H1可以被设置为H1≦1.0μm。
以此方式，形成如图4D所示的漏电极11。此后，尽管未示出，但是可以通过依次堆叠成为屏障金属的Ti、焊接时的共晶材料Ni、成为氧化保护剂的Au等来形成接合电极12。然后，将切割带附接到漏电极11，并从玻璃衬底上剥离下来。之后，进行切割以将其划分为芯片单元，从而完成SiC半导体器件。
因此，在本实施例中，从n+型SiC衬底1的背面1b的表面，即背面1b和漏电极11之间的界面开始的漏电极11的不平高度H1小于1.0μm。因此，弯曲强度为1000MPa以上，可以抑制元件强度的下降，并且可以提供可靠性提高的SiC半导体器件。
在本实施例中，由于通过顶帽型激光进行激光退火，因此，能够抑制激光退火时的激光强度以免等于或者高于SiC的升华能量，并且SiC表面的不平被最小化。因此，SiC表面变得基本平坦，从n+型SiC衬底1的背面1b和漏电极11之间的界面开始的漏电极11的不平高度H1可以被设置为H1≦1.0μm。因此，可以制造弯曲强度为1000MPa以上的SiC半导体器件。
特别是，如本实施例那样，将变薄步骤后的背面1b的表面粗糙度Ra设定为5nm以下。因此，即使在激光退火之后，背面1b的表面粗糙度也小，可以抑制由于背面1b的不平效果从SiC表面开始的漏电极11的不平高度H1。
(其它实施例)
尽管参考上述实施例做出了本公开，但是本公开不限于这样的实施例，而是可以包括在等同范围内的各种改变和修改。另外，各种组合和形式，以及进一步地，包括仅一个元素或多于或少于这些元素的其它组合和形式也在本公开的精神和范围内。
(1)例如，在第一实施例中，描述了欧姆电极形成在器件的SiC衬底的背面上(该器件在正面上具有部件)。可替代地，在第一实施例中描述的结构可以不仅仅设置到器件的SiC衬底的背面(该器件在正面上具有部件)。只要在SiC上形成欧姆电极，该结构可以设置到任何部分。例如，该结构可以应用于在SiC衬底的正面形成欧姆电极的情况。同样在这种情况下，在形成器件的部件之后形成欧姆电极时，执行激光退火。结果，可以进行局部加热以抑制对器件的影响。在以上实施例中，描述了使用Ni作为电极金属的情况或除了Ni还使用Mo的情况，可替代地，可以使用其它材料。
(2)在第一实施例中，使用固体激光作为激光退火的例子。可替代地，激光退火可以不限于固体激光，例如，可以使用准分子激光等。
(3)此外，当如第一实施例中所述通过激光退火形成用于SiC的欧姆电极时，由于激光迹线，仅在正常SiC表面上形成有不规则，对准标记可能无法识别对准。例如，在运输期间进行的芯片测试中，使用立体显微镜或相机来识别对准标记，以便在切割芯片时确认方向。此时，由于将SiC用作衬底材料，因此光穿过SiC传输并在背面反射，因此难以将激光标记与对准标记区分开。
因此，当通过激光退火形成欧姆电极时，优选形成由金属制成的对准标记(以下称为金属对准标记)。特别地，在二极管中，由于正面侧上的电极形状而难以确定芯片的取向，优选在二极管中使用金属标记。
例如，在肖特基二极管的情况下，如图7A所示，在n+型SiC衬底20的表面20a上形成由SiC制成的n型层21。然后，在其上形成肖特基电极22，并且形成保护膜23以覆盖肖特基电极22周边和n型层21的表面。此外，在n+型SiC衬底20的背面20b上形成欧姆电极24。在具有上述结构的肖特基电极中，如图7B所示，由于肖特基电极22形成为正方形等形状，因此难以通过肖特基电极22的形状来确认芯片方向。
在这种情况下，例如，如图7A和图7B所示，金属标记25可以设置为在与肖特基电极22分开的位置处被保护膜23覆盖。当金属标记25被设置在该位置时，由于其被保护膜23覆盖，可以显示出作为对准标记的功能，而不会由肖特基电极22产生蠕变放电。
尽管金属标记25的形状可以是任何形状，如图7B所示，它可以是十字形标记25a、L形标记25b等。在此，十字形标记25a布置在四个角之一中，而L形标记25b布置在两个相邻的角中。可替代地，也可以不总是必须的，只要能够确认芯片的方向，可以仅布置一个标记。例如，在十字形标记25a的情况下，当相交线的长度彼此不同时，可以通过仅仅一个标记来确认芯片的方向。同样在L形标记25b的情况下，当从弯曲部分延伸的每条线的长度彼此不同时，可以通过仅仅一个标记来确认芯片的方向。
(4)在第一实施例中，已经作为示例描述了包括垂直功率MOSFET作为半导体元件的SiC半导体器件。可替代地，该结构仅是示例，并且可以包括诸如二极管和IGBT的其它半导体元件。即，只要具有用于在SiC半导体衬底上形成的半导体元件的欧姆电极，就可以使用任何SiC半导体器件。
尽管已经参考本公开的实施例描述了本公开，但是应当理解，本公开不限于以上实施例和结构。本公开旨在覆盖各种修改和等同布置。另外，尽管有各种组合和配置，但是包括更多、更少或仅单个元件的其它组合和配置也在本公开的精神和范围内。

Claims (6)

1.一种碳化硅半导体器件，包括：
具有正面(1a)和背面(1b)的碳化硅半导体衬底(1)；和
多个欧姆电极(11)，其与在所述碳化硅半导体衬底的所述正面和所述背面中至少一个上的碳化硅表面欧姆接触，其中：
所述多个欧姆电极分散在所述碳化硅表面上以提供凹陷和凸起；以及
所述凹陷和凸起具有小于1.0μm的因所述欧姆电极导致的高度(H1)。
2.根据权利要求1所述的碳化硅半导体器件，其中：
所述欧姆电极包括NiSi和设置在所述NiSi内部的MoC；以及
所述NiSi和所述MoC分散以提供所述凹陷和凸起。
3.一种用于制造碳化硅半导体器件的方法，所述碳化硅半导体器件包括：具有正面(1a)和背面(1b)的碳化硅半导体衬底(1)；和多个欧姆电极(11)，其与在所述碳化硅半导体衬底的所述正面和所述背面中至少一个上的碳化硅表面欧姆接触，所述方法包括：
形成由金属材料制成的金属薄膜(110)，用于在所述碳化硅上形成硅化物和碳化物中的至少一种以与所述欧姆电极欧姆接触；和
通过在所述金属薄膜上照射激光束(50)执行激光退火使所述金属薄膜与所述碳化硅中的Si或C反应并形成金属硅化物和金属碳化物中的至少一种，形成所述欧姆电极，其中：
所述激光退火通过顶帽型激光执行。
4.根据权利要求3所述的用于制造碳化硅半导体器件的方法，还包括：
在形成所述金属薄膜之前，通过去除所述碳化硅半导体衬底的在其上形成有所述欧姆电极的表面来使所述碳化硅半导体衬底变薄，其中：
在所述变薄之后的所述碳化硅半导体衬底的所述表面具有等于或小于5nm的表面粗糙度。
5.根据权利要求3所述的用于制造碳化硅半导体器件的方法，其中：
用于形成所述金属薄膜的所述金属材料包括Ni、Mo、Ti、W、Nb和Ta中的至少一种；以及
在形成所述金属薄膜时，所述金属薄膜具有在50nm和250nm之间的范围内的厚度。
6.根据权利要求3至5中任一项所述的用于制造碳化硅半导体器件的方法，其中：
在执行所述激光退火以形成所述欧姆电极时，所述激光束具有在2.5J/cm2至3.0J/cm2的范围内的能量密度，所述激光束通过光斑照射来照射，并且重叠长度相对于光斑直径的重叠率在50％和80％之间的范围内。
CN202011071147.1A 2019-10-11 2020-10-09 碳化硅半导体器件及其制造方法 Pending CN112652655A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019187806A JP7314758B2 (ja) 2019-10-11 2019-10-11 炭化珪素半導体装置およびその製造方法
JP2019-187806 2019-10-11

Publications (1)

Publication Number Publication Date
CN112652655A true CN112652655A (zh) 2021-04-13

Family

ID=75346530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011071147.1A Pending CN112652655A (zh) 2019-10-11 2020-10-09 碳化硅半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US11387326B2 (zh)
JP (1) JP7314758B2 (zh)
CN (1) CN112652655A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100017060A1 (it) * 2021-06-29 2022-12-29 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico in carburo di silicio a conduzione verticale e dispositivo elettronico in carburo di silicio a conduzione verticale
EP4322202A1 (en) * 2022-08-09 2024-02-14 Infineon Technologies AG Method for manufacturing a contact on a silicon carbide semiconductor substrate, and silicon carbide semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3760688B2 (ja) 1999-08-26 2006-03-29 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
JP4303917B2 (ja) 2002-06-05 2009-07-29 パナソニック株式会社 半導体装置の製造方法
JP4924690B2 (ja) 2009-10-20 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6107526B2 (ja) 2013-08-08 2017-04-05 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6323252B2 (ja) * 2014-08-20 2018-05-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6425457B2 (ja) 2014-08-26 2018-11-21 住友重機械工業株式会社 半導体素子の製造方法
US10403497B2 (en) * 2015-08-12 2019-09-03 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP6540585B2 (ja) 2016-04-27 2019-07-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE102016125030A1 (de) * 2016-12-20 2018-06-21 Infineon Technologies Ag Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP7314758B2 (ja) 2023-07-26
US11387326B2 (en) 2022-07-12
JP2021064672A (ja) 2021-04-22
US20210111251A1 (en) 2021-04-15

Similar Documents

Publication Publication Date Title
US10020226B2 (en) Method for forming a semiconductor device and a semiconductor device
US8216929B2 (en) Method of manufacturing silicon carbide semiconductor device
US10361274B2 (en) Silicon carbide semiconductor device having metal silicide surrounds a peripheral of metal carbide
EP2388804B1 (en) Method for manufacturing semiconductor element
US20140346531A1 (en) SiC SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP6053968B2 (ja) 炭化珪素半導体装置およびその製造方法
US11387326B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP6728097B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20110306188A1 (en) Manufacturing method of silicon carbide semiconductor device
JP2018182032A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11189493B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US10403497B2 (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
JP7172327B2 (ja) 炭化珪素半導体装置の製造方法
US10784109B2 (en) Semiconductor device
JP7135839B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2023040706A (ja) 炭化珪素半導体装置の製造方法
US11342426B2 (en) Semiconductor device and method of manufacturing same
JP2022076737A (ja) 半導体装置の製造方法
JP2017135273A (ja) 半導体装置およびその製造方法
JP2018049927A (ja) 炭化珪素半導体装置およびその製造方法
JP2022161999A (ja) ＳｉＣ半導体装置
JP2019140234A (ja) 半導体装置
WO2016075242A1 (en) Method for manufacturing a power semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination