CN112651946A - 芯片金线检测方法、装置、电子设备及介质 - Google Patents

Abstract

本发明公开了一种芯片金线检测方法、装置、电子设备及介质，该方法通过采集打金线后的芯片的金线图像，作为目标图像，然后获取目标图像的梯度图，并基于梯度图，绘制目标图像的边缘像素链路，用于表征目标图像中的边缘线，接着，对边缘像素链路进行直线拟合，得到一条或多条拟合直线段，从而基于每条拟合直线段的特征信息，对芯片进行金线异常检测，得到金线异常检测结果，这样有利于在保证低成本的前提下，提高芯片的金线检测效率。

Description

芯片金线检测方法、装置、电子设备及介质

技术领域

本发明涉及芯片检测技术领域，尤其涉及一种芯片金线检测方法、装置、电子设备及介质。

背景技术

芯片打金线后的检测是芯片生产过程中的一个必要检测流程，若打金线出现异常将极大地影响芯片的成品质量，甚至导致芯片无法正常工作。针对芯片打金线后检测，目前行业主要采用人工检测和通电检测两种方式进行检测，这两种方法都存在一定的缺点。人工检测效率低，且人眼存在视觉疲劳易出现误判，通电检测虽然可以快速的检测，但是存在成本高，且一旦出现金线粘连，通电后会出现短路，造成芯片的报废，因此存在芯片损耗。因此，亟需要一种能够实现高效率且低成本的芯片金线检测方法。

发明内容

本发明提供了一种芯片金线检测方法、装置、电子设备及介质，有利于在保证低成本的前提下，提高芯片的金线检测效率。

第一方面，本说明书实施例提供了一种芯片金线检测方法，所述方法包括：获取目标图像的梯度图，其中，所述目标图像为打金线后的芯片的金线图像；基于所述梯度图，绘制所述目标图像的边缘像素链路，所述边缘像素链路用于表征所述目标图像中的边缘线；对所述边缘像素链路进行直线拟合，得到一条或多条拟合直线段；基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测，得到金线异常检测结果。

进一步地，所述基于所述梯度图，绘制所述目标图像的边缘像素链路，包括：基于所述梯度图中各边缘像素点的梯度值，对所述目标图像中的边缘特征像素点进行标记，得到多个标记点；基于所确定的标记点以及预设的路径规划规则，绘制所述目标图像的边缘像素链路，直至所确定的标记点均被链接到已绘制的边缘像素链路中，其中，所述路径规划规则用于规划所述边缘像素链路的像素点链接路径。

进一步地，所述基于所确定的标记点以及预设的路径规划规则，绘制所述目标图像的边缘像素链路，包括：从所述多个标记点中确定一个初始标记点，根据所述初始标记点的边缘方向，确定当前链路绘制路径方向，将所述初始标记点作为当前指引像素点，执行链接步骤：将当前指引像素点在所述当前链路绘制路径方向上的三个相邻边缘像素点中，梯度值最大的边缘像素点作为下一个指引像素点，将当前指引像素点链接到所述下一个指引像素点，其中，所述边缘方向通过比较所述初始标记点的水平方向梯度和垂直方向梯度确定；将所述下一个指引像素点作为当前指引像素点，若当前指引像素点为标记点，则根据当前指引像素点的边缘方向，确定当前链路绘制路径方向，若当前指引像素点为非标记点，则根据当前指引像素点与前一个指引像素点的相对位置，确定当前链路绘制路径方向，重复执行所述链接步骤，直至满足预设截止条件，得到当前边缘像素链路。

进一步地，所述基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测之前，还包括：检测所述一条或多条拟合直线段中，是否存在长度小于预设长度阈值的直线段，若存在，则将该直线段去除，针对剩余的拟合直线段，执行所述基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测的步骤，其中，所述预设长度阈值基于所述目标图像的尺寸大小确定。

进一步地，所述基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测，得到金线异常检测结果，包括：获取所述每条拟合直线段的位置信息；基于所述每条拟合直线段的位置信息，确定所述目标图像中的预设区域是否存在金线，若否，则判定所述芯片中未打上金线。

进一步地，所述基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测，得到金线异常检测结果，还包括：若所述预设区域存在金线，则根据位于所述预设区域中的拟合直线段的缺陷特征信息，确定所述芯片中打上的金线的缺陷类型。

进一步地，所述根据位于所述预设区域中的拟合直线段的缺陷特征信息，确定所述芯片中打上的金线的缺陷类型，包括以下几种缺陷检测方式中的一种或多种组合：

获取位于所述预设区域中的拟合直线段的数量，若所述数量低于预设数量阈值，则判定所述芯片中打上的金线存在漏打线的缺陷；

获取位于所述预设区域中的拟合直线段的长度，若位于所述预设区域中拟合直线段中，存在长度不在预设长度范围内的直线段，则判定所述芯片中打上的金线存在断线的缺陷；

获取位于所述预设区域中的拟合直线段中，相邻直线段的间距，若存在相邻直线段的间距大于第一预设阈值，且小于第二预设阈值，则判定所述芯片中打上的金线存在间距不足的缺陷，若存在相邻直线段的间距小于所述第一预设阈值，则判定所述芯片中打上的金线存在重复打线的缺陷。

第二方面，本说明书实施例提供了一种芯片金线检测装置，所述装置包括：获取模块，用于获取目标图像的梯度图，其中，所述目标图像为打金线后的芯片的金线图像；链路绘制模块，用于基于所述梯度图，绘制所述目标图像的边缘像素链路，所述边缘像素链路用于表征所述目标图像中的边缘线；直线段拟合模块，用于对所述边缘像素链路进行直线拟合，得到一条或多条拟合直线段；检测模块，用于基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测，得到金线异常检测结果。

第三方面，本说明书实施例提供了一种电子设备，包括：处理器、存储器以及存储在所述存储器上的计算机程序，其中，所述处理器执行所述计算机程序时实现第一方面提供的芯片金线检测方法的步骤。

第四方面，本说明书实施例提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述第一方面提供的芯片金线检测方法的步骤。

本说明书一个实施例提供的芯片金线检测方法，通过采集打金线后的芯片的金线图像，作为目标图像，然后获取目标图像的梯度图，并基于梯度图，绘制目标图像的边缘像素链路，用于表征目标图像中的边缘线，接着，对边缘像素链路进行直线拟合，得到一条或多条拟合直线段，最后再基于每条拟合直线段的特征信息，对芯片进行金线异常检测，得到金线异常检测结果。这样通过图像边缘检测结合直线拟合的方式，来实现芯片的金线异常检测，相比于传统的人工检测以及电流检测，有利于在保证低成本的前提下，提高芯片的金线检测效率。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本说明书的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为本说明书实施例第一方面提供的一种芯片金线检测方法的流程图；

图2为本说明书实施例第二方面提供的一种芯片金线检测装置的模块框图；

图3为本说明书实施例第三方面提供的一种电子设备的结构示意图。

具体实施方式

为了更好的理解本说明书实施例提供的技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。

第一方面，本发明实施例提供了一种芯片金线检测方法，如图1所示，该方法可以包括以下步骤S101至步骤S104。

步骤S101，获取目标图像的梯度图，其中，目标图像为打金线后的芯片的金线图像。

在芯片生产过程中，执行完打金线步骤后，可以对打金线后的芯片进行金线图像采集，将采集到的金线图像作为目标图像。通过对目标图像执行本发明实施例提供的芯片金线检测方法，实现芯片的金线异常检测。

可选地，为了得到更准确的梯度图，在对目标图像进行灰度梯度化处理之前，可以先对目标图像进行预处理，例如可以进行滤波处理，滤除目标图像中的噪声。可以理解的是，图像滤波算法有多种，本实施例需要通过检测目标图像中的边缘特征来进行金线检测，因此，滤波算法的选择需要考虑是否会滤去图像中的边缘特征。为了更好地保留图像中的边缘特征，本实施例可以采用高斯滤波算法对目标图像进行滤波处理。当然，在本发明其他实施例中，也可以采用其他能够应用于去除噪声的其他滤波算法。

接下来，可以计算目标图像的梯度和边缘方向。梯度分为水平和垂直两个方向。作为一种实施方式，可以通过下式获得该目标图像中每个像素点处的梯度大小G，从而得到目标图像对应的梯度图。

式(1)和式(2)中I(x,y)是像素点(x,y)处的输出图像的强度，式(3)中的G是梯度幅度。可选地，为了提高运算的速度，可以采用下式对梯度G进行计算。

G＝|G_x ²|+|G_y ²| (4)

当然，在本发明其他实施例中，也可以采用其他的梯度值计算方式，此处不作限制。

本实施例中，通过比较每个像素处的水平和垂直梯度可以计算每个像素点处的边缘方向，得到边缘方向图。例如，如果某个像素点的水平方向梯度大于垂直方向梯度，即G_x＞G_y，且该像素点处出现边缘，则该像素点的边缘方向为垂直方向。反之，则该像素点的边缘方向为水平方向。

需要说明的是，由于一幅图像中会存在不同的灰度，因此只要有灰度值变化的地方就会出现梯度，但是出现灰度值变化的点不一定就是图像的边缘。因此，在一种可选的实施例中，得到目标图像的梯度图后，需要遍历梯度图中每个梯度值不为0的像素点，将梯度值大于或等于预设梯度阈值的像素点确定为边缘像素点，也就是对应于目标图像中边缘特征的像素点；删除梯度值小于该预设梯度阈值的像素点。然后执行以下步骤S102。

步骤S102，基于梯度图，绘制目标图像的边缘像素链路，边缘像素链路用于表征目标图像中的边缘线。

梯度图能够反映每个像素的某个邻域内的灰度变化。梯度值相对较大的像素点对应于边缘特征的概率较大。

作为一种实施方式，基于梯度图，绘制目标图像的边缘像素链路的过程可以包括：基于梯度图中各边缘像素点的梯度值，对目标图像中的边缘特征像素点进行标记，得到多个标记点；基于所确定的标记点以及预设的路径规划规则，绘制目标图像的边缘像素链路，直至所确定的标记点均被链接到已绘制的边缘像素链路中；其中，路径规划规则用于规划边缘像素链路的像素点链接路径。本实施例中，边缘特征像素点可以是目标图像上的局部梯度阈值像素点，也就是局部梯度极值点。可以对目标图像中的边缘像素进行遍历，对其中的局部梯度阈值像素点进行标记，得到多个标记点。

当前，本发明其他实施例中，也可以采用其他边缘检测方式，得到边缘像素链路。

下面以第一条边缘像素链路的绘制过程为例，对上述基于所确定的标记点以及预设的路径规划规则，绘制目标图像的边缘像素链路的过程进行说明。

首先，从多个标记点中确定一个初始标记点。作为一种可选的实施方式，为了尽量加快链路绘制，进一步提高金线检测效率，可以将遍历目标图像中的边缘像素过程中，确定的第一个标记点作为初始标记点。

然后，从初始标记点开始，执行以下链路绘制流程：

根据初始标记点的边缘方向，确定当前链路绘制路径方向。其中，边缘方向通过比较初始标记点的水平方向梯度和垂直方向梯度确定。当初始标记点的水平方向梯度大于垂直方向梯度，即G_x＞G_y，则初始标记点的边缘方向为垂直方向。反之，则初始标记点的边缘方向为水平方向。当初始标记点的边缘方向为水平方向时，当前链路绘制路径方向可以是水平向左，或者，水平向右；当初始标记点的边缘方向为垂直方向时，当前链路绘制路径方向可以是垂直向上，或者，垂直向下。

将初始标记点作为当前指引像素点，执行链接步骤：将当前指引像素点在当前链路绘制路径方向上的三个相邻边缘像素点中，梯度值最大的边缘像素点作为下一个指引像素点，并将当前指引像素点链接到下一个指引像素点。

可以理解的是，与当前指引像素点相邻的边缘像素点包括梯度图中位于当前指引像素点8邻域中的边缘像素点。举例来讲，假设标记点(x,y)作为初始标记点，若当前链路绘制路径方向为向左，则初始标记点在当前链路绘制路径方向上的三个相邻边缘像素点分别为：(x-1,y-1)、(x-1,y)、(x-1,y+1)；若当前链路绘制路径方向为向右，则初始标记点在当前链路绘制路径方向上的三个相邻边缘像素点分别为(x+1,y-1)、(x+1,y)、(x+1,y+1)；若当前链路绘制路径方向为向上，则初始标记点在当前链路绘制路径方向上的三个相邻边缘像素点分别为(x-1,y-1)、(x,y-1)、(x+1,y-1)；若当前链路绘制路径方向为向下，则初始标记点在当前链路绘制路径方向上的三个相邻边缘像素点分别为(x-1,y+1)、(x,y+1)、(x+1,y+1)。也就是说，这三个相邻边缘像素点相对于初始标记点的方位与当前链路绘制路径方向在大方向(上、下、左或右)上保持一致。

将下一个指引像素点作为当前指引像素点，若当前指引像素点为标记点，则根据当前指引像素点的边缘方向，确定当前链路绘制路径方向，若当前指引像素点为非标记点，则根据当前指引像素点与前一个指引像素点的相对位置，确定当前链路绘制路径方向，基于重新确定的当前指引像素点以及当前链路绘制路径方向，重复执行链接步骤，直至满足预设截止条件，得到当前边缘像素链路。在当前指引像素点为非标记点时，举例来讲，若当前指引像素点在前一个指引像素点的水平向左方向，则确定的当前链路绘制路径方向为水平向左，若当前指引像素点在前一个指引像素点的左上方，则确定的当前链路绘制路径方向为垂直向上，若当前指引像素点在前一个指引像素点的左下方，则确定的当前链路绘制路径方向为垂直向下。

下面对边缘像素链路的绘制过程进行详细说明。

假设A像素处是初始标记点。该起始标记点处的边缘方向为水平方向，因此将水平执行。这里可以向左移动也可以向右移动，方法是一样的。假设向左移动时，由于此处边缘为水平方向，在水平向左方向与其相邻的三个边缘像素点坐标分别为B1、B2以及B3，假设B2位置的梯度值最大，则将B2作为当前指引像素点，由于B2为非标记点，继续向左，以此类推，依次将非标记点C、D作为指引像素点进行链接。

当链路绘制到达像素点E处时，由于E为标记点，假设此位置边缘方向仍为水平向左，因此对水平向左方向与E相邻的三个边缘像素点：F1、F2以及F3的梯度值进行检查。假设F3处的梯度值最大，继续将F3作为当前指引像素点，而F3位于E的左下方，所以当前链路绘制路径方向由水平变为垂直向下。此时停止水平向左的移动，开始垂直向下。对像素F3在向下方向的三个相邻边缘像素：G1、G2以及G3的梯度进行检查，选择出梯度值最大的作为下一个指引像素点，依次类推，直至满足预设截止条件，表示当前边缘像素链路绘制完毕，得到的当前边缘像素链路包括：A→B2→C→D→E→F3→…。

其中，预设截止条件用于检测当前边缘像素链路的链接是否完成。具体来讲，预设截止条件可以包括：第一子条件：当前链路绘制路径方向上的边缘像素点被链接完毕，以及第二子条件：再次链接到了初始标记点。例如，假设当前指引像素点为(x，y)，当前链路绘制路径方向为水平向左，若其左边不存在边缘像素点，则判定当前链路绘制路径方向上的边缘像素点被链接完毕。当满足第一子条件和第二子条件中的任意一个时，则判定满足预设截止条件，即当前边缘像素链路链接完毕。

可以理解的是，绘制的边缘像素链路可能是一条，也可能是多条。每完成一条边缘像素链路的绘制后，需要检测所确定的标记点中是否均被链接到已绘制的边缘像素链路的标记点，若否，则从剩余未被链接的标记点中重新确定一个初始标记点，重复执行上述链路绘制流程，直至所确定的标记点均被链接到已绘制的边缘像素链路中，判定链路绘制过程执行完毕。

通过上述链路绘制过程绘制的边缘像素链路，是由连续的边缘像素点构成中，且得到的边缘图宽度为一个像素，能够更清晰且准确地反应边缘线，这些边缘线可能是金线，也可能是其他边缘特征。并且绘制过程简单，无需采用复杂的算法，能够快速实现边缘像素链路的绘制，有利于进一步提高金线检测效率。

完成目标图像中所有边缘像素链路的绘制后，就可以针对每个边缘像素链路，执行以下步骤S103，将连续的边缘像素链路分割成一个或多个直线段，这样有利于更直观地反应芯片中的金线。

步骤S103，对边缘像素链路进行直线拟合，得到一条或多条拟合直线段。

可以理解的是，直线拟合方法有多种，以采用最小二乘法为例，当使用最小二乘法估计参数时，需要使观测值y_i和拟合值偏差的加权平方和最小。也就是说对于具有相同精度的直线拟合时，需要下式的值达到最小。

这种方法就叫做最小二乘法直线拟合。归根结底是求上式(5)的极小值，从而确定直线拟合系数k和b。当然，除了最小二乘法以外，也可以采用其他直线拟合方法，如梯度下降法等等。

本实施例中，通过上述链路绘制方法绘制的边缘像素链路是由连续的边缘像素点即相互邻接的边缘像素点构成的，相比于直接对离散的标记点进行直线拟合，有利于提高拟合直线段的准确性，从而提高异常检测结果的准确性。

考虑上芯片上可能会存在杂质，一些拟合直线段可能是受这些杂质的影响而形成的，与金线无关。因此，在一种可选的实施例中，在以下步骤S104之前，本实施例提供的芯片检测方法还可以包括：检测步骤S103得到的所有拟合直线段中，是否存在长度小于预设长度阈值的直线段，若存在，则将该直线段去除，针对剩余的拟合直线段，执行步骤S104。其中，预设长度阈值基于目标图像的尺寸大小确定。这些长度小于预设长度阈值的短直线即为受芯片上的杂质影响而形成的直线段，与金线无关，去除这些直线段，有利于提高拟合直线段的准确性，从而提高异常检测结果的准确性。

可以理解的是，在直线拟合过程中，当误差超过某个阈值时，则会生成一个新的线段。假设误差阈值取1，然后该算法递归处理边缘像素链路的剩余像素，直到处理完边缘像素链路中所有的像素。在一种实施方式中，可以通过赫姆霍兹准则计算出来的最小线段长度来对拟合的直线进行验证，以去除短直线。即可获得更为干净光滑的拟合直线段。具体来讲，可以采用下述方法确定预设长度阈值，进行直线验证。

在一副大小为N*M的图像中，假设L是图像中的一条线段，l是线段L中一部分，假设线段l的长度为n个像素点，则在线段l中至少有k个点的方向和线段L方向一致。将L的NFA(Number of False Alarms，错误警报数)定义为：

其中，(NM)²代表在N*M的图像中潜在线段的数量。之所以是(NM)²是因为线段有两个端点，并且每个端点可以位于图像的N*M个像素中的任意一个，因此共有N²×M²＝(NM)²个线段。式(6)中，p是线段方向的精度。经过验证，确定n的数量不应超过8，因此假设两个点(或一个点和一条线段)的角度在π/8＝22.5°以内将具有相同的方向。这对应于8个不同的角度方向，因此线段方向的精度p＝1/8＝0.125。

要使直线验证有意义，必须满足NFA(n,k)≤ε。经过实验发现ε的值可以设为1，这样可以有效的检测出图像中的每一条错误检测直线。且要使拟合的线段有意义，则必须使n＝k，此时式(6)变形为式(7)。

NAF(n,n)＝N²M²pⁿ(1-p)^n-n＝N²M²pⁿ≤1 (7)

根据式(7)，可以得到线段长度n的计算公式，如下式：

可以根据图像尺寸大小以及预设的p值计算出

的数值，也就是说在赫姆霍兹原理中拟合的最小线段长度为

因此通过步骤S103拟合出的直线段长度小于n的无法通过直线验证，会被消除，大于或等于n的会被保留。当然，若目标图像为正方形，即行列像素点个数相等即M＝N，则最小线段长度n可以为

步骤S104，基于每条拟合直线段的特征信息，对芯片进行金线异常检测，得到金线异常检测结果。

经过步骤S104之前的处理流程，确定目标图像中的拟合直线段后，就可以通过检测这些拟合直线段，得到芯片的金线异常检测结果。

具体来讲，拟合直线段的特征信息可以包括位置信息，上述基于每条拟合直线段的特征信息，对芯片进行金线异常检测，得到金线异常检测结果的过程可以包括：获取每条拟合直线段的位置信息；基于每条拟合直线段的位置信息，确定目标图像中的预设区域是否存在金线，若预设区域不存在金线，则判定芯片中未打上金线。其中，预设区域为预先设置的芯片中需要打金线的区域。可以理解的是，如果所得到的拟合直线段均在预设区域之外，则判定目标图像中的预设区域不存在金线，此时，芯片的金线异常检测结果为：芯片中未打上金线；如果所得到的拟合直线段中存在一条以上直线段位于预设区域内，则判定预设区域中存在金线，说明芯片有打上金线。

进一步地，拟合直线段的特征信息还可以包括缺陷特征信息，若预设区域存在金线，还可以根据位于预设区域中的拟合直线段的缺陷特征信息，确定芯片中打上的金线的缺陷类型。本实施例中，具体包括的缺陷类型根据实际应用场景中出现的缺陷类型确定，而缺陷特征信息根据具体包括的缺陷类型确定。需要说明的是，当判定芯片中的金线不存在缺陷时，则可以认为芯片的金线异常检测合格。

具体来讲，芯片中打金线的缺陷类型可以包括以下几种缺陷的一种或多种组合：

第一种：漏打线缺陷。此时，上述缺陷特征信息包括位于预设区域中的拟合直线段的数量。检测过程具体包括：获取位于预设区域中的拟合直线段的数量，若该数量低于预设数量阈值，则判定芯片中打上的金线存在漏打线的缺陷，反之，则判定不存在漏打线的缺陷。其中，预设数量阈值根据实际需要打的金线数量设置。此时，芯片的金线异常检测结果包括：存在漏打线缺陷。

第二种：断线缺陷。此时，上述缺陷特征信息包括位于预设区域中的拟合直线段的长度。检测过程具体包括：获取位于预设区域中的拟合直线段的长度，若位于预设区域中拟合直线段中，存在长度不在预设长度范围内的直线段，则判定芯片中打上的金线存在断线的缺陷，反之，则判定不存在断线缺陷。其中，预设长度范围根据实际打金线的长度范围设置。可以理解的是，实际打金线时，金线长度均在一定范围内，若没有达到这个范围，则说明断线了。此时，芯片的金线异常检测结果包括：存在断线缺陷。

第三种：间距不足或重复打线。此时，上述缺陷特征信息包括位于预设区域中的拟合直线段中相邻直线段的间距。检测过程具体包括：获取位于所述预设区域中的拟合直线段中，相邻直线段的间距，若存在相邻直线段的间距大于第一预设阈值，且小于第二预设阈值，则判定芯片中打上的金线存在间距不足的缺陷，此时，芯片的金线异常检测结果包括：存在金线间距不足的缺陷；若存在相邻直线段的间距小于第一预设阈值，则判定所述芯片中打上的金线存在重复打线的缺陷，此时，芯片的金线异常检测结果包括：存在重复打线的缺陷。若均超过第二预设阈值，则判定不存在间距不足以及重复打线缺陷。其中，第一预设阈值小于第二预设阈值，且第一预设阈值接近0，具体根据实际打金线的经验确定，第二预设阈值根据实际打金线时，相邻金线的间距要求设置。

举例来讲，当需要检测上述三种缺陷类型时，若以上三种缺陷均不存在，则判定芯片中的金线不存在缺陷。

综上所述，本发明实施例提供的芯片金线检测方法，通过图像边缘检测结合直线拟合的方式，来实现芯片的金线异常检测，相比于传统的人工检测以及电流检测，有利于在保证低成本的前提下，提高芯片的金线检测效率。另外，采用的边缘像素链路绘制过程简单，无需采用复杂的边缘检测算法，有利于加快边缘线的绘制，进一步提高金线检测效率。

第二方面，基于与前述第一方面实施例提供的芯片金线检测方法同样的发明构思，本发明实施例还提供了一种芯片金线检测装置，如图2所示，该芯片金线检测装置20包括：

获取模块21，用于获取目标图像的梯度图，其中，所述目标图像为打金线后的芯片的金线图像；

链路绘制模块22，用于基于所述梯度图，绘制所述目标图像的边缘像素链路，所述边缘像素链路用于表征所述目标图像中的边缘线；

直线段拟合模块23，用于对所述边缘像素链路进行直线拟合，得到一条或多条拟合直线段；

检测模块24，用于基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测，得到金线异常检测结果。

作为一种可选的实施例，上述链路绘制模块22包括：标记子模块221，用于基于所述梯度图中各边缘像素点的梯度值，对所述目标图像中的边缘特征像素点进行标记，得到多个标记点；绘制子模块222，用于基于所确定的标记点以及预设的路径规划规则，绘制所述目标图像的边缘像素链路，直至所确定的标记点均被链接到已绘制的边缘像素链路中；其中，所述路径规划规则用于规划所述边缘像素链路的像素点链接路径。

作为一种可选的实施例，上述绘制子模块222用于：

从所述多个标记点中确定一个初始标记点，根据所述初始标记点的边缘方向，确定当前链路绘制路径方向，将所述初始标记点作为当前指引像素点，执行链接步骤：将当前指引像素点在所述当前链路绘制路径方向上的三个相邻边缘像素点中，梯度值最大的边缘像素点作为下一个指引像素点，将当前指引像素点链接到所述下一个指引像素点，其中，所述边缘方向通过比较所述初始标记点的水平方向梯度和垂直方向梯度确定；

将所述下一个指引像素点作为当前指引像素点，若当前指引像素点为标记点，则根据当前指引像素点的边缘方向，确定当前链路绘制路径方向，若当前指引像素点为非标记点，则根据当前指引像素点与前一个指引像素点的相对位置，确定当前链路绘制路径方向，重复执行所述链接步骤，直至满足预设截止条件，得到当前边缘像素链路。

作为一种可选的实施例，上述芯片金线检测装置20还包括：直线验证模块，用于检测所述一条或多条拟合直线段中，是否存在长度小于预设长度阈值的直线段，若存在，则将该直线段去除，针对剩余的拟合直线段，执行所述基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测的步骤，其中，所述预设长度阈值基于所述目标图像的尺寸大小确定。

作为一种可选的实施例，上述检测模块24用于：获取所述每条拟合直线段的位置信息；基于所述每条拟合直线段的位置信息，确定所述目标图像中的预设区域是否存在金线，若否，则判定所述芯片中未打上金线。

作为一种可选的实施例，上述检测模块24还用于：若所述预设区域存在金线，则根据位于所述预设区域中的拟合直线段的缺陷特征信息，确定所述芯片中打上的金线的缺陷类型。

作为一种可选的实施例，上述检测模块24可以采用以下几种缺陷检测方式中的一种或多种组合：

第一种：获取位于所述预设区域中的拟合直线段的数量，若所述数量低于预设数量阈值，则判定所述芯片中打上的金线存在漏打线的缺陷；

第二种：获取位于所述预设区域中的拟合直线段的长度，若位于所述预设区域中拟合直线段中，存在长度不在预设长度范围内的直线段，则判定所述芯片中打上的金线存在断线的缺陷，其中，预设长度范围根据实际金线的长度范围设置；

第三种：获取位于所述预设区域中的拟合直线段中，相邻直线段的间距，若存在相邻直线段的间距大于第一预设阈值，且小于第二预设阈值，则判定所述芯片中打上的金线存在间距不足的缺陷，若存在相邻直线段的间距小于所述第一预设阈值，则判定所述芯片中打上的金线存在重复打线的缺陷。

需要说明的是，以上各模块可以是由软件代码实现，也可以由硬件例如集成电路芯片实现。

还需要说明的是，以上各模块实现各自功能的具体过程，请参见上述方法实施例中描述的具体内容，此处不再赘述。

第三方面，基于与前述实施例提供的芯片金线检测方法同样的发明构思，本说明书实施例还提供了一种电子设备，例如，该电子设备可以是终端设备，也可以是服务器。如图3所示，该电子设备包括存储器304、一个或多个处理器302及存储在存储器304上并可在处理器302上运行的计算机程序，处理器302执行该程序时实现前文第一方面提供的芯片金线检测方法的任一实施例的步骤。

其中，在图3中，总线架构(用总线300来代表)，总线300可以包括任意数量的互联的总线和桥，总线300将包括由处理器302代表的一个或多个处理器和存储器304代表的存储器的各种电路链接在一起。总线300还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口305在总线300和接收器301和发送器303之间提供接口。接收器301和发送器303可以是同一个元件，即收发机，提供用于在传输介质上与各种其他装置通信的单元。处理器302负责管理总线300和通常的处理，而存储器304可以被用于存储处理器302在执行操作时所使用的数据。

可以理解，图3所示的结构仅为示意，本发明实施例提供的电子设备还可包括比图3中所示更多或者更少的组件，或者具有与图3所示不同的配置。图3中所示的各组件可以采用硬件、软件或其组合实现。

第四方面，基于与前述实施例中提供的芯片金线检测方法同样的发明构思，本说明书实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现前文第一方面提供的芯片金线检测方法任一实施例的步骤。

本说明书是参照根据本说明书实施例的方法、设备、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的设备。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令设备的制造品，该指令设备实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“多个”表示两个以上，包括两个或大于两个的情况。

尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。

显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。

Claims (10)

1.一种芯片金线检测方法，其特征在于，所述方法包括：

获取目标图像的梯度图，其中，所述目标图像为打金线后的芯片的金线图像；

基于所述梯度图，绘制所述目标图像的边缘像素链路，所述边缘像素链路用于表征所述目标图像中的边缘线；

对所述边缘像素链路进行直线拟合，得到一条或多条拟合直线段；

基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测，得到金线异常检测结果。

2.根据权利要求1所述的方法，其特征在于，所述基于所述梯度图，绘制所述目标图像的边缘像素链路，包括：

基于所述梯度图中各边缘像素点的梯度值，对所述目标图像中的边缘特征像素点进行标记，得到多个标记点；

基于所确定的标记点以及预设的路径规划规则，绘制所述目标图像的边缘像素链路，直至所确定的标记点均被链接到已绘制的边缘像素链路中，其中，所述路径规划规则用于规划所述边缘像素链路的像素点链接路径。

3.根据权利要求2所述的方法，其特征在于，所述基于所确定的标记点以及预设的路径规划规则，绘制所述目标图像的边缘像素链路，包括：

从所述多个标记点中确定一个初始标记点，根据所述初始标记点的边缘方向，确定当前链路绘制路径方向，将所述初始标记点作为当前指引像素点，执行链接步骤：将当前指引像素点在所述当前链路绘制路径方向上的三个相邻边缘像素点中，梯度值最大的边缘像素点作为下一个指引像素点，将当前指引像素点链接到所述下一个指引像素点，其中，所述边缘方向通过比较所述初始标记点的水平方向梯度和垂直方向梯度确定；

将所述下一个指引像素点作为当前指引像素点，若当前指引像素点为标记点，则根据当前指引像素点的边缘方向，确定当前链路绘制路径方向，若当前指引像素点为非标记点，则根据当前指引像素点与前一个指引像素点的相对位置，确定当前链路绘制路径方向，重复执行所述链接步骤，直至满足预设截止条件，得到当前边缘像素链路。

4.根据权利要求1所述的方法，其特征在于，所述基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测之前，还包括：

检测所述一条或多条拟合直线段中，是否存在长度小于预设长度阈值的直线段，若存在，则将该直线段去除，针对剩余的拟合直线段，执行所述基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测的步骤，其中，所述预设长度阈值基于所述目标图像的尺寸大小确定。

5.根据权利要求1所述的方法，其特征在于，所述基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测，得到金线异常检测结果，包括：

获取所述每条拟合直线段的位置信息；

基于所述每条拟合直线段的位置信息，确定所述目标图像中的预设区域是否存在金线，若否，则判定所述芯片中未打上金线。

6.根据权利要求5所述的方法，其特征在于，所述基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测，得到金线异常检测结果，还包括：

若所述预设区域存在金线，则根据位于所述预设区域中的拟合直线段的缺陷特征信息，确定所述芯片中打上的金线的缺陷类型。

7.根据权利要求6所述的方法，其特征在于，所述根据位于所述预设区域中的拟合直线段的缺陷特征信息，确定所述芯片中打上的金线的缺陷类型，包括以下几种缺陷检测方式中的一种或多种组合：

获取位于所述预设区域中的拟合直线段的数量，若所述数量低于预设数量阈值，则判定所述芯片中打上的金线存在漏打线的缺陷；

获取位于所述预设区域中的拟合直线段的长度，若位于所述预设区域中拟合直线段中，存在长度不在预设长度范围内的直线段，则判定所述芯片中打上的金线存在断线的缺陷；

获取位于所述预设区域中的拟合直线段中，相邻直线段的间距，若存在相邻直线段的间距大于第一预设阈值，且小于第二预设阈值，则判定所述芯片中打上的金线存在间距不足的缺陷，若存在相邻直线段的间距小于所述第一预设阈值，则判定所述芯片中打上的金线存在重复打线的缺陷。

8.一种芯片金线检测装置，其特征在于，所述装置包括：

获取模块，用于获取目标图像的梯度图，其中，所述目标图像为打金线后的芯片的金线图像；

链路绘制模块，用于基于所述梯度图，绘制所述目标图像的边缘像素链路，所述边缘像素链路用于表征所述目标图像中的边缘线；

直线段拟合模块，用于对所述边缘像素链路进行直线拟合，得到一条或多条拟合直线段；

检测模块，用于基于每条拟合直线段的特征信息，对所述芯片进行金线异常检测，得到金线异常检测结果。

9.一种电子设备，其特征在于，包括：处理器、存储器以及存储在所述存储器上的计算机程序，其中，所述处理器执行所述计算机程序时实现权利要求1-7任一项所述方法的步骤。

10.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，该程序被处理器执行时实现权利要求1-7任一项所述方法的步骤。

Images