CN111429408A - 一种封装芯片金线检测方法 - Google Patents

一种封装芯片金线检测方法 Download PDF

Info

Publication number
CN111429408A
CN111429408A CN202010168057.8A CN202010168057A CN111429408A CN 111429408 A CN111429408 A CN 111429408A CN 202010168057 A CN202010168057 A CN 202010168057A CN 111429408 A CN111429408 A CN 111429408A
Authority
CN
China
Prior art keywords
gold
gold wire
test
wire
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010168057.8A
Other languages
English (en)
Other versions
CN111429408B (zh
Inventor
徐众
张耀营
张省委
周荣欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jieruisi Intelligent Technology Co ltd
Original Assignee
Suzhou Jieruisi Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Jieruisi Intelligent Technology Co ltd filed Critical Suzhou Jieruisi Intelligent Technology Co ltd
Priority to CN202010168057.8A priority Critical patent/CN111429408B/zh
Publication of CN111429408A publication Critical patent/CN111429408A/zh
Application granted granted Critical
Publication of CN111429408B publication Critical patent/CN111429408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/13—Edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/60—Analysis of geometric attributes
    • G06T7/62—Analysis of geometric attributes of area, perimeter, diameter or volume
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Geometry (AREA)
  • Image Analysis (AREA)
  • Image Processing (AREA)

Abstract

本发明公开了一种封装芯片金线检测方法，包括以下步骤：S1、采集标准芯片图；S2、使用动态阈值提取算法提取标准芯片图的金线区域，计算出标准芯片图的金线面积；S3、采集测试图片，计算出测试图片的金线面积；S4、若测试图片的金线面积为0，则样品不合格，判别为未打线；若测试图片的金线面积大于0，则进入下一步；S5、通过标准芯片图上标志点定位出测试图的金线精确区域，并根据测试图的金线精确区域获得测试图上金线的像素点矩阵集合；S6、根据测试图上金线的像素点矩阵集合提取测试图片上金线区域的缺陷特征，根据缺陷特征判断芯片的金线是否合格。其能够精确定位金线，并对其做缺陷检测，检测精度高。

Description

一种封装芯片金线检测方法
技术领域
本发明涉及金线检测技术领域，具体涉及一种封装芯片金线检测方法。
背景技术
随着集成电路的飞速发展，先进封装技术在不断发展变化，来适应各种半导体新工艺和材质的苛刻要求和挑战。封装芯片与外界进行物理连接，确保芯片能够与外界的输入、输出正确响应，成为整个封装过程中的关键。而引线键合技术是目前主导的封装方式，市场上90％以上的芯片与外部封装体之间的互连方式都是采用的这种工艺。芯片金线行业中称为“Bonding”，而完成这项工艺的机器就是键合机，俗称“打线机”。虽然现有的封装技术很完善也很先进，但不能完全避免不会有瑕疵品的产生，而瑕疵品一旦出货到客户端，就是严重的质量事故，随之而来的是严重的客诉和巨额罚款。所以封装工艺完成之后需要对金线进行检测，检查是否有错打线，断线，未打线，重复打线，漏打线，线残留，碰线，线间距不足，金线弯曲度这些异常不良品。
目前封装芯片的检测基本都是人工检测，而人工目视极易疲劳，检测效果差，工作时间也受限制；大型的封装公司往往需要培养大量的专业检验人员以应对与日俱增，复杂程度高的封装检测需求，培养成本高昂，行业内部竞争激烈，人员也容易流失。
发明内容
本发明要解决的技术问题是提供一种封装芯片金线检测方法，其能够精确定位金线，并对其做缺陷检测，检测精度高。
为了解决上述技术问题，本发明提供了一种封装芯片金线检测方法，包括以下步骤：
S1、采集标准芯片图，选取标准芯片图上标志点，计算所述标志点的坐标(R1，C1)以及角度(Phi)；
S2、使用动态阈值提取算法提取标准芯片图的金线区域G_ROI，计算出标准芯片图的金线面积G_Area；
S3、采集测试图片，使用动态阈值提取算法提取测试图片的金线区域，计算出测试图片的金线面积G_Area1；
S4、若测试图片的金线面积G_Area1为0，则样品不合格，判别为未打线；若测试图片的金线面积G_Area1大于0，则进入下一步；
S5、通过标准芯片图上标志点定位出测试图的金线精确区域G_ROI2，并根据测试图的金线精确区域G_ROI2获得测试图上金线的像素点矩阵集合[Qx[i],Qy[i]]；
S6、根据测试图上金线的像素点矩阵集合[Qx[i],Qy[i]]提取测试图片上金线区域的缺陷特征，根据缺陷特征判断芯片的金线是否合格。
作为优选的，所述S6包括：提取测试图片上金线弯曲度特征，判断芯片上的金线弯曲度是否合格。
作为优选的，所述“提取测试图片上金线弯曲度特征，判断芯片上的金线弯曲度是否合格”，具体包括：
建立金线关于行和列数据集的离散函数f(r,c)，则对应的金线边缘梯度函数为
Figure BDA0002408171890000021
令
Figure BDA0002408171890000031
得到边缘点集(r,c)；
按列排序得到金线左侧边缘点集(rl,cl)和右侧边缘点集(rr,cr)，利用公式
Figure BDA0002408171890000032
计算得到金线中心散点坐标集合(rm,cm)；
代入最小二乘法公式
Figure BDA0002408171890000033
求得a、b使得E的值最小，得到直线L：ci＝ari+b；
将金线中心散点坐标集合(rm,cm)代入直线L，若点都在直线L上，则金线弯曲度合格；若有点不满足直线L，则判断金线弯曲。
作为优选的，所述S6中“提取测试图片上金线弯曲度特征，判断芯片上的金线弯曲度是否合格”之前还包括：判断测试图片上的金线偏移量是否合格；判断测试图片上金线的个数是否合格；判断测试图片上金线是否重复打线；判断测试图片上金线是否有断线。
作为优选的，所述“判断测试图片上的金线偏移量是否合格”，具体包括：计算测试图上单个金线相对于标准芯片图上单个金线的位置偏移量ΔX；将位置偏移量ΔX与预定偏移阈值相比较，若ΔX小于预定偏移阈值，则金线偏移量合格，若ΔX大于预定偏移阈值，则金线偏移量不合格。
作为优选的，所述“判断测试图片上金线是否重复打线”，具体包括：计算测试图上单根金线的线宽Lh；设定偏差范围，判断线宽Lh是否在偏差范围内，若线宽Lh在偏差范围内，则金线未重复打线，若线宽不在偏差范围内，则金线重复打线。
作为优选的，所述S5具体包括：
根据公式1
Figure BDA0002408171890000041
和公式
Figure BDA0002408171890000042
计算出测试图片的金线精确区域G_ROI2，其中，tx、ty分别代表标志点的像素点坐标，R00代表cos(Phi)，R01代表-sin(Phi)，R10代表-R01，R11代表cos(Phi)，(R2，C2)为G_ROI2的每个像素点的像素值，[Px[i],Py[i]]为G_ROI2像素点像素值矩阵集合；
根据
Figure BDA0002408171890000043
求得测试图片的金线优化区域的像素点矩阵集合[Qx[i],Qy[i]]。
作为优选的，所述S5与S6之间还包括：对测试图的金线区域图进行预处理以增加金线区域的亮度和消除背景干扰。
作为优选的，所述“增加金线区域的亮度”，具体包括：通过图像乘法运算增加金线亮度，G1＝(g11+g21)*Mult1+Add1，其中g11为标准芯片图金线区域灰度值，g21为测试图像金线区域对应的灰度值，Mult1为乘数，Add1为加数，-255≤Mult1≤255，-512≤Add1≤512，G1为亮度增加后的金线区域灰度值。
作为优选的，所述“消除背景干扰”，具体包括：通过图像除法运算，运算以后灰度值上下溢出的都会被切除，最大值为255，最小值为0，计算公式为：G2'＝G1*g11*Mult2+Add2，其中g11为标准芯片图的金线区域对应的灰度值，Mult2为乘数，Add2为加数，-255≤Mult2≤255，-512≤Add2≤512，G2'为做图像除法运算后的金线区域灰度值。
本发明的有益效果：
1、本发明能够精确定位金线，并对其做缺陷检测，检测精度高，最高可达1.2um，数据精确。
2、本发明算法易用，可推广，维护成本低。
3、本发明可替代人工检测，检测速度快，可达0.4S/Die。
附图说明
图1为本发明的封装芯片金线检测方法的流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
参照图1所示，本发明公开了一种封装芯片金线检测方法，包括以下步骤：
S1、采集标准芯片图，选取标准芯片图上标志点，计算所述标志点的坐标(R1，C1)以及角度(Phi)；
S2、使用动态阈值提取算法提取标准芯片图的金线区域G_ROI，计算出标准芯片图的金线面积G_Area，并保存至本地；
S3、采集测试图片，使用动态阈值提取算法提取测试图片的金线区域，计算出测试图片的金线面积G_Area1；
S4、若测试图片的金线面积G_Area1为0，则样品不合格，判别为未打线，生成对应红色Mapping；若测试图片的金线面积G_Area1大于0，则进入下一步；
S5、通过标准芯片图上标志点定位出测试图的金线精确区域G_ROI2，并根据测试图的金线精确区域G_ROI2获得测试图上金线的像素点矩阵集合[Qx[i],Qy[i]]，具体包括以下步骤：
根据公式1
Figure BDA0002408171890000061
和公式
Figure BDA0002408171890000062
计算出测试图片的金线精确区域G_ROI2，其中，tx、ty分别代表标志点的像素点坐标，R00代表cos(Phi)，R01代表-sin(Phi)，R10代表-R01，R11代表cos(Phi)，(R2，C2)为G_ROI2的每个像素点的像素值，[Px[i],Py[i]]为G_ROI2像素点像素值矩阵集合；
根据
Figure BDA0002408171890000063
求得测试图片的金线优化区域的像素点矩阵集合[Qx[i],Qy[i]]。
S6、根据测试图上金线的像素点矩阵集合[Qx[i],Qy[i]]提取测试图片上金线区域的缺陷特征，根据缺陷特征判断芯片的金线是否合格。
S61、判断测试图片上的金线偏移量是否合格；
计算测试图上单个金线相对于标准芯片图上单个金线的位置偏移量ΔX；
将位置偏移量ΔX与预定偏移阈值相比较，若ΔX小于预定偏移阈值，则金线偏移量合格，若ΔX大于预定偏移阈值，则金线偏移量不合格；
S62、判断测试图片上金线的个数是否合格，来判断是否有漏打线；
S63、判断测试图片上金线是否重复打线；
计算测试图上单根金线的线宽Lh；
设定偏差范围，判断线宽Lh是否在偏差范围内，若线宽Lh在偏差范围内，则金线未重复打线，若线宽不在偏差范围内，则金线重复打线。
S64、计算对应位置线的根数，判断测试图片上金线是否有断线；
S65、提取测试图片上金线弯曲度特征，判断芯片上的金线弯曲度是否合格，具体包括以下步骤：
(1)建立金线关于行和列数据集的离散函数f(r,c)，则对应的金线边缘梯度函数为
Figure BDA0002408171890000071
(2)令
Figure BDA0002408171890000072
得到边缘点集(r,c)；
(3)按列排序得到金线左侧边缘点集(rl,cl)和右侧边缘点集(rr,cr)，利用公式
Figure BDA0002408171890000073
计算得到金线中心散点坐标集合(rm,cm)；
(4)代入最小二乘法公式
Figure BDA0002408171890000074
求得a、b使得E的值最小，得到直线L：ci＝ari+b；
(5)将金线中心散点坐标集合(rm,cm)代入直线L，若点都在直线L上，则金线弯曲度合格；若有点不满足直线L，则判断金线弯曲。
(6)在所述S5与S6之间还包括：对测试图的金线区域图进行预处理以增加金线区域的亮度和消除背景干扰。
在以上缺陷检测过程中，每检测一个芯片，给出对应的检测结果和NG信息，数据保存本地，生成对应的Mapping图，红色表示NG，绿色表示OK。
“增加金线区域的亮度”，具体包括：通过图像乘法运算增加金线亮度，G1＝(g11+g21)*Mult1+Add1，其中g11为标准芯片图金线区域灰度值，g21为测试图像金线区域对应的灰度值，Mult1为乘数，Add1为加数，-255≤Mult1≤255，-512≤Add1≤512，G1为亮度增加后的金线区域灰度值。
“消除背景干扰”，具体包括：通过图像除法运算，运算以后灰度值上下溢出的都会被切除，最大值为255，最小值为0，计算公式为：G2'＝G1*g11*Mult2+Add2，其中g11为标准芯片图的金线区域对应的灰度值，Mult2为乘数，Add2为加数，-255≤Mult2≤255，-512≤Add2≤512，G2'为做图像除法运算后的金线区域灰度值。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (10)

1.一种封装芯片金线检测方法，其特征在于，包括以下步骤：
S1、采集标准芯片图，选取标准芯片图上标志点，计算所述标志点的坐标(R1，C1)以及角度(Phi)；
S2、使用动态阈值提取算法提取标准芯片图的金线区域G_ROI，计算出标准芯片图的金线面积G_Area；
S3、采集测试图片，使用动态阈值提取算法提取测试图片的金线区域，计算出测试图片的金线面积G_Area1；
S4、若测试图片的金线面积G_Area1为0，则样品不合格，判别为未打线；若测试图片的金线面积G_Area1大于0，则进入下一步；
S5、通过标准芯片图上标志点定位出测试图的金线精确区域G_ROI2，并根据测试图的金线精确区域G_ROI2获得测试图上金线的像素点矩阵集合[Qx[i],Qy[i]]；
S6、根据测试图上金线的像素点矩阵集合[Qx[i],Qy[i]]提取测试图片上金线区域的缺陷特征，根据缺陷特征判断芯片的金线是否合格。
2.如权利要求1所述的封装芯片金线检测方法，其特征在于，所述S6包括：
提取测试图片上金线弯曲度特征，判断芯片上的金线弯曲度是否合格。
3.如权利要求2所述的封装芯片金线检测方法，其特征在于，所述“提取测试图片上金线弯曲度特征，判断芯片上的金线弯曲度是否合格”，具体包括：
建立金线关于行和列数据集的离散函数f(r,c)，则对应的金线边缘梯度函数为
Figure FDA0002408171880000021
令
Figure FDA0002408171880000022
得到边缘点集(r,c)；
按列排序得到金线左侧边缘点集(rl,cl)和右侧边缘点集(rr,cr)，利用公式
Figure FDA0002408171880000023
计算得到金线中心散点坐标集合(rm,cm)；
代入最小二乘法公式
Figure FDA0002408171880000024
求得a、b使得E的值最小，得到直线L：ci＝ari+b；
将金线中心散点坐标集合(rm,cm)代入直线L，若点都在直线L上，则金线弯曲度合格；若有点不满足直线L，则判断金线弯曲。
4.如权利要求2所述的封装芯片金线检测方法，其特征在于，所述S6中“提取测试图片上金线弯曲度特征，判断芯片上的金线弯曲度是否合格”之前还包括：
判断测试图片上的金线偏移量是否合格；
判断测试图片上金线的个数是否合格；
判断测试图片上金线是否重复打线；
判断测试图片上金线是否有断线。
5.如权利要求4所述的封装芯片金线检测方法，其特征在于，所述“判断测试图片上的金线偏移量是否合格”，具体包括：
计算测试图上单个金线相对于标准芯片图上单个金线的位置偏移量ΔX；
将位置偏移量ΔX与预定偏移阈值相比较，若ΔX小于预定偏移阈值，则金线偏移量合格，若ΔX大于预定偏移阈值，则金线偏移量不合格。
6.如权利要求4所述的封装芯片金线检测方法，其特征在于，所述“判断测试图片上金线是否重复打线”，具体包括：
计算测试图上单根金线的线宽Lh；
设定偏差范围，判断线宽Lh是否在偏差范围内，若线宽Lh在偏差范围内，则金线未重复打线，若线宽不在偏差范围内，则金线重复打线。
7.如权利要求1所述的封装芯片金线检测方法，其特征在于，所述S5具体包括：
根据公式1
Figure FDA0002408171880000031
和公式2
Figure FDA0002408171880000032
计算出测试图片的金线精确区域G_ROI2，其中，tx、ty分别代表标志点的像素点坐标，R00代表cos(Phi)，R01代表-sin(Phi)，R10代表-R01，R11代表cos(Phi)，(R2，C2)为G_ROI2的每个像素点的像素值，[Px[i],Py[i]]为G_ROI2像素点像素值矩阵集合；
根据
Figure FDA0002408171880000033
求得测试图片的金线优化区域的像素点矩阵集合[Qx[i],Qy[i]]。
8.如权利要求1所述的封装芯片金线检测方法，其特征在于，所述S5与S6之间还包括：对测试图的金线区域图进行预处理以增加金线区域的亮度和消除背景干扰。
9.如权利要求8所述的封装芯片金线检测方法，其特征在于，所述“增加金线区域的亮度”，具体包括：
通过图像乘法运算增加金线亮度，G1＝(g11+g21)*Mult1+Add1，其中g11为标准芯片图金线区域灰度值，g21为测试图像金线区域对应的灰度值，Mult1为乘数，Add1为加数，-255≤Mult1≤255，-512≤Add1≤512，G1为亮度增加后的金线区域灰度值。
10.如权利要求9所述的封装芯片金线检测方法，其特征在于，所述“消除背景干扰”，具体包括：
通过图像除法运算，运算以后灰度值上下溢出的都会被切除，最大值为255，最小值为0，计算公式为：G2'＝G1*g11*Mult2+Add2，其中g11为标准芯片图的金线区域对应的灰度值，Mult2为乘数，Add2为加数，-255≤Mult2≤255，-512≤Add2≤512，G2’为做图像除法运算后的金线区域灰度值。
CN202010168057.8A 2020-03-11 2020-03-11 一种封装芯片金线检测方法 Active CN111429408B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010168057.8A CN111429408B (zh) 2020-03-11 2020-03-11 一种封装芯片金线检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010168057.8A CN111429408B (zh) 2020-03-11 2020-03-11 一种封装芯片金线检测方法

Publications (2)

Publication Number Publication Date
CN111429408A true CN111429408A (zh) 2020-07-17
CN111429408B CN111429408B (zh) 2023-07-18

Family

ID=71547575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010168057.8A Active CN111429408B (zh) 2020-03-11 2020-03-11 一种封装芯片金线检测方法

Country Status (1)

Country Link
CN (1) CN111429408B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112233994A (zh) * 2020-10-13 2021-01-15 珠海市科迪电子科技有限公司 一种芯片金线检测方法
CN112651946A (zh) * 2020-12-29 2021-04-13 昆山丘钛光电科技有限公司 芯片金线检测方法、装置、电子设备及介质
CN113533350A (zh) * 2021-07-21 2021-10-22 合肥图迅电子科技有限公司 一种芯片金线缺陷检测方法及系统
CN113554054A (zh) * 2021-06-04 2021-10-26 奕目(上海)科技有限公司 基于深度学习的半导体芯片金线缺陷分类方法及系统
CN114757903A (zh) * 2022-04-07 2022-07-15 华中科技大学 一种光器件芯片封装金线缺陷检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0483152A (ja) * 1990-07-25 1992-03-17 Shuji Nakada 電子部品の接合部検査方法および検査装置
JPH05272945A (ja) * 1992-03-30 1993-10-22 Toshiba Corp リードの曲がり検査装置
JP2000009447A (ja) * 1998-06-25 2000-01-14 Nippon Inter Connection Systems Kk テープキャリアの欠陥検出装置および欠陥検出方法
CN106600600A (zh) * 2016-12-26 2017-04-26 华南理工大学 基于特征匹配的晶圆缺陷检测方法
CN108648175A (zh) * 2018-04-12 2018-10-12 杭州兆图科技有限公司 一种检测方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0483152A (ja) * 1990-07-25 1992-03-17 Shuji Nakada 電子部品の接合部検査方法および検査装置
JPH05272945A (ja) * 1992-03-30 1993-10-22 Toshiba Corp リードの曲がり検査装置
JP2000009447A (ja) * 1998-06-25 2000-01-14 Nippon Inter Connection Systems Kk テープキャリアの欠陥検出装置および欠陥検出方法
CN106600600A (zh) * 2016-12-26 2017-04-26 华南理工大学 基于特征匹配的晶圆缺陷检测方法
CN108648175A (zh) * 2018-04-12 2018-10-12 杭州兆图科技有限公司 一种检测方法和装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张舞杰;何广栋;唐柳生;: "基于图像处理的摄像头模组金线缺陷检测方法" *
黄杰贤等: "FPC焊盘表面缺陷检测研究" *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112233994A (zh) * 2020-10-13 2021-01-15 珠海市科迪电子科技有限公司 一种芯片金线检测方法
CN112233994B (zh) * 2020-10-13 2021-08-24 珠海市科迪电子科技有限公司 一种芯片金线检测方法
CN112651946A (zh) * 2020-12-29 2021-04-13 昆山丘钛光电科技有限公司 芯片金线检测方法、装置、电子设备及介质
CN113554054A (zh) * 2021-06-04 2021-10-26 奕目(上海)科技有限公司 基于深度学习的半导体芯片金线缺陷分类方法及系统
CN113533350A (zh) * 2021-07-21 2021-10-22 合肥图迅电子科技有限公司 一种芯片金线缺陷检测方法及系统
CN114757903A (zh) * 2022-04-07 2022-07-15 华中科技大学 一种光器件芯片封装金线缺陷检测方法
CN114757903B (zh) * 2022-04-07 2024-09-06 华中科技大学 一种光器件芯片封装金线缺陷检测方法

Also Published As

Publication number Publication date
CN111429408B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
CN111429408A (zh) 一种封装芯片金线检测方法
CN109859207B (zh) 一种高密度柔性基板的缺陷检测方法
US11144778B2 (en) Descriptor guided fast marching method for analyzing images and systems using the same
CN106952250A (zh) 一种基于Faster R‑CNN网络的金属板带表面缺陷检测方法及装置
CN107705293A (zh) 一种基于ccd面阵相机视觉检测的五金零件尺寸测量方法
CN106934800A (zh) 一种基于yolo9000网络的金属板带表面缺陷检测方法及装置
CN113222913B (zh) 一种电路板缺陷检测定位方法、装置和存储介质
CN112200776A (zh) 芯片封装缺陷检测方法和检测装置
JP5123244B2 (ja) 形状欠損検査装置、形状モデリング装置および形状欠損検査プログラム
CN101399216B (zh) 缺陷分析方法和系统
CN110322395B (zh) 基于图像处理与仿射变换的零件轮廓形状检测方法及装置
CN111539955A (zh) 一种缺陷检测方法
CN109764990B (zh) 一种用模切机压力测试装置检测模切压力的方法
WO2000028309A1 (en) Method for inspecting inferiority in shape
CN116824294A (zh) 一种基于小目标识别的焊料缺陷检测方法及系统
US7653523B2 (en) Method for calculating high-resolution wafer parameter profiles
CN112331574B (zh) 半导体器件高度分布的检测方法
CN114354491A (zh) 一种基于机器视觉的dcb陶瓷基板缺陷检测方法
US7039556B2 (en) Substrate profile analysis
KR102539972B1 (ko) 교합압 해석 프로그램
JP2007049126A (ja) 半導体ウエハ上の局所性不良を検出するテスト方法及びこれを用いるテストシステム
CN103593667A (zh) 基于集合连通性原理的图像异物快速识别方法
CN111612769A (zh) 一种三极管封装金属帽表面凹凸缺陷的检测方法
JPS6385432A (ja) 線状欠陥の検査方法
JP3219094B2 (ja) チップサイズ検出方法およびチップピッチ検出方法およびチップ配列データ自動作成方法ならびにそれを用いた半導体基板の検査方法および装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant