CN112650020A - 修正掩膜图案的方法 - Google Patents

修正掩膜图案的方法 Download PDF

Info

Publication number
CN112650020A
CN112650020A CN201910976793.3A CN201910976793A CN112650020A CN 112650020 A CN112650020 A CN 112650020A CN 201910976793 A CN201910976793 A CN 201910976793A CN 112650020 A CN112650020 A CN 112650020A
Authority
CN
China
Prior art keywords
pattern
graphic
edge
opc
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910976793.3A
Other languages
English (en)
Other versions
CN112650020B (zh
Inventor
王良
候永强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910976793.3A priority Critical patent/CN112650020B/zh
Publication of CN112650020A publication Critical patent/CN112650020A/zh
Application granted granted Critical
Publication of CN112650020B publication Critical patent/CN112650020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本申请公开了一种修正掩膜图案的方法，其中，所述掩膜图案包括第一图形以及与所述第一图形相交于一点的第二图形，所述方法包括：形成第三图形，所述第三图形位于所述第一图形和所述第二图形的交点附近并被配置为防止所述第一图形或所述第二图形的、穿过所述交点的边线在OPC之后发生位移。本申请所公开的方法通过设置额外的修正图形以补偿OPC后可能发生的边界漂移，从而避免了在后续倒角处理时出现边界外扩现象，进而避免了蚀刻过程中的过度切割。

Description

修正掩膜图案的方法
技术领域
本申请涉及半导体制造技术，尤其涉及一种修正掩膜图案的方法。
背景技术
当集成电路制造工艺发展到10nm以下时，需要更先进的图案化技术来生成诸如鳍式场效晶体管(FinFET)的精密器件。一种重要的图案化技术是自对准多重构图(Self-Aligned Multi Patterning，SAMP)。然而，对于SAMP来说，在对掩模图案进行光学邻近修正(Optical Proximity Correction，OPC)时，首先要对原始掩模图案进行分段或分区，然后执行模拟修正循环的多次迭代，直到修正后的图案与原始设计逼近。由于点接触角对角(Point-Touch Corner-to-Corner)图案易于在OPC迭代过程中违反MRC(Mask Rule Check)约束，因此得到的OPC结果常常变得不可用。具体地，在两个图形的接触点处可能会发生边界漂移，该边界漂移将会导致在对掩模图案进行倒角处理时的边界外扩，从而在后续蚀刻或切割过程中引发鳍片的过度切割。一种传统的解决方案是选择特定片段并在OPC迭代中利用特殊目标控制，然而这种方法仅适用于不违反MRC约束的情形，对于在OPC迭代中具有MRC违规问题的这种点接触角对角图案无效。
因此，需要一种修正掩膜图案的方法来克服边界漂移现象，从而提升倒角处理精度。
发明内容
鉴于以上所述现有技术的缺点，本申请的目的在于提供一种修正掩膜图案的方法，该方法通过设置额外的修正图形以补偿OPC后可能发生的边界漂移，从而避免了在后续倒角处理时出现边界外扩现象，进而避免了蚀刻过程中的过度切割。
在下文中给出了关于本申请的简要概述，以便提供关于本申请的某些方面的基本理解。应当理解，该部分并不意图确定本申请的关键或重要部分，也不是意图限定本申请的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本申请的一个方面提供了一种修正掩膜图案的方法，其中，所述掩膜图案包括第一图形和与所述第一图形相交于一点的第二图形，所述方法包括：形成第三图形，所述第三图形位于所述第一图形和所述第二图形的交点附近并被配置为防止所述第一图形或所述第二图形的、穿过所述交点的边线在OPC之后发生位移。
根据本申请的一些实施例，所述第三图形的第一边线与所述第一图形的穿过所述交点的第一边线共线。
根据本申请的一些实施例，所述第三图形的第二边线与所述第二图形的穿过所述交点的第一边线共线。
根据本申请的一些实施例，所述第三图形的最长边的长度不超过所述OPC中的最小边缘片段的长度。
根据本申请的一些实施例，所述掩膜还包括第四图形，所述第四图形位于所述交点附近并被配置为防止所述第一图形或所述第二图形的、穿过所述交点的边线在OPC之后发生位移。
根据本申请的一些实施例，所述第四图形的第一边线与所述第一图形的穿过所述交点的第二边线共线。
根据本申请的一些实施例，所述第四图形的第二边线与所述第二图形的穿过所述交点的第二边线共线。
根据本申请的一些实施例，所述第四图形的最长边的长度不超过所述OPC中的最小边缘片段的长度。
根据本申请的一些实施例，所述第一图形、所述第二图形、所述第三图形和所述第四图形均为矩形。
根据本申请的一些实施例，所述第三图形和所述第四图形均为正方形。
通过本申请的一些实施例所提供的修正掩膜图案的方法，能够减小或消除掩膜图案在OPC之后的边界漂移，从而在进行圆滑化处理时避免边界缺陷，进而提高了后续蚀刻和切割工艺的准确度。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本公开的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1示出了未修正的掩膜图案以及待蚀刻的半导体结构。
图2示出了图1的掩膜图案在OPC后的轮廓。
图3示出了图2的掩膜图案在倒角处理后的轮廓。
图4示出了基于图3的掩膜图案进行蚀刻的轮廓。
图5示出了根据本申请的实施例的修正掩膜图案的方法。
图6示出了根据本申请的实施例的修正的掩膜图案。
图7示出了图6的掩膜图案在OPC后的轮廓。
图8示出了图7的掩膜图案在倒角处理后的轮廓。
图9示出了基于图8的掩膜图案进行蚀刻的轮廓。
图10示出了根据本申请的实施例的OPC的流程图。
本领域技术人员应当理解，附图中的元件仅仅是为了简单和清楚起见而示出的，而且不一定是按比例绘制的。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本公开的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本公开不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本发明技术方案进行详细说明。
图1示出了未修正的掩膜图案100待蚀刻的半导体结构200。掩膜图案100可包括第一图形101和第二图形102。第一图形101的右下角可以与第二图形102的左上角相交于一点O，从而形成点接触角对角(Point-Touch Corner-to-Corner)图案103。在本实施例中，术语″相交″不仅包含两个点、线、面或其他图形在几何意义上实际相交或重叠的情况，还包含两个点、线或面之间的距离无穷小(即，虽无交点但彼此无限接近)的概念。在本实施例中，第一图形101和第二图形102为矩形。在一些实施例中，掩膜图案100可包括相交于一点任何几何形状。在一些实施例中，第一图形101和/或第二图形102可以为圆形。例如，掩膜图案100可包括两个相切的圆形图案。待蚀刻的半导体结构200可以是鳍式场效晶体管(FinFET)的鳍片，也可以是其他平行地排列的多个长型半导体结构。
图2示出了图1的掩膜图案在OPC后的轮廓510。一旦掩膜图案100中的点接触角对角图案103违反了MRC约束，则在OPC后所产生的轮廓会发生失真。具体地，如图所示，第一图形101的穿过交点O的第一边线111从其原始位置向左漂移至新位置109，第一图形101的穿过交点O的第二边线121从其原始位向上漂移至新位置110。同样地，第二图形102的穿过交点O的第一边线112发生了向上漂移，第二图形102的穿过交点O的第二边线122发生了向右漂移。应理解，上述边界漂移仅为示例性的，其他边界漂移方向也落入本申请的保护范围。在本申请中，MRC指的是用于检查了整个掩模布局以及多个图案之间在最终定向上的空间关系和规模的一种过程。MRC是在制造掩膜之前进行的全面的几何完整性测试，并且用于捕捉可能对产量和产品进度产生灾难性后果的关键错误。
图3示出了图2的掩膜图案在倒角处理后的轮廓520。由于在OPC期间发生的边界漂移也会影响后续的倒角处理(即，边界圆滑化处理)，故而所形成的最终掩膜图案的轮廓在与点接触角对角图案103对应的位置(图中虚线圈所示位置)处存在偏离或失真，例如，向外扩张。
图4示出了基于图3的掩膜图案进行蚀刻的轮廓。由于最终掩膜图案的轮廓与点接触角对角图案103对应的位置向外扩张，故而在后续蚀刻过程中导致更多的鳍片被切除，造成鳍片的预期长度短于设计值(图中虚线圈所示位置)。
图5示出了根据本申请的实施例的修正掩膜图案的方法。所述方法包括：
步骤S1：形成第三图形，所述第三图形位于第一图形和第二图形的交点附近并被配置为防止所述第一图形或所述第二图形的、穿过所述交点的边线在OPC之后发生位移；
步骤S2：形成第四图形，所述第四图形位于第一图形和第二图形的交点附近并被配置为防止所述第一图形或所述第二图形的、穿过所述交点的边线在OPC之后发生位移。
图6示出了根据本申请的实施例的修正后的掩膜图案100和待蚀刻的半导体结构200。如图所示，修正后的掩膜图案100可包括第一图形101、第二图形102和补偿图案300。补偿图案300可进一步包括第三图形303和第四图形304。在一些实施例中，第三图形303和第四图形304可均为矩形。在本实施例中，第三图形303和第四图形304均为正方形。第三图形303的第一边线313可与第一图形101的穿过交O点的第一边线111共线或重叠。第三图形303的第二边线323可与第二图形102的穿过交O点的第一边线112共线或重叠。在一些实施例中，第三图形303或第四图形304的边缘的形状可与第一图形101和第二图形102边缘的形状互补。第四图形304的第一边线324可与第一图形101的穿过交O点的第二边线121共线或重叠。第四图形304的第二边线324可与第二图形102的穿过交O点的第二边线122共线或重叠。在OPC迭代过程中，掩膜轮廓的边缘将基于模型模拟而移动到期望的位置，所述边缘可分为多个长度基本一致的片段(又称为最小边缘片段)400。所述最小边缘片段400的长度可取决于OPC工艺的分辨率等。在一些实施例中，第三图形303的最长边的长度不超过所述OPC中的最小边缘片段400的长度。在一些实施例中，第四图形304的最长边的长度不超过所述OPC中的最小边缘片段400的长度。在一些实施例中，补偿图案300可以仅包含第三图形303和第四图形304之一。在一些实施例中，可以仅在掩膜图案100的将发生漂移的边缘设置补偿图案300。
图7示出了图6的掩膜图案在OPC后的轮廓530。如图可见，通过补偿图案300对初始的掩膜图案100进行修正之后，因为补偿图案300的存在限制住了原本将发生漂移的边线或边缘片段，所以第一图形的第一边线111、第一图形的第二边线121、第二图形的第二边线112、第二图形的第二边线122不再如图2所示那样发生漂移。
图8示出了图7的掩膜图案在倒角处理后的轮廓540。由于在OPC期间避免了边界漂移问题，故而在后续的倒角处理中所形成的最终掩膜图案的轮廓也会更加精准。换句话说，最终掩膜图案的轮廓在与点接触角对角图案103对应的位置(图中虚线圈所示位置)处不存在失真。
图9示出了基于图7的掩膜图案进行蚀刻的轮廓。由于最终掩膜图案的轮廓在与点接触角对角图案103对应的位置处不存在失真，故而在后续蚀刻过程中不在过度切除鳍片(图中虚线圈所示位置)。
图10示出了根据本申请的实施例的OPC过程的流程图。根据本申请的实施例的OPC过程包括：
步骤S10：晶圆图形文件输入OPC模型；
步骤S20：设置OPC模型的参数；
步骤S30：在OPC模型中插入亚分辨率增强线条(Sub-Resolution EnhancementBar)；
步骤S40：定义掩膜图案；
步骤S50：修正掩膜图案；
步骤S60：对修正的掩膜图案进行OPC处理；
步骤S70：验证OPC处理的结果。
通过本申请的一些实施例所提供的修正掩膜图案的方法，能够减小或消除掩膜图案在OPC之后的边界漂移，从而在进行圆滑化处理时避免边界缺陷，进而提高了后续蚀刻和切割工艺的准确度。
综上所述，在阅读本详细公开内容之后，本领域技术人员可以明白，前述详细公开内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改旨在由本公开提出，并且在本公开的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语“和/或”包括相关联的列出项目中的一个或一个以上的任意或全部组合。应当理解，当一个元件被称作“连接”或“耦接”至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”和/或“包括着”，在此使用时，指明存在所记载的特征、整体、步骤、操作、元件、组件和/或它们的组，但并不排除存在或附加一个或一个以上其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本发明的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标志符在整个说明书中表示相同的元件。
此外，通过参考作为理想化的示例性图示的截面图示和/或平面图示来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (10)

1.一种修正掩膜图案的方法，其特征在于，
所述掩膜图案包括：
第一图形；以及
第二图形，与所述第一图形相交于一点，
所述方法包括：
形成第三图形，所述第三图形位于所述第一图形和所述第二图形的交点附近并被配置为防止所述第一图形或所述第二图形的、穿过所述交点的边线在OPC之后发生位移。
2.根据权利要求2所述的方法，其特征在于，所述第三图形的第一边线与所述第一图形的穿过所述交点的第一边线共线。
3.根据权利要求3所述的方法，其特征在于，所述第三图形的第二边线与所述第二图形的穿过所述交点的第一边线共线。
4.根据权利要求1所述的方法，其特征在于，所述第三图形的最长边的长度不超过所述OPC中的最小边缘片段的长度。
5.根据权利要求3所述的方法，其特征在于，还包括：
第四图形，位于所述交点附近并被配置为防止所述第一图形或所述第二图形的、穿过所述交点的边线在OPC之后发生位移。
6.根据权利要求5所述的方法，其特征在于，所述第四图形的第一边线与所述第一图形的穿过所述交点的第二边线共线。
7.根据权利要求6所述的方法，其特征在于，所述第四图形的第二边线与所述第二图形的穿过所述交点的第二边线共线。
8.根据权利要求5所述的方法，其特征在于，所述第四图形的最长边的长度不超过所述OPC中的最小边缘片段的长度。
9.根据权利要求7所述的方法，其特征在于，所述第一图形、所述第二图形、所述第三图形和所述第四图形均为矩形。
10.根据权利要求7所述的方法，其特征在于，所述第三图形和所述第四图形均为正方形。
CN201910976793.3A 2019-10-11 2019-10-11 修正掩膜图案的方法 Active CN112650020B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910976793.3A CN112650020B (zh) 2019-10-11 2019-10-11 修正掩膜图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910976793.3A CN112650020B (zh) 2019-10-11 2019-10-11 修正掩膜图案的方法

Publications (2)

Publication Number Publication Date
CN112650020A true CN112650020A (zh) 2021-04-13
CN112650020B CN112650020B (zh) 2024-06-18

Family

ID=75343166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910976793.3A Active CN112650020B (zh) 2019-10-11 2019-10-11 修正掩膜图案的方法

Country Status (1)

Country Link
CN (1) CN112650020B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1645377A (zh) * 2003-12-17 2005-07-27 株式会社东芝 设计布局及掩膜的制作方法和系统、半导体器件的制造方法
CN101788762A (zh) * 2009-01-22 2010-07-28 索尼公司 图案修正方法、曝光掩膜、半导体器件及其制造方法
JP2010175898A (ja) * 2009-01-30 2010-08-12 Sony Corp マスクパターンの補正方法、マスク、露光方法および半導体装置の製造方法
CN102193306A (zh) * 2010-03-11 2011-09-21 中芯国际集成电路制造(上海)有限公司 设计光掩膜版的方法
US20120167020A1 (en) * 2009-01-22 2012-06-28 Shady Abd El Wahed Pre-OPC Layout Editing For Improved Image Fidelity
US20120329224A1 (en) * 2011-06-23 2012-12-27 Samsung Electronics Co., Ltd. Method of forming fine pattern and method of manufacturing semiconductor device
CN103163727A (zh) * 2011-12-12 2013-06-19 无锡华润上华科技有限公司 一种掩膜图案的修正方法
CN103186034A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
US20150050810A1 (en) * 2013-08-15 2015-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing photoresist corner rounding effects
CN104701140A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 双重曝光的图案拆分方法以及系统
CN104749899A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
US20160147140A1 (en) * 2014-11-21 2016-05-26 United Microelectronics Corp. Pattern verifying method
CN106597804A (zh) * 2016-11-30 2017-04-26 上海华力微电子有限公司 一种基于前层图形判别的离子注入层边界的光学临近修正方法
US20180052388A1 (en) * 2016-08-17 2018-02-22 Globalfoundries Inc. Adjusting of patterns in design layout for optical proximity correction
CN107887381A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 制造集成电路的方法
CN108122984A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 导体和包括导体的半导体器件及其制造方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1645377A (zh) * 2003-12-17 2005-07-27 株式会社东芝 设计布局及掩膜的制作方法和系统、半导体器件的制造方法
CN101788762A (zh) * 2009-01-22 2010-07-28 索尼公司 图案修正方法、曝光掩膜、半导体器件及其制造方法
US20120167020A1 (en) * 2009-01-22 2012-06-28 Shady Abd El Wahed Pre-OPC Layout Editing For Improved Image Fidelity
JP2010175898A (ja) * 2009-01-30 2010-08-12 Sony Corp マスクパターンの補正方法、マスク、露光方法および半導体装置の製造方法
CN102193306A (zh) * 2010-03-11 2011-09-21 中芯国际集成电路制造(上海)有限公司 设计光掩膜版的方法
US20120329224A1 (en) * 2011-06-23 2012-12-27 Samsung Electronics Co., Ltd. Method of forming fine pattern and method of manufacturing semiconductor device
CN103163727A (zh) * 2011-12-12 2013-06-19 无锡华润上华科技有限公司 一种掩膜图案的修正方法
CN103186034A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
US20150050810A1 (en) * 2013-08-15 2015-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing photoresist corner rounding effects
CN104701140A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 双重曝光的图案拆分方法以及系统
CN104749899A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
US20160147140A1 (en) * 2014-11-21 2016-05-26 United Microelectronics Corp. Pattern verifying method
US20180052388A1 (en) * 2016-08-17 2018-02-22 Globalfoundries Inc. Adjusting of patterns in design layout for optical proximity correction
CN107887381A (zh) * 2016-09-30 2018-04-06 台湾积体电路制造股份有限公司 制造集成电路的方法
CN108122984A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 导体和包括导体的半导体器件及其制造方法
CN106597804A (zh) * 2016-11-30 2017-04-26 上海华力微电子有限公司 一种基于前层图形判别的离子注入层边界的光学临近修正方法

Also Published As

Publication number Publication date
CN112650020B (zh) 2024-06-18

Similar Documents

Publication Publication Date Title
TWI603143B (zh) 光學鄰近修正之執行方法
US8103977B2 (en) Semiconductor device and its manufacturing method, semiconductor manufacturing mask, and optical proximity processing method
US20120131521A1 (en) Layout pattern
US20080301611A1 (en) Selective Optical Proximity Layout Design Data Correction
US7673258B2 (en) Design data creating method, design data creating program product, and manufacturing method of semiconductor device
WO2003067331A1 (fr) Procede d'elaboration de dessin de masque d'exposition, dessin de masque d'exposition, et procede de fabrication de dispositif a semiconducteur
CN106094424A (zh) 带次分辨率辅助图形的冗余图形添加方法
CN106338883B (zh) 光学邻近修正方法
US10061209B2 (en) Method for verifying a pattern of features printed by a lithography process
JP2010210679A (ja) マスクおよびその製造方法ならびに半導体装置の製造方法
CN105842979B (zh) 用于后光学邻近修正修复的方法
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
CN110716385B (zh) 光学近似修正方法
CN112650020B (zh) 修正掩膜图案的方法
US9047658B2 (en) Method of optical proximity correction
US9262576B2 (en) Method and apparatus for providing a layout defining a structure to be patterned onto a substrate
TWI806311B (zh) 光學微影方法
CN109254494B (zh) 一种光学邻近修正方法
CN107783369B (zh) 光学邻近校正的修复方法
US8383299B2 (en) Double patterning mask set and method of forming thereof
KR100944332B1 (ko) 반도체 소자의 마스크 제조 방법 및 반도체 소자의 제조방법
US10474026B2 (en) Method for correcting bevel corners of a layout pattern
US20190051527A1 (en) Methods for forming a photo-mask and a semiconductor device
KR20090066924A (ko) 광 근접 효과 보정 방법
KR20120093718A (ko) 콘택홀 패턴의 광 근접효과 보정의 정확도를 향상시킬 수 있는 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant