CN112639979B - 基于写入时间的干扰管理 - Google Patents

基于写入时间的干扰管理 Download PDF

Info

Publication number
CN112639979B
CN112639979B CN201980055628.2A CN201980055628A CN112639979B CN 112639979 B CN112639979 B CN 112639979B CN 201980055628 A CN201980055628 A CN 201980055628A CN 112639979 B CN112639979 B CN 112639979B
Authority
CN
China
Prior art keywords
memory
memory cell
time
drift
neighboring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980055628.2A
Other languages
English (en)
Other versions
CN112639979A (zh
Inventor
E·C·麦克格劳赫林
S·E·布拉德绍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112639979A publication Critical patent/CN112639979A/zh
Application granted granted Critical
Publication of CN112639979B publication Critical patent/CN112639979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种实例方法包含：确定对特定存储器单元的原位写入之间的时间；使对应于相邻存储器单元的干扰计按基于对所述特定存储器单元的所述写入之间的所述时间的特定计数增量递增；以及基于所述递增干扰计数确定是否检查所述相邻存储器单元的写入干扰状态。

Description

基于写入时间的干扰管理
技术领域
本公开大体上涉及存储器及方法，且更特定来说，涉及基于写入时间的干扰管理。
背景技术
存储器子系统可为存储器系统(例如，固态驱动器(SSD))，且可包含存储数据的一或多个存储器组件。举例来说，所述存储器组件可为非易失性存储器组件及/或易失性存储器组件。一般来说，主机系统可利用存储器子系统以将数据存储于存储器组件处及从存储器组件检索数据。
发明内容
在一方面中，本公开提供一种用于干扰管理方法，其包括：确定对存储器单元的原位写入之间的时间；使对应于相邻存储器单元的干扰计数按基于对所述存储器单元的所述原位写入之间的所述时间的特定量递增；及响应于所述干扰计数达到阈值计数，对所述相邻单元执行刷新操作。
在另一方面中，本公开进一步提供一种系统，其包括：存储器组件，其包括数个物理受管理单元；处理装置，其耦合到所述存储器组件并且经配置以：响应于到特定物理受管理单元的接收写入命令，确定自所述特定物理受管理单元上次被写入以来的时间量；使对应于相邻物理受管理单元的干扰计数按基于所述确定时间量的特定量递增；及响应于所述干扰计数达到阈值计数，对所述相邻物理受管理单元执行刷新操作。
在又一方面中，本公开提供一种设备，其包括：存储器组件；控制器，其耦合到所述存储器组件并且经配置以：确定对所述存储器组件中的存储器单元的连续原位写入之间的时间；使对应于所述存储器组件中的相邻存储器单元的干扰计数按基于对所述存储器单元的所述连续原位写入之间的所述时间的特定量递增；及响应于所述干扰计数达到阈值计数，对所述相邻单元执行刷新操作。
附图说明
图1说明根据本公开的数个实施例的呈经配置以执行干扰管理的计算系统的形式的设备的框图。
图2说明根据本公开的数个实施例的与管理相邻干扰相关联的组件的实例。
图3说明根据本公开的数个实施例的经配置用于干扰管理的存储器管理单位地址数据结构的条目的实例。
图4说明根据本公开的数个实施例的经配置用于干扰管理的漂移条目数据结构的条目的实例。
图5是根据本公开的数个实施例的说明写入干扰与自对特定位置的上次写入以来的时间之间的关系的曲线的实例。
图6是根据本公开的数个实施例的用于干扰管理的方法的实例的流程图。
图7是根据本公开的数个实施例的可包含写入干扰管理及漂移管理的方法的实例的流程图。
图8是呈计算机系统的形式的实例设备的框图，本公开的实施方案可根据本公开的数个实施例在所述计算机系统中操作。
具体实施方式
本公开的方面涉及存储器子系统中的写入干扰管理。存储器子系统的实例是存储系统，例如固态驱动器(SSD)。在一些实施例中，存储器子系统是混合存储器/存储子系统。一般来说，主机系统可利用包含一或多个存储器组件的存储器子系统。主机系统可提供待存储在存储器子系统中的数据，并且可请求待从存储器子系统检索的数据。
各种实施例提供技术改进，例如与现有方法相比有所改进的对相邻者干扰的处置。举例来说，各种实施例提供对作为与正被写入的电阻可变存储器单元(例如，侵害者)的相邻的电阻可变存储器单元(例如，受害者)的热写入干扰的更准确确定，方法是将所述确定基于对侵害者的写入之间的时间(例如，对侵害者的写入的频率)。与现有方法相比，这允许更准确地确定何时刷新受害者以校正热干扰。
举例来说，可使对应于受害者的写入干扰计数按基于对侵害者的原位写入之间的时间计数增量递增。响应于干扰计数达到阈值计数，可对受害者执行刷新操作。
电阻可变存储器单元的相应状态(例如，存储数据值)可取决于对应于单元的相应阈值电压(Vt)的存储器单元的相应编程电阻。在一些实例中，电阻可变存储器单元可通过在无需首先擦除电阻可变存储器单元情况下覆写电阻可变存储器单元来重写。这可称为原位写入。电阻可变存储器单元的状态可例如通过响应于所施加的感测(例如，读取)电压而感测通过单元的电流来确定(例如，读取)。
当侵害者电阻可变单元被原位写入时，侵害者单元的温度可能升高，特别是当侵害者单元在短时间段内(例如，在约10到20毫秒内)被重复写入时。在侵害者单元的温度升高时，更多热量转移到受害者单元，从而导致受害者单元的温度升高。受害者单元温度升高的量可取决于对侵害者单元的写入之间的时间。举例来说，对侵害者单元的写入之间时间越短，受害者单元的温度升高就越大。
升高的温度可导致受害者单元的编程电阻改变，从而难以用预定读取电压读取受害者。这可称为热写入干扰。举例来说，对受害者单元的热写入干扰的量可取决于对侵害者单元的写入之间的时间。可通过将受害者单元重写回其正确编程电阻状态来刷新受害者单元。
干扰计数器可用于记录对受害者单元的干扰。如果干扰计数大于阈值，那么可刷新受害者单元。在现有方法中，可使计数器按不依赖于对侵害者单元的写入(例如，连续写入)之间的时间的增量递增，且因此可能不会准确地说明热干扰。举例来说，在现有方法中，计数器可针对所有受害者单元以相同的速率递增。然而，在侵害者在相对较短的时间间隔内经历相对频繁的写入的情形下，这可能会导致受害者单元刷新频率过低。举例来说，在短时间间隔内频繁写入侵害者可导致对受害者的干扰大于在较长周期内对侵害者进行相同数量的写入所造成的对受害者的干扰。在此类例子中，已经历较大干扰的受害者更容易经历读取错误，尽管已经历由于对侵害者的写入而引起的相同数量的干扰事件。
使干扰计数按基于写入之间的时间的干扰计数增量递增可用于说明对受害者的热干扰量。举例来说，与针对写入之间的较长时间(例如，较少的热干扰)的干扰计数相比，可在针对写入之间的短时间(例如，较大热干扰)加速干扰计数。这可提供在更合适的时间(例如，在受害者被干扰到其存储错误数据值的时刻之前)刷新受害者的能力。
图1说明根据本公开的数个实施例的呈经配置以执行干扰管理的计算系统100的形式的设备的框图。如本文所使用，“设备”可指但不限于各种结构或结构的组合。举例来说，存储器系统104、控制器108及存储器组件110-1到110-N可单独地被认为是“设备”。
存储器系统104可举例来说为例如固态驱动器(SSD)、嵌入式多媒体控制器(eMMC)装置、通用快闪存储(UFS)装置及类似者的存储系统，并且可包含接口106、控制器108及可统称为存储器110的数个存储器组件110-1到110-N。存储器组件110可提供用于存储器系统104的存储容量；然而，存储器组件110中的一或多者可用作用于系统100的主存储器。在数个实施例中，存储器系统104是存储器子系统、混合存储器/存储系统或类似者。
如图1中所说明，存储器系统104可经由接口106耦合到主机102。主机102可为主机系统，例如个人膝上型计算机、桌上型计算机、数码相机、移动装置(例如，蜂窝电话)、网络服务器、物联网(IoT)启用装置或存储卡读取器，以及各种其它类型的主机。主机102可包含能够(例如，经由控制器108)存取存储器组件110的数个存储器存取装置(例如，数个处理器)。
在图1中所说明的实例中，控制器108经由多个通道耦合到存储器组件110，并且可用于在存储器系统104与主机102之间转移数据(例如，经由接口106)。接口106可呈标准化接口的形式。举例来说，当存储器系统104用于计算系统100中的数据存储时，接口106可为串行高级技术附件(SATA)、外围组件互连高速(PCIe)或通用串行总线(USB)等其它连接器及接口。然而，一般来说，接口106可提供用于在存储器系统104与具有用于接口106的兼容接受器的主机102之间传递控制、地址、数据及其它信号的接口。
控制器108可与存储器组件110通信以控制数据读取、写入及擦除操作等其它操作。尽管未具体说明，但在一些实施例中，控制器108可包含用于将控制器108耦合到存储器组件110的每一通道的离散存储器通道控制器。控制器108可包含例如呈硬件(例如，一或多个集成电路)及/或软件(例如，可呈固件形式的指令)形式的数个组件，以用于控制对数个存储器组件110的存取及/或用于促进主机102与存储器组件110之间的数据转移。一般来说，控制器108可从主机102接收命令(例如，操作)，并且可将命令转换为指令或适当命令，以实现对存储器组件110的期望存取。
如本文进一步描述，除其它操作外，控制器108还可负责存储器管理操作，例如干扰管理(例如，缓解)操作、漂移管理操作、错误检测及/或校正操作以及地址转译操作，以及与存储器组件110相关联的各种其它操作。控制器可与执行后台操作及/或前台操作相关联地执行存储器管理。前台操作可包含由主机(例如，主机102)启动的操作，例如读取及/或写入存取命令。后台操作可包含由控制器(例如，108)启动及/或其执行可对主机(例如，主机102)透明的操作，例如根据本公开的实施例执行的相邻者干扰缓解操作。
存储器组件110可包含数个存储器单元阵列。存储器组件110可包含二维(2D)及/或三维(3D)阵列结构，例如交叉点阵列结构。存储器单元可为电阻可变存储器单元。存储器单元可包含例如各种类型的电阻可变存储元件及/或开关元件。举例来说，单元可为相变随机存取存储器(PCRAM)单元或电阻随机存取存储器(RRAM)单元。
如本文所使用，存储元件是指存储器单元的可编程部分。举例来说，存储器组件110可为3D交叉点装置，其单元可包含其中存储元件与开关元件串联耦合的“堆叠”结构，并且其在本文中可称为3D相变材料及开关(PCMS)装置。3D-PCMS单元可包含例如与双端硫系开关元件(例如双向阈值开关(OTS))的串联耦合的双端硫系存储元件。在数个实施例中，存储器单元可为自选择存储器(SSM)单元，其中单个材料可同时充当存储元件及存储器元件。SSM单元可包含硫系合金；然而，实施例不限于此。
作为非限制性实例，存储器组件110的存储器单元可包含相变材料(例如，相变硫系合金)，例如铟(In)-锑(Sb)-碲(Te)(IST)材料(例如，In2Sb2Te5、In1Sb2Te4、In1Sb4Te7等)或锗(Ge)-锑(Sb)-碲(Te)(GST)材料(例如，Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7等)。如本文所使用的带连字符的化学成分符号指示包含在特定混合物或化合物中的元素，并且希望表示涉及所指示元素的所有化学计量比。其它存储器单元材料可包含GeTe、In-Se、Sb2Te3、GaSb、InSb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt以及各种其它材料。
如在图1所展示，根据本文描述的实施例，控制器108包含处理装置109及经配置以执行各种存储器管理操作的存储器管理组件111。在此实例中，存储器管理组件111包含相邻干扰管理组件113、漂移管理组件117及错误检测/校正组件115(例如，错误校正码(ECC)引擎)。存储器管理组件111还包含数个数据结构114。如本文所使用，“数据结构”指代用于组织及/或存储数据的格式，其实例包含表、阵列、文件、列表记录、队列、树等。如下面进一步描述，数据结构114可包含逻辑到物理(L2P)地址映射数据结构(例如，表)，其用于将逻辑受管理单元地址(MUA)地址映射到存储在存储器110及漂移表中的物理受管理单元(PMU)。在一些实例中，数据结构114可包含用于确定干扰增量的查找表，所述干扰增量用于依据对存储器单元的原位写入之间的时间使对应于与正被原位写入的存储器单元相邻的存储器单元的干扰计数递增。应注意，用于描述特定数据结构114的术语“表”及“列表”仅希望作为非限制性实例。
存储器管理组件111的各种组件113、114、115及117可为离散组件，例如专用集成电路(ASIC)，或所述组件可反映由不一定具有与控制器108的其它部分分离的离散物理形式的控制器108内的电路系统提供的功能性。尽管在图1中说明为存储器管理组件111内的组件，但组件113、114、115及117中的每一者或其部分可在存储器管理组件111的外部及/或控制器108的外部。举例来说，错误检测/校正组件115可包含位于控制器108上的数个错误校正编码电路及位于控制器108外部的数个错误校正编码电路。
图2说明根据本公开的数个实施例的与管理相邻者干扰(例如，热写入干扰)相关联的组件的实例。在图2中，管理单位地址(MUA)表220表示与映射物理存储器210相关联的逻辑地址到物理地址(L2P)数据结构。表220可为由控制器(例如，控制器108)维持的数据结构114中的一者，并且存储器210可表示存储器，例如，图1中所展示的存储器110。
在操作中，主机(例如，主机102)可使用逻辑寻址(例如，逻辑块寻址)来标识数据的逻辑区(例如，扇区)。作为实例，逻辑地址可对应于256字节、512字节、1,024字节等。逻辑地址(例如，逻辑块地址(LBA))可由控制器(例如，控制器108)组织成受管理单元(MU)，其可指代由控制器(例如，经由L2P表)管理的存储器的单位(例如，大小)。作为实例，逻辑MUA(LMUA)可对应于多个主机LBA，使得MU可对应于2KB、4KB、8KB等。MU的大小还可与相关联于被映射的存储器(例如，存储器210)的写入及/或读取大小相关。举例来说，MU可对应数个存储器单元，例如一群组电阻可变存储器单元(例如，物理MU(PMU))。举例来说，MU大小可为存储器的物理页大小的倍数、与存储器相关联的码字大小的倍数等。
如在图2中所展示，表220的MUA条目221-1到221-M可由LMUA索引，其中每一条目包含物理受管理单元地址(PMUA)，其指示(例如，指向)存储器210中对应PMU的位置。举例来说，如在图2中所展示，MUA条目221-1中的PMUA-1指向PMU 217-1，且MUA条目221-2中的PMUA-2指向PMU 217-2。在数个实施例中，存储在对应于PMU 217的单元群组中的数据可包含用户数据及/或奇偶校验数据以及各种元数据，其可包含当前映射到对应于PMU 217的PMUA的LMUA。
图2还说明可为数据结构114的漂移条目表(DET)225的实例。DET 225可包含漂移条目226，其可由MUA条目(例如，MUA条目221-1)中的漂移条目索引引用(例如，指向)，而PMU(例如，PMU 217-1)中对应于MUA条目221-1的数个存储器单元处于漂移中。在一些实例中，漂移尾可为DET 225中待从漂移中退出的下一个漂移条目，且漂移头可为DET 225中待写入的下一个漂移条目。
举例来说，当写入(例如，编程)电阻可变单元时，其电阻状态可在特定时间段(例如，漂移时间段)内改变(例如，漂移)，直到达到稳定电阻状态。举例来说，在漂移时间段期间读取的数据可能不可靠。
图2进一步说明例如DRAM缓冲器的漂移数据缓冲器(DDB)230的实例。DDB230中具有在漂移条目226中指定的地址的位置232可在同时存储相同数据的PMU 217-1中的数个单元处于漂移中的漂移时间段期间临时存储数据。举例来说，响应于指定对应于(例如，其索引)MUA条目221-1的LMUA的读取命令，存储器管理组件108可从读取MUA条目221-1中的漂移指示符确定PMU 217-1是否处于漂移中。
响应于确定PMU 217-1处于漂移中，存储器管理组件111可激活漂移管理组件117以执行漂移管理操作。举例来说，漂移管理组件117可响应于读取MUA条目221-1中引用漂移条目226的漂移条目索引而读取漂移条目226。漂移管理组件117可接着响应于从漂移条目226读取位置232的地址而从位置232读取数据。
只要确定PMU 217-1处于漂移中，就可从DDB 230而不是PMU 217-1读取数据。在对应于漂移周期的特定时间段之后，存储器管理组件111可设置漂移指示符以指示PMU 217-1不处于漂移中。存储器管理组件111接着可响应于从读取漂移指示符确定PMU 217-1不处于漂移中而从PMU 217-1读取数据。
图3说明根据本公开的数个实施例的可为MUA条目221且经配置用于干扰管理的MUA条目321的实例。举例来说，MUA条目321包含可存储可寻址PMU 217的PMUA的字段340。MUA条目321包含干扰计数器字段342、可存储例如旗标的漂移指示符的漂移指示符字段344及可存储可引用(例如，指向)DET 225中的漂移条目(例如，漂移条目226)的漂移条目索引字段346。
图4说明根据本公开的数个实施例的可为漂移条目226且经配置用于干扰管理的漂移条目426的实例。漂移条目426可包含LMUA字段450，其可存储可回指例如MUA条目221-1的MUA条目的LMUA，MUA条目221-1的漂移条目索引引用漂移条目426。举例来说，字段346中的漂移条目索引可引用漂移条目426，且字段450中的LMUA可为MUA条目321的LMUA。漂移条目426包含时间戳字段452，其可存储可为PMU 217中对应于字段450中的LMUA的数个存储器单元的上次被写入的时间的时间戳。举例来说，LMUA可对应于对应于PMU 217-1的MUA条目221-1，并且时间戳可为PMU 217-1中的存储器单元上次被写入的时间。漂移条目426可包含DDB地址字段454，其可存储DDB 230中的位置的DDB地址。
在其中字段450中的LMUA对应于MUA条目221-1的实例中，如果时间戳大于阈值漂移时间，意味着PMU 217-1中的存储器单元不再处于漂移中，那么漂移管理组件117可退出由MUA条目221-1引用的漂移条目(例如，漂移条目426)。举例来说，如果MUA条目221-1中的漂移指示符指向漂移尾(例如，漂移条目426是漂移尾)，那么漂移条目426为有效并且被退出，并且漂移尾递增到下一个漂移条目，借此释放漂移条目426及DDB 230中具有字段454中的DDB地址的位置以用于进一步写入。举例来说，漂移管理组件117可响应于退出漂移条目426在MUA条目221-1中设置漂移指示符以指示PMU 217-1不处于漂移中。如果MUA条目221-1中的漂移指示符不指向漂移尾(例如，漂移条目426不是漂移尾)，那么漂移条目426为无效(例如，过期)，并且MUA条目221-1中的漂移指示符保持不变。
在一些实例中，PMU 217-2中的数个存储器单元可与PMU 217-1中的数个存储器单元相邻。举例来说，PMU 217-2中的存储器单元可因对存储器单元PMU 217-1的原位写入而受到写入干扰。PMU 217-2中的存储器单元受到干扰的量可取决于对PMU 217-1中的存储器单元的写入的频率。举例来说，写入的频率越高，干扰就越大。例如，写入之间的时间间隔越小，频率越高，且干扰越大。在一些实例中，对应于PMU 217-2中的存储器单元的干扰计数可递增的计数增量可基于对PMU 217-1的存储器单元的连续写入之间的时间间隔(例如，频率)。在其中MUA 321是MUA 221-2的实例中，字段342中的干扰计数器的干扰计数可按基于对PMU 217-1的存储器单元的写入之间的时间间隔的计数增量(例如，干扰计数增量)递增。
图5是根据本公开的数个实施例的说明写入干扰与自对特定位置的上次写入以来的时间之间的关系的曲线的实例。举例来说，曲线560说明用于使对应于存储器单元(例如，PMU(例如，PMU 221-2)中的数个存储器单元)的干扰计数递增的量(例如，干扰计数增量)与连续写入时间间隔(例如，对相邻存储器单元(例如在相邻的PMU(例如，PMU221-1)中)的连续原位写入之间的时间)之间的关系。在一些实例中，曲线560可对应于指数衰减函数。然而，本公开不如此受限，并且干扰计数增量与写入之间的时间可为线性关系以及其它函数关系。在一些实例中，可依据可为数据结构114的查找表中的连续写入时间间隔(例如，由其索引)将干扰计数增量制成表格。如在图5中所展示，干扰计数增量随着连续写入时间间隔的增加(例如，降低写入频率)而减少。在一些实例中，连续的写入时间间隔可为存储器单元上次被写入的时间(例如，字段452中的时间戳)与存储器单元当前被写入的当前时间之间的时间差。
连续写入时间间隔可被划分为连续写入时间间隔的范围，其可称为箱(bin)。举例来说，在图5中，连续写入时间间隔562-1到562-4的范围可分别称为箱1到箱4。与对应于相应范围的开始处(例如，最低连续写入时间间隔)的连续写入时间间隔的相应干扰计数增量可为针对相应范围的相应干扰计数增量。举例来说，分别对应于数据符号564-1到564-4的离散干扰计数增量可分别针对范围562-1到562-4。在一些实例中，例如在范围的开始处(例如，在范围的最低连续写入时间间隔处)的干扰计数增量可依据可为数据结构114的查找表的范围制成表格。在实例中，如果写入之间的所确定时间位于特定范围内，例如范围562-3，那么干扰计数增量是针对所述范围的干扰计数增量，例如对应于数据点564-3的干扰计数。
可在存储器110中的存储器阵列可为3D交叉点存储器阵列，其可包含存储器单元平面的数个堆叠，例如先前描述的电阻可变单元。在每一平面中，可称为存储器单元的行的存储器单元的群组可共同耦合到可称为字线的存取线。每一平面还可包含可被称为存储器单元的列的存储器单元的群组，所述存储器单元的列可共同耦合到可被称为可耦合到感测放大器的数据线(例如，位线)的存取线。举例来说，列可与行交叉(例如，相交)。
在一些实例中，与侵害者单元相邻的相邻单元可为直接邻近于侵害者单元而没有任何中间单元的直接相邻者。举例来说，侵害者单元可在同一平面内或在不同平面中具有直接相邻者。
对相邻单元的干扰量取决于其与侵害者单元的空间关系。举例来说，对相邻单元的干扰可取决于来自侵害者单元的方向。举例来说，对沿位线的相邻单元的干扰可大于对沿字线的相邻单元的干扰。因此，对于写入之间的相同时间，针对沿位线的相邻单元的干扰计数增量可大于针对沿字线的相邻单元的干扰计数增量。因而，对于不同的空间关系，在干扰计数增量与写入之间的时间之间可存在不同函数关系。举例来说，对于每一空间关系，可存在干扰计数增量与写入之间的时间的不同查找表。干扰管理组件113可通过为特定空间关系选择函数关系(例如，查找表)来确定干扰计数增量，并且接着通过所选函数关系从写入之间的时间确定干扰计数增量。
图6是根据本公开的数个实施例的用于干扰管理的方法670的实例的流程图。举例来说，方法670可由干扰管理组件113执行。
在框671处，确定对存储器单元的写入之间的时间。举例来说，写入之间的时间可为当前正在写入存储器单元的当前时间与存储器单元上次被写入的时间之间的差。举例来说，存储器单元上次被写入的时间可为由对应于包含存储器单元的PMU的MUA条目引用的漂移条目中的时间戳。时间戳可被读取以确定存储器单元上次被写入的时间。在时间戳被读取之后，可将其更新为当前时间。
在一些实例中，当发生对已经处于漂移中的存储器单元的写入时，可读取由对应于包含存储器单元的PMU的MUA条目引用的DET 225中的当前DET条目，以确定存储器单元上次被写入的时间。举例来说，通过在DET 225中的新DET条目中写入更新时间戳，可在时间戳被读取之后将时间戳更新到当前时间。然后，可使当前DET条目无效，并且对应于包含存储器单元的PMU的MUA条目可被更新以引用新的DET条目。
在框672处，可使对应于相邻存储器单元的干扰计数按基于写入之间的时间的特定量递增。干扰计数增量可从特定量与写入之间的时间之间的关系来确定，例如从图5中的关系确定。举例来说，特定量可为干扰计数增量，例如对应于数据点564-3的干扰计数增量，数据点564-3对应于包含所确定的写入之间的时间的连续写入时间间隔的范围，例如范围562-3。在框673处，响应于干扰计数达到阈值计数而对相邻单元执行刷新操作。
图7是根据本公开的数个实施例的可包含写入干扰管理及漂移管理的方法775的实例的流程图。举例来说，方法775可至少部分由干扰管理组件113及漂移管理组件117执行。
在框776处，读取表220中对应于所接收写入命令中的LMUA的MUA条目，例如MUA条目221-1。在框777处，根据MUA条目中的漂移指示符将对应于MUA条目中的PMUA(例如，PMUA-1)的PMU(例如，PMU 217-1)中的数个存储器单元确定为处于漂移中。在框778处，从由MUA条目中的漂移条目索引引用的表225中的漂移条目(例如，漂移条目226)中的时间戳确定PMU上次被写入的时间。举例来说，可响应于确定PMU中的存储器单元处于漂移中读取时间戳。
在框779处，确定与写入命令相关联的当前时间与PMU上次被写入的时间之间的时间差。举例来说，时间差可为针对PMU中的数个单元的连续写入时间间隔，例如对PMU中的数个单元的连续写入之间的时间，并且可表示对PMU的写入的频率。
在框780处，例如作为干扰管理的一部分通过干扰管理组件113使表220中对应于包含数个相邻存储器单元的PMU(例如，PMU 217-2)的MUA条目中的干扰计数按基于时间差的干扰计数增量递增。举例来说，PMU 217-2中的相邻存储器单元可与PMU 217-1中的存储器单元相邻。在一些实例中，在使干扰计数递增之后，可例如通过漂移管理器117设置(例如，清除)MUA条目221-1中的漂移条目索引以指示漂移条目是无效的。另外，可设置漂移指示符以指示PMU 217-1中的存储器单元不处于漂移中。
如前面所论述，干扰计数增量可通过干扰计数增量与连续写入时间间隔之间的函数关系来确定。举例来说，干扰计数增量可对应于包含连续写入时间间隔的连续写入时间间隔的范围。在一些实例中，可基于PMU 217-1及PMU 217-2中的存储器单元之间的空间关系来选择函数关系。在框781处，响应于干扰计数达到阈值计数而对包含所述数个相邻存储器单元的PMU执行刷新操作。在一些实例中，可响应于执行刷新操作而复位对应于包含所述数个相邻存储器单元的PMU的干扰计数。
在一些实例中，写入命令中的数据被同时写入对应于与LMUA对应的MUA条目中的PMUA的PMU及DDB 230中的条目。举例来说，可在MUA条目221-1中的漂移条目索引被设置(例如，清除)以指示漂移条目是无效的之后并且在MUA条目221-1中的漂移指示符被设置为指示无漂移之后写入数据。
可设置漂移指示符MUA条目221-1以指示PMU 217-1中的单元处于漂移中，并且可设置MUA条目221-1中的漂移条目索引以指代下一个漂移条目(例如，在漂移条目226之后)。所述漂移条目中的时间戳字段可被设置为当前时间。然后，可将所述漂移条目中的DDB地址设置为DDB 230中的位置，并且可将写入命令中的数据同时写入到PMU 217-1及具有DDB地址的DDB 230中的位置。
图8是呈计算机系统883的形式的实例设备的框图，本公开的实施方案可在计算机系统883中操作。举例来说，计算机系统883可包含或利用存储器系统，例如图1的存储器系统104(例如，SSD、eMMC装置、UFS)。系统883也可为例如图1中所展示的计算系统100的系统。系统883可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器械、服务器、网络路由器、交换机或网桥或能够执行指定待由所述机器采取的动作的一组指令(循序或以其它方式)的任何机器。此外，虽然说明单个机器，但是术语“机器”也应被认为包含机器的任何集合，其个别地或共同地执行一组(或多组)指令以执行本文所论述的方法中的任一者或多者。
实例计算机系统883包含处理装置809、主存储器884(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器885(例如，快闪存储器、静态随机存取存储器(SRAM)等)及数据存储装置810，其经由总线886彼此通信。
处理装置809表示一或多个通用处理装置，例如微处理器、中央处理单元或类似者。更特定来说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或者是实施其它指令集的处理器，或者是实施指令集的组合的处理器。处理装置809也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似者。处理装置809经配置以执行用于执行本文所论述的操作及步骤的指令887。计算机系统883可进一步包含用于通过网络889进行通信的网络接口装置888。
数据存储装置810可包含干扰管理组件813，其可与干扰管理组件113类似(例如，相同)。数据存储装置810可包含机器可读存储媒体897(也称为计算机可读媒体)，其上存储体现本文所描述的各种方法或功能中的一或多者的一或多组指令887(例如，软件)。在由计算机系统883执行指令887期间，指令887也可全部或至少部分地驻留在主存储器884内及/或处理装置808内，主存储器884及处理装置808也构成机器可读存储媒体。机器可读存储媒体897、数据存储装置810及/或主存储器884可对应于图1的存储器系统104。
本公开还涉及用于执行本文的操作的设备。此设备可经特定构造用于预期目的，或者其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储媒体中，例如(但不限于)任何类型的磁盘，包含软盘、光盘、CD-ROM及磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适用于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
本文提出的算法及显示并非固有地与任何特定计算机或其它设备相关。各种通用系统可与根据本文的教示的程序一起使用，或者可证明构造更专用设备来执行所述方法是方便的。各种这些系统的结构将如下文描述中所阐述那样出现。另外，未参考任何特定编程语言来描述本公开。将了解，可使用各种编程语言来实施如本文所描述的本公开的教示。
本公开可被提供为计算机程序产品或软件，其可包含其上存储有指令的机器可读媒体，所述指令可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。
如本文所使用，“一(a)”或“一(an)”可指代某物中的一或多者，“数个”某物可指代此类事物中的一或多者。举例来说，数个存储器单元可是指一或多个存储器单元。“多个”某物意指两个或更多个。如本文所使用，同时执行多个动作是指动作在特定时段内至少部分重叠。如本文所使用，术语“耦合”可包含不与介入元件电耦合、直接耦合及/或直接连接(例如，通过直接物理接触)或与介入元件间接耦合及/或连接。术语“耦合”可进一步包含彼此合作或相互作用的两个或更多个元件(例如，呈因果关系)。
本公开的各种方法(例如图6及图7中描述的方法)可通过以硬件(例如，处理装置，例如处理器、控制电路系统、专用逻辑、可编程逻辑、集成电路等)及/或软件(例如，指令，其可包含固件，且其可由处理装置执行)及/或其组合的形式由处理逻辑来执行。
尽管本文已经说明及描述特定的实施例，但是所属领域的一般技术人员将了解，经计算以实现相同结果的布置可代替所展示的特定实施例。本公开希望涵盖本公开的数个实施例的调适或变化。应了解，上述描述已以说明性方式而非限制性方式进行。所属领域的一般技术人员在审阅上文描述之后将明白上文实施例的组合及未在本文中明确描述的其它实施例。本公开的数个实施例的范围包含使用上述结构及方法的其它应用。因此，应参考所附权利要求书以及此权利要求书所享有的等效物的全范围确定本公开的数个实施例的范围。
在前述具体实施方式中，出于简化本公开的目的，将一些特征群组在单个实施例中。本公开的此方法不应解释为反映本公开的所揭示实施例必须使用多于在每一权利要求中明确叙述的特征的意图。而是，如所附权利要求书反映，发明标的物存在于少于单个所揭示实施例的全部特征。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (20)

1.一种用于干扰管理方法，其包括：
确定对存储器单元的原位写入之间的时间；
使对应于相邻存储器单元的干扰计数按基于对所述存储器单元的所述原位写入之间的所述时间的特定量递增；及
响应于所述干扰计数达到阈值计数，对所述相邻单元执行刷新操作。
2.根据权利要求1所述的方法，其进一步包括使对应于所述相邻单元的所述干扰计数按取决于对所述存储器单元的写入之间的所述时间的不同特定量递增。
3.根据权利要求2所述的方法，其进一步包括：
响应于对所述存储器单元的所述原位写入之间的所述时间为第一值使对应于所述存储器单元的所述干扰计数按第一特定量递增；及
响应于对所述存储器单元的所述原位写入之间的所述时间为第二值使对应于所述存储器单元的所述干扰计数按第二特定量递增；
其中响应于所述第一值小于所述第二值，所述第一特定量大于所述第二特定量，且其中响应于所述第一值大于所述第二值，所述第一特定量小于所述第二特定量。
4.根据权利要求2所述的方法，其中对所述相邻单元执行所述刷新操作包括从所述相邻单元读取数据值并将从所述相邻单元读取的所述数据值重写回相邻存储器单元。
5.根据权利要求2所述的方法，其进一步包括响应于执行所述刷新操作而复位对应于所述相邻单元的所述干扰计数。
6.根据权利要求1所述的方法，其进一步包括通过存取由连续写入时间间隔索引的数据结构来确定所述特定量，所述连续写入时间间隔对应于不同相应干扰计数增量。
7.根据权利要求6所述的方法，其中随着所述对应连续写入时间间隔增加，所述相应干扰计数增量减少，且其中所述方法包含基于对所述存储器单元的所述原位写入之间的所述时间落入所述连续写入时间间隔中的哪一者中来选择所述特定干扰计数增量。
8.根据权利要求1所述的方法，其中使对应于所述相邻存储器单元的所述干扰值按基于对所述存储器单元的所述原位写入之间的所述时间的所述特定量递增进一步包括基于所述存储器单元与所述相邻存储器单元之间的空间关系来确定所述特定量。
9.根据权利要求1所述的方法，其中所述方法包含确定所述存储器单元当前是否处于漂移中。
10.根据权利要求9所述的方法，其进一步包括通过存取包括对应于当前处于漂移中的受管理单元的物理地址的条目的数据结构来确定所述存储器单元当前是否处于漂移中。
11.根据权利要求1所述的方法，其中使对应于所述相邻存储器单元的所述干扰计数按所述特定量递增包括使数据结构的条目中的干扰计数字段中的干扰计数递增，所述数据结构包括对应于所述相邻存储器单元的物理受管理单元的物理地址。
12.一种用于执行干扰管理的系统，其包括：
存储器组件，其包括数个物理受管理单元；
处理装置，其耦合到所述存储器组件并且经配置以：
响应于到特定物理受管理单元的接收写入命令，确定自所述特定物理受管理单元上次被写入以来的时间量；
使对应于相邻物理受管理单元的干扰计数按基于所述确定时间量的特定量递增；及
响应于所述干扰计数达到阈值计数，对所述相邻物理受管理单元执行刷新操作。
13.根据权利要求12所述的系统，其中所述处理装置经配置以：
基于当前时间与所述特定物理受管理单元上次被写入的时间之间的差异来确定自所述特定物理受管理单元上次被写入以来的所述时间量；及
基于所述当前时间与所述特定物理受管理单元上次被写入的所述时间之间的所述差异来确定所述特定物理受管理单元是否处于漂移中。
14.根据权利要求12所述的系统，其中所述系统包括存储器管理组件，所述存储器管理组件经配置以维持其条目对应于相应物理受管理单元的数据结构，其中每一条目包括：
物理地址，其对应于相应物理受管理单元；及
漂移指示符，其对应于所述相应物理受管理单元；且
其中所述处理装置经配置以基于所述漂移指示符确定所述特定物理受管理单元当前是否处于漂移中。
15.根据权利要求14所述的系统，其中所述数据结构的每一条目包括相应干扰计数字段，且其中所述处理装置经配置以使对应于所述相邻物理受管理单元的所述干扰计数按所述特定量递增。
16.根据权利要求14所述的系统，其中：
所述数据结构是第一数据结构；
所述存储器管理组件经配置以维持第二数据结构，所述第二数据结构的条目由所述第一数据结构中的相应条目中的索引引用；
所述处理装置经配置以从所述第二数据结构中的条目中的时间戳确定所述特定物理受管理单元上次被写入的所述时间，所述条目由对应于所述特定物理受管理单元的所述第一数据结构中的所述相应条目中的所述索引所引用；以及
所述第二数据结构中的所述条目仅在所述第一数据结构中的所述相应条目中的所述对应漂移指示符指示所述特定物理受管理单元处于漂移中时由所述第一数据结构中的所述相应条目中的所述索引引用。
17.根据权利要求16所述的系统，其中所述处理装置经配置以将数据写入所述特定物理受管理单元及所述第二数据结构中的所述条目中指定的缓冲器中的位置。
18.一种用于执行干扰管理的设备，其包括：
存储器组件；
控制器，其耦合到所述存储器组件并且经配置以：
确定对所述存储器组件中的存储器单元的连续原位写入之间的时间；
使对应于所述存储器组件中的相邻存储器单元的干扰计数按基于对所述存储器单元的所述连续原位写入之间的所述时间的特定量递增；及
响应于所述干扰计数达到阈值计数，对所述相邻单元执行刷新操作。
19.根据权利要求18所述的设备，其中：
连续写入时间间隔的相应范围对应于相应计数增量；及
所述控制器经配置以从对应于包括对应于连续写入之间的所确定时间的连续写入时间间隔的范围的所述相应计数增量确定所述特定量。
20.根据权利要求18所述的设备，其中所述特定量进一步基于所述存储器单元与所述相邻存储器单元之间的空间关系。
CN201980055628.2A 2018-08-23 2019-08-21 基于写入时间的干扰管理 Active CN112639979B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/110,758 2018-08-23
US16/110,758 US10586592B1 (en) 2018-08-23 2018-08-23 Disturb management based on write times
PCT/US2019/047460 WO2020041442A1 (en) 2018-08-23 2019-08-21 Disturb management based on write times

Publications (2)

Publication Number Publication Date
CN112639979A CN112639979A (zh) 2021-04-09
CN112639979B true CN112639979B (zh) 2022-04-19

Family

ID=69586458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980055628.2A Active CN112639979B (zh) 2018-08-23 2019-08-21 基于写入时间的干扰管理

Country Status (5)

Country Link
US (3) US10586592B1 (zh)
EP (1) EP3841582A4 (zh)
KR (1) KR102373852B1 (zh)
CN (1) CN112639979B (zh)
WO (1) WO2020041442A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123414B2 (en) * 2013-11-22 2015-09-01 Micron Technology, Inc. Memory systems and memory programming methods
US9336875B2 (en) 2013-12-16 2016-05-10 Micron Technology, Inc. Memory systems and memory programming methods
US10672486B2 (en) * 2018-08-21 2020-06-02 Micron Technology, Inc. Refreshing data stored at a memory component based on a memory component characteristic component
US11056166B2 (en) * 2019-07-17 2021-07-06 Micron Technology, Inc. Performing a refresh operation based on a characteristic of a memory sub-system
US11113002B2 (en) * 2019-10-25 2021-09-07 Seagate Technology Llc Command overlap checking in a data storage device
US11776611B2 (en) * 2021-08-03 2023-10-03 Micron Technology, Inc. Managing write disturb for units of a memory device using weighted write disturb counts
US11656940B2 (en) * 2021-08-13 2023-05-23 Micron Technology, Inc. Techniques for managing temporarily retired blocks of a memory system
US20240061614A1 (en) * 2022-08-18 2024-02-22 Micron Technology, Inc. Error detection and correction in a controller

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941176A (zh) * 2005-09-27 2007-04-04 三洋电机株式会社 存储器
JP2013004158A (ja) * 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2442488A1 (fr) * 1978-11-22 1980-06-20 Cii Honeywell Bull Dispositif d'extraction et re-ecriture de l'information pour une memoire a rafraichissement
US6931480B2 (en) * 2001-08-30 2005-08-16 Micron Technology, Inc. Method and apparatus for refreshing memory to preserve data integrity
US20090109755A1 (en) * 2007-10-24 2009-04-30 Mori Edan Neighbor block refresh for non-volatile memory
US8694718B2 (en) * 2008-12-30 2014-04-08 Micron Technology, Inc. Wear leveling for erasable memories
US8261136B2 (en) * 2009-06-29 2012-09-04 Sandisk Technologies Inc. Method and device for selectively refreshing a region of a memory of a data storage device
US8484410B2 (en) * 2010-04-12 2013-07-09 Intel Corporation Method to stagger self refreshes
TWI490869B (zh) * 2010-08-13 2015-07-01 Mstar Semiconductor Inc 應用於快閃記憶體的方法與相關的控制器
US9021227B2 (en) * 2011-06-22 2015-04-28 Intel Corporation Drift management in a phase change memory and switch (PCMS) memory device
US9257169B2 (en) * 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
US9104646B2 (en) 2012-12-12 2015-08-11 Rambus Inc. Memory disturbance recovery mechanism
US9202547B2 (en) 2013-03-15 2015-12-01 Intel Corporation Managing disturbance induced errors
US8861109B1 (en) * 2013-08-09 2014-10-14 Lsi Corporation Data processing system with adjacent track interference metric
US20150169406A1 (en) * 2013-12-16 2015-06-18 Sandisk Technologies Inc. Decoding techniques for a data storage device
US10055294B2 (en) 2014-01-09 2018-08-21 Sandisk Technologies Llc Selective copyback for on die buffered non-volatile memory
US10078546B2 (en) * 2014-10-24 2018-09-18 Micron Technology, Inc. Temperature related error management
CN107077883B (zh) 2014-11-25 2021-04-27 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
WO2016135955A1 (ja) 2015-02-27 2016-09-01 株式会社日立製作所 不揮発性メモリデバイス
US9349431B1 (en) * 2015-03-17 2016-05-24 Qualcomm Incorporated Systems and methods to refresh storage elements
CN107039059B (zh) 2016-02-01 2022-05-10 三星电子株式会社 存储器封装，包括其的存储器模块及存储器封装操作方法
US10481830B2 (en) 2016-07-25 2019-11-19 Sandisk Technologies Llc Selectively throttling host reads for read disturbs in non-volatile memory system
US10032500B2 (en) 2016-10-07 2018-07-24 Tc Lab, Inc. Memory disturb recovery scheme for cross-point memory arrays
KR20180060084A (ko) 2016-11-28 2018-06-07 삼성전자주식회사 반도체 메모리 장치의 스크러빙 컨트롤러, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941176A (zh) * 2005-09-27 2007-04-04 三洋电机株式会社 存储器
JP2013004158A (ja) * 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法

Also Published As

Publication number Publication date
US20200211645A1 (en) 2020-07-02
EP3841582A4 (en) 2022-05-11
US20210391007A1 (en) 2021-12-16
KR102373852B1 (ko) 2022-03-14
US11133061B2 (en) 2021-09-28
US11657872B2 (en) 2023-05-23
WO2020041442A1 (en) 2020-02-27
US20200066341A1 (en) 2020-02-27
US10586592B1 (en) 2020-03-10
EP3841582A1 (en) 2021-06-30
CN112639979A (zh) 2021-04-09
KR20210034682A (ko) 2021-03-30

Similar Documents

Publication Publication Date Title
CN112639979B (zh) 基于写入时间的干扰管理
US11556465B2 (en) Memory management
KR102569783B1 (ko) 비순차적 구역 네임스페이스들
KR20210001898A (ko) 존 네임스페이스에 대한 존 형성
US20160224247A1 (en) Memory system, including memory device capable of overwrite operation, and method of operating the memory system
KR102261817B1 (ko) 다수의 레이어들을 포함하는 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작방법
US10303617B2 (en) Storage device supporting byte accessible interface and block accessible interface and electronic system including the same
KR20210057193A (ko) 소계 기입 카운터에 기초한 하이브리드 웨어 레벨링 동작 수행
WO2020263322A1 (en) Hold of write commands in zoned namespaces
KR20210028729A (ko) 논리적 대 물리적 테이블 프래그먼트들
KR102268000B1 (ko) 버퍼 리셋 커맨드를 이용하는 메모리 관리
CN114730290A (zh) 将变化日志表移动至与分区对准
US11960753B2 (en) Solution for super device imbalance in ZNS SSD
US11966618B2 (en) Purposeful super device imbalance for ZNS SSD efficiency
US11537293B2 (en) Wear leveling methods for zoned namespace solid state drive
KR101146082B1 (ko) 비휘발성 메모리 저장 장치 및 비휘발성 메모리 저장 장치의 성능 향상 방법
CN114730250A (zh) 根据存储设备中的分区对读取命令加权
WO2023101719A1 (en) Full die recovery in zns ssd
KR102341698B1 (ko) 메모리 동작을 위한 전용 명령
US20240004566A1 (en) Memory system for managing namespace using write pointer and write count, memory controller, and method for operating memory system
TW202127262A (zh) 自適應損耗平衡方法及演算法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant