CN112602039A - 用于存储器子系统功率循环的功率管理组件 - Google Patents
用于存储器子系统功率循环的功率管理组件 Download PDFInfo
- Publication number
- CN112602039A CN112602039A CN201980055591.3A CN201980055591A CN112602039A CN 112602039 A CN112602039 A CN 112602039A CN 201980055591 A CN201980055591 A CN 201980055591A CN 112602039 A CN112602039 A CN 112602039A
- Authority
- CN
- China
- Prior art keywords
- regulators
- power management
- state
- memory subsystem
- management component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 192
- 230000001351 cycling effect Effects 0.000 title description 5
- 238000012544 monitoring process Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 26
- 230000004044 response Effects 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 15
- 239000007787 solid Substances 0.000 claims description 3
- 238000007726 management method Methods 0.000 description 62
- 238000012545 processing Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 5
- 238000013500 data storage Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013403 standard screening design Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000014616 translation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
Abstract
本发明提供一种存储器子系统,其包括功率管理组件,所述功率管理组件包括经配置以输出用于所述存储器子系统的相应操作电压的多个调节器。所述功率管理组件包含功率管理集成电路PMIC且经配置以:监测所述多个调节器的电压电平;且防止所述存储器子系统的事件发生直到确定一组所述多个调节器中的所述经监测电压电平已达到相应阈值电压电平为止。
Description
技术领域
本发明的实施例大体上涉及存储器子系统,且更具体来说,涉及用于存储器子系统功率循环的功率管理组件。
背景技术
存储器子系统可为存储系统,例如固态驱动器(SSD),且可包含存储数据的一或多个存储器组件。所述存储器组件可为例如非易失性存储器组件及易失性存储器组件。一般来说,主机系统可利用存储器子系统来将数据存储在所述存储器组件处及从所述存储器组件检索数据。
附图说明
将从下文给出的详细描述及从本发明的各个实施例的附图更加充分地理解本发明。
图1说明根据本发明的一些实施例的包含存储器子系统的实例计算环境。
图2说明根据本发明的一些实施例的功率管理组件的实例。
图3是根据本发明的一些实施例的用于监测存储器子系统的电压电平的实例方法的流程图。
图4是本发明的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本发明的方面涉及用于存储器子系统功率循环的功率管理组件。存储器子系统在后文中也称为“存储器装置”。存储器子系统的实例是存储系统,例如固态驱动器(SSD)。在一些实施例中,存储器子系统是混合存储器/存储子系统。一般来说,主机系统可利用包含一或多个存储器组件的存储器子系统。主机系统可提供待存储在存储器子系统处的数据且可请求待从存储器子系统检索的数据。
存储器子系统(例如,SSD)可包含功率管理组件,例如功率管理集成电路(PMIC)。功率管理组件可包含提供输出电压以对各种系统组件(例如控制电路系统、输入/输出(I/O)电路系统、阵列核心电路系统、外围组件等)供电的各种调节器。所述调节器可包含降压调节器、升压调节器及/或低压差(LDO)调节器,以及其它调节器类型。调节器输出电压可对应于存储器子系统的各种电压轨,例如I/O轨、供应轨、参考轨等。如本文中所使用,电压轨(或轨电压)可用于指代针对特定负载配置的电压调节器的输出电压。一些常见电压轨可包含1V,2.5V、3.3V及5V;然而,本发明的实施例不限于特定轨电压值。
在各种情况下,确保各种存储器子系统电压轨在某些存储器子系统事件之前,例如在允许存储器子系统的功率管理组件例如由于存储器子系统功率循环事件(例如,重启)而启动/重新启动之前达到特定阈值电压电平可能是有益的。例如,允许SSD的功率管理组件在允许轨电压泄放到足够低电平之前重启可具有例如损坏电路组件及/或启用内部泄漏路径的缺点,以及其它缺点。一些常规存储器子系统可在系统功率损失之后(例如,由于关机或其它原因)等待预定时间量然后允许功率管理组件重新启动,以便给予任何浮动电压轨用以进行泄放的时间。一些常规存储器子系统可使用泄放电阻器来辅助减少电压轨浮动,而一些常规存储器子系统可检查专用引脚(例如,在功率管理组件上)以确定特定电压轨是否已达到足够泄放电平。然而,使用泄放电阻器可能不足以确保在重启之前电压轨已达到足够低电平,且添加专用引脚的实施成本可能非常昂贵且可能将存储器子系统的印刷电路板面积增大到不可接受的大小。
相比之下,本发明的方面通过主动地监测对应于例如SSD的存储器子系统内的相应电压轨的功率管理组件输出电压来解决上述及其它缺陷。输出电压可来自相应调节器且可对应于不同电压轨。在各种实施例中,调节器输出电压电平可通过反馈到功率管理组件的控制组件(例如,定序器)来监测。控制组件可监测调节器电压,确定一组调节器电压何时满足相应阈值电压电平,且作为响应,允许存储器子系统事件发生。例如,在允许存储器子系统重启之前,控制组件可确认所有适用电压轨已达到其相应阈值电压电平。
图1说明根据本发明的一些实施例的包含存储器子系统104的实例计算环境100。主机系统102可为例如桌上型计算机、膝上型计算机、网络服务器、移动装置的计算装置,或包含存储器及处理装置的此计算装置。主机系统102可包含或经耦合到存储器子系统104使得主机系统102可从存储器子系统104读取数据或将数据写入到存储器子系统104。主机系统102可经由物理主机接口耦合到存储器子系统104。如本文中所使用,“耦合到”通常是指组件之间的连接,其可为间接通信连接或直接通信连接(例如,没有中介组件),无论是有线还是无线,包含例如电气、光学、磁性等连接。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连快速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI等。物理主机接口可用于在主机系统102与存储器子系统104之间传输数据。主机系统102可进一步利用NVM Express(NVMe)接口以当存储器子系统104通过PCIe接口与主机系统102耦合时存取存储器组件118-1到118-N。物理主机接口可提供用于在存储器子系统104与主机系统102之间传递控制、地址、数据及其它信号的接口。
存储器子系统104可包含例如存储器组件118-1到118-N的媒体。存储器组件118-1到118-N可为易失性存储器组件、非易失性存储器组件或其组合。在一些实施例中,存储器子系统104是存储系统。存储系统的实例是SSD。在一些实施例中,存储器子系统104是混合存储器/存储子系统。一般来说,计算环境100可包含使用存储器子系统104的主机系统102。例如,主机系统102可将数据写入到存储器子系统104及从存储器子系统104读取数据。
存储器组件118-1到118-N可包含不同类型的非易失性存储器组件及/或易失性存储器组件的各种组合。非易失性存储器组件的实例包含“与非”(NAND)型快闪存储器。存储器组件118-1到118-N中的每一者可包含例如单电平单元(SLC)或多电平单元(MLC)(例如,三电平单元(TLC)或四电平单元QLC))的存储器单元的一或多个阵列。在一些实施例中,特定存储器组件可包含存储器单元的SLC部分及MLC部分两者。所述存储器单元中的每一者可存储由主机系统102使用的一或多个数据位(例如,数据块)。尽管描述例如NAND型快闪存储器的非易失性存储器组件,但是存储器组件118-1到118-N可基于各种存储器技术及/或阵列架构。在一些实施例中,存储器组件118-1到118-N可为但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁随机存取存储器(MRAM)、“或非”(NOR)快闪存储器、电可擦可编程只读存储器(EEPROM),且可经布置为平面阵列、交叉点阵列、三维交叉点阵列等。
存储器系统控制器106可与存储器组件118-1到118-N进行通信以执行例如在存储器组件118-1到118-N处读取数据、写入数据或擦除数据的操作及其它此类操作。存储器系统控制器106可包含例如一或多个集成电路及/或离散组件、缓冲存储器或其组合的硬件。存储器系统控制器106可为微控制器、专用逻辑电路系统(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。存储器系统控制器106可包含经配置以执行存储在本地存储器116中的指令的处理装置(例如,处理器114)。存储器系统控制器106的本地存储器116包含经配置以存储用于执行控制存储器子系统104的操作的各种过程、操作、逻辑流程及例程的指令的嵌入式存储器,包含处置存储器子系统104与主机系统102之间的通信。在一些实施例中,本地存储器116可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器116还可包含用于存储微码的只读存储器(ROM)。
虽然图1中的实例存储器子系统104已被说明为包含存储器系统控制器106,但是在本发明的另一实施例中,存储器子系统104可不包含存储器系统控制器106,而是可依赖于外部控制(例如,由外部主机,或由与存储器子系统分离的处理器或控制器提供)。
一般来说,存储器系统控制器106可从主机系统102接收命令或操作且可将命令或操作转换成指令或适当命令以实现对存储器组件118-1到118-N的所期望存取。存储器系统控制器106可负责与存储器组件118-1到118-N相关联的其它操作,例如损耗均衡操作、废弃项目收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓冲存储操作及逻辑块地址与物理块地址之间的地址转译。存储器系统控制器106可进一步包含主机接口电路系统以经由物理主机接口(未展示)与主机系统102进行通信。主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器组件118-1到118-N并且将与存储器组件118-1到118-N相关联的响应转换成用于主机系统102的信息。
存储器子系统104还可包含未说明的额外电路系统或组件。例如,存储器组件118-1到118-N可包含存储器组件118-1到118-N可通过其与存储器系统控制器106及/或主机系统102进行通信的控制电路系统、地址电路系统(例如,行及列解码电路系统)及/或输入/输出(I/O)电路系统。作为实例,在一些实施例中,地址电路系统(可从存储器系统控制器106接收地址且对地址进行解码以存取存储器组件118-1到118-N。
在一些实施例中,存储器子系统104可例如从主机系统102接收事件信号(例如,重新启动信号)。事件信号请求存储器子系统104执行一或多个操作以启动所述事件(例如,重新启动)。例如,事件信号可为请求存储器子系统104执行一或多个操作以重新启动存储器子系统104的重新启动信号。响应于事件信号(例如,重新启动信号)的接收,存储器子系统104的一些组件,例如功率管理组件108,可经配置以在执行所述事件(例如,重新启动)的(若干)操作之前确定是否满足事件要求以避免可能起因于在不满足事件要求的情况下发生所述事件所致的任何非期望问题。事件要求可指定在允许所述事件发生之前存储器子系统104的每一组件及/或功率管理组件108要满足的阈值电压电平。本发明的实施例不限于与存储器子系统104的重新启动相关联的事件信号。例如,事件信号可对应于其它事件,其可包含计算环境100的各种其它组件的功率循环事件(例如,关机及/或重新启动)及/或与系统及/或其组件的状态改变相关联的事件。
功率管理组件108可改变操作状态。实例状态可包含但不限于活动状态及降低功率状态。可响应于在功率管理组件108处从主机系统102接收的重新启动信号而进入活动状态。降低功率状态可包含睡眠状态、待机状态及/或关闭状态,以及其它类型的操作状态,其中存储器子系统104的功率管理组件108经配置以输出比与活动状态的操作相关联的电压低的电压。事件可改变功率管理组件108的操作状态。例如,存储器子系统104的重新启动可包含将存储器子系统104从降低功率状态改变成活动状态。
存储器子系统104包含功率管理组件108。在一些实施例中,功率管理组件108及/或功率管理组件108的功能是主机系统102、应用程序或操作系统的部分。
功率管理组件108可进一步包含控制组件110、反馈电路系统109及调节器112-1到112-M。可由控制组件110监测调节器112-1到112-M的电压电平。在各种实施例中,功率管理组件108可包含可在其内集成控制组件110的功率管理集成电路(PMIC)(图1中未展示)。如下文结合图2所描述,在一些实施例中,调节器112-1到112-M的一部分可位于功率管理组件108的PMIC内部,而调节器112-1到112-M的另一部分可位于功率管理组件108的PMIC外部。然而,实施例不限于此。例如,所有调节器112-1到112-M可位于PMIC内部或PMIC外部。
存储器子系统104可在各种模式下操作,例如加电/断电、操作、睡眠、待机等。调节器的经监测阈值电压电平可基于不同模式进行编程(例如,由控制器编程)。
可包含与软件及/或固件组合的硬件的控制组件110可经配置以通过比较调节器112-1到112-M的输出电压与相应阈值电压来监测调节器112-1到112-M的电压电平。例如,阈值电压电平可代表足够低(或高)以便避免对存储器子系统组件的不利影响的电压电平,输出电压响应于存储器子系统的事件(例如,重新启动)的发生而提供到(例如,由于残留电压)所述存储器子系统组件。
控制组件110可进一步经配置以基于功率管理组件108的操作状态改变而调整调节器112-1到112-M的输出电压。例如,响应于将功率管理组件108从降低功率状态置于重新启动状态(例如,活动状态)的存储器子系统104的重新启动,控制组件110可将调节器112-1到112-M的输出电压调整为对应于重新启动状态的相应电压电平。
在一些实施例中,调节器112-1到112-M可经配置以将输出电压(例如,操作电压)提供到存储器子系统104的各种组件。如本文中所描述,输出电压可对应于经提供以对各种系统组件(例如控制电路系统、输入/输出(I/O)电路系统、阵列核心电路系统、外围组件等)供电的存储器子系统的各种电压轨,例如I/O轨、供应轨、参考轨等。例如,调节器112-1到112-M的输出电压可对应于SSD中使用的相应供应电压轨。
反馈电路系统109可经耦合到调节器112-1到112-M及控制组件110。在一些实施例中,反馈电路系统109可经配置以接收调节器112-1到112-M的输出电压作为相应输入且将反馈信号提供到控制组件110。反馈信号可指示相应输出电压是否已达到特定阈值电压电平。如结合图2进一步描述,反馈电路系统109可包含比较器,所述比较器经配置以基于对应的相应调节器输出电压与相应参考电压的比较而将相应反馈信号提供到控制组件110。
功率管理组件108可经配置以使用控制组件110来监测相应反馈信号,且基于功率管理组件108的操作状态改变及/或例如存储器子系统104的重新启动的事件的发生而控制调节器112-1到112-M的输出电压的调整。例如,当功率管理组件108基于相应反馈信号而确定满足重启要求(例如,经监测电压均已达到相应阈值电压电平)时,功率管理组件108可允许存储器子系统104的重新启动及/或将对应于数个调节器112-1到112-M的输出电压调整为对应于重新启动状态(例如,活动状态)的电压电平。换句话说,例如,当功率管理组件108确定不满足重启要求(例如,一或多个经监测电压尚未达到阈值电压电平)时,功率管理组件108可防止存储器子系统104的重新启动及/或延迟将输出电压调整为对应于重新启动状态的电压电平。如本文中所使用,重启要求可用于指代在重启例如存储器子系统104的存储器子系统之前需要满足的要求。下文描述关于功率管理组件108的操作的进一步细节。
图2说明根据本发明的一些实施例的功率管理组件208的实例。功率管理组件208可包含PMIC 211及调节器212-X到212-Y。PMIC 211可包含控制组件210及电压转换器224。电压转换器224可包含调节器212-1到212-N,及例如说明为比较器225-1到225-N与比较器225-X及225-Y的反馈电路系统。调节器212-1到212-N可位于PMIC211内部且调节器212-X到212-Y可位于PMIC 211外部,如图2中所展示。在一些实施例中,外部调节器212-X到212-Y可经由相应通用输入输出(GPIO)引脚及/或线耦合到PMIC 211。内部调节器212-1到212-N及外部调节器212-X到212-Y可统称为调节器212。
例如,PMIC 211及/或外部调节器212-X到212-Y可由输入电压220(例如,VDD)供电,所述输入电压220可为例如由主机提供的主电源。输入电压220可由存储器子系统(例如,图1中所说明的存储器子系统104)或由耦合到其的电子装置生成。
PMIC 211经由电压转换器224可使用调节器212-1到212-N来将经接收输入电压220转换成多个输出电压228-1到228-N。PMIC 211经由电压转换器224可使用调节器212-X到212-Y来将经接收输入电压220转换成多个输出电压228-X到228-Y。输出电压228-1到228-N及输出电压228-X到228-Y可统称为输出电压228。
调节器212可经配置以生成相应输出电压228,所述相应输出电压228可经提供到存储器子系统的相应组件,例如存储器系统控制器106、处理器114、本地存储器116及存储器组件118-1到118-N及/或与其相关联的各种电路系统(例如,I/O电路系统、地址电路系统、控制电路系统等)。调节器212可包含低压差(LDO)调节器、降压-升压转换器、降压调节器、升压调节器或其组合,但是实施例不限于此。
作为实例,LDO调节器可为线性电压调节器,其以可调节降压-升压转换器的输出电压以输出输出电压228中的一者的非常小的输入-输出差分电压操作。可基于存储器子系统中使用的输出电压228而提供多个LDO调节器。
降压-升压转换器可检测输入电压220且可在输入电压220高于来自降压-升压转换器的输出电压时在降压模式下操作。当经检测输入电压220低于来自降压-升压转换器的输出电压时,降压-升压转换器可在升压模式下操作。降压-升压转换器可有助于输出恒定电压。
降压调节器可为可通过降低输入电压220来生成预定输出电压的降压型直流(DC)/DC转换器。降压调节器可使用在某个周期中接通/关断的切换装置且可具有其中在接通开关时输入电源(例如,输入电压220)经连接到电路且在关断开关时输入电源未经连接到电路的结构。降压调节器可通过经由电感器-电容器(LC)滤波器对具有脉冲形状的以这种方式周期性地与电路连接或断接的电压平均化来输出DC电压。降压调节器可使用通过周期性地对DC电压进行斩波来对脉冲电压进行平均化使得降压调节器的输出电压可具有小于降压调节器的输入电压220的电压来生成输出电压的原理。
升压调节器可为升压型DC/DC转换器。在升压调节器中,当接通开关时,输入电压220可经连接到电感器的两个端子以形成充电电流。当关断开关时,充电电流可经传送到负载。因此,升压调节器的输出端子的电流量可小于升压调节器的输入端子的电流量。因为不存在由于升压调节器的操作原理所致的损失,所以基于“输入电流*输入电压=输出电流*输出电压”关系,升压调节器的输出电压可高于升压调节器的输入电压220。
调节器212可经耦合到泄放电阻器。泄放电阻器可经耦合(例如,并联)到被提供调节器输出电压的负载。泄放电阻器可用于在调节器212与调节器的相应输出被提供到的组件(例如,负载)之间的导线上释放(例如,泄放)电压。尽管图2中未展示,但是在一些实施例中,调节器212除耦合到其相应负载之外还可进一步耦合到输出滤波器电路系统。因此,输出电压228可为其电压利用相应输出滤波器电路系统进行滤波的经滤波信号。
控制组件210可经配置以基于由比较器提供的信号而监测调节器212的电压电平。在一些实施例中,可以各种方式使用经监测电压电平。例如,经监测电压电平可用于控制输出电压228。在另一实例中,经监测电压电平可用于基于经监测电压电平与相应阈值电压电平之间的比较而控制存储器子系统的事件(例如,重新启动)的发生。相应阈值电压电平可为比较器225-1到225-N的参考电压(例如,VREF1到VREFN)及/或比较器225-X到225-Y的参考电压(例如,VREFX到VREFY)。如本文中所描述,例如,阈值电压电平可代表足够低以便避免对存储器子系统组件的不利影响的电压电平,输出电压响应于存储器子系统的事件(例如,重新启动)的发生而提供到(例如,由于残留电压)所述存储器子系统组件。耦合到内部调节器212-1到212-N的比较器225-1到225-N及耦合到外部调节器212-X到212-Y的比较器225-X到225-Y可统称为比较器225。
比较器225可经配置以从调节器212中的相应者接收输出电压(例如,输出电压228中的一者)且比较经接收输出电压与参考电压VREF1到VREFN及/或VREFX到VREFY中的相应者。例如,比较器225-1可从调节器212-1接收输出电压228-1且比较输出电压228-1与参考电压VREF1。所述比较包含确定经接收输出电压是否已达到相应参考电压。
在一些实施例中,比较器225中的至少两者可具有与其相关联的不同相应参考电压。例如,参考电压VREF1的电压电平可与参考电压VREFN的电压电平不同。因而,可比较输出电压228-1到228-N中的至少一些与不同阈值电压电平。
可将比较结果以信号(例如,信号227-1到227-N及/或信号227-X到227-Y)的形式提供到控制组件210。可由比较器225提供的信号227-1到227-N及/或227-X到227-Y本质上可为二进制的且可指示相应监测输出电压是否已达到阈值电压电平。例如,信号可表示二进制逻辑值(例如,逻辑“1”或“0”),其中一个二进制值指示输出电压已达到参考电压且另一二进制值指示输出电压尚未达到参考电压。
在一些实施例中,控制组件210可经配置以基于比较而确定是调整还是延迟调整输出电压228。例如,控制组件210可经配置以当相应信号227-1到227-N及/或227-X到227-Y指示一组调节器212的输出电压已达到相应参考电压电平时增大输出电压228。在另一实例中,控制组件210可经配置以当相应信号227-1到227-N及/或227-X到227-Y指示所述一组调节器212的输出电压尚未达到相应参考电压电平时延迟增大输出电压228。所述一组调节器212可为调节器212的一部分及/或全部。如图2中所展示,控制组件210可经由相应控制信号226-X到226-Y控制外部调节器212-X到212-Y。
在一些实施例中,控制组件210可经配置以基于比较而确定是允许还是防止存储器子系统的事件(例如,重新启动)。例如,控制组件210可经配置以当相应信号227-1到227-N及/或227-X到227-Y指示输出电压228经确定为已达到相应参考电压电平时允许存储器子系统的重新启动。在另一实例中,控制组件210可经配置以当相应信号227-1到227-N及/或227-X到227-Y指示输出电压228中的至少一者尚未达到相应参考电压电平时防止存储器子系统的重新启动。
在一些实施例中,控制组件210可经配置以基于由比较器225提供的信号而允许功率管理组件208的操作状态的改变。例如,当经接收信号227-1到227-N及/或227-X到227-Y中的一或多者指示输出电压尚未达到相应参考电压时,控制组件210可防止存储器子系统的重新启动。可防止存储器子系统重新启动直到一组经接收信号227-1到227-N及/或227-X及227-Y指示输出电压228已达到相应参考电压VREF1到VREFN及/或VREFX到VREFY为止。换句话说,当经接收信号227-1到227-N及/或227-X到227-Y指示输出电压228已达到相应参考电压VREF1到VREFN及/或VREFX到VREFY时,控制组件210可允许存储器子系统的重启。所述一组经接收信号227-1到227-N及/或227-X及227-Y可包含所有经接收信号227-1到227-N与227-X及227-Y。例如,可防止存储器子系统重新启动直到所有经接收到信号227-1到227-N及/或227-X及227-Y相应地指示为止。
在一些实施例中,经监测输出电压电平可为可编程值。例如,控制组件210可经配置以对调节器212的相应参考电压进行编程。在一些实施例中,可取决于功率管理组件208的操作状态将参考电压编程为不同值。例如,当功率管理组件208被置于活动状态时,可将特定参考电压编程为低于当功率管理组件208处于降低功率状态时特定参考电压被编程为的电压。
图3是根据本发明的一些实施例的用于监测存储器子系统的电压电平的实例方法330的流程图。方法330可由处理逻辑来执行,所述处理逻辑可包含硬件(例如,处理装置、电路系统、专用逻辑、可编程逻辑、微码、集成电路等)、软件(例如,由处理装置执行的指令)或组合。在一些实施例中,方法330可由功率管理组件(例如图1的功率管理组件108或图2的功率管理组件208的)执行。尽管以特定序列或顺序展示,但是除非另外指定,否则可修改方法330的过程的顺序。因此,所说明实施例应仅被理解为实例,且所说明过程可以不同顺序执行,且一些过程可并行地执行。另外,在各个实施例中可省略一或多个过程。因此,并非在每个实施例中都需要所有过程。其它过程流程也是可能的。
在框332处,功率管理组件监测耦合到功率管理组件的一或多个调节器的电压电平。至少一些调节器可经配置以基于功率管理组件的不同相应操作状态而输出不同电压,如结合图1所描述。功率管理组件可使用提供到控制组件的反馈电路系统来独立地监测存储器子系统的相应电压轨的泄放电压电平。存储器子系统、功率管理组件、调节器、反馈电路系统及控制组件可分别类似于本文在图1中所说明的存储器子系统104、功率管理组件108、调节器112-1到112-M、反馈电路系统109及控制组件110。
在一些实施例中,可通过使用控制组件来对阈值电压电平进行编程。例如,控制组件可基于预定及/或用户定义值为不同相应操作状态设置相应阈值电压电平。
在框334处,功率管理组件响应于确定调节器的一或多个输出电压已达到对应于当前操作状态的相应阈值电压电平而允许功率管理组件的操作状态改变。如本文中所描述,可将功率管理组件置于活动状态及降低功率状态中的一者。降低功率状态可包含睡眠状态、待机状态及/或关闭状态,以及其它状态。例如,在当前操作状态是睡眠状态时,允许功率管理组件的操作状态改变可包含允许功率管理组件退出睡眠状态。
在框336处,功率管理组件响应于确定调节器的一或多个输出电压尚未达到对应于当前操作状态的相应阈值电压电平而防止功率管理组件的操作状态改变。在当前操作状态是降低功率状态时,操作状态改变可为从降低功率状态到活动状态的改变。因此,功率管理组件可响应于确定调节器的输出电压尚未达到对应于降低功率状态的相应阈值电平而防止调节器输出对应于活动状态的增大的电压。
图4说明计算机系统440的实例机器,可在所述计算机系统440内执行用于致使所述机器执行本文中所论述的任何一或多种方法的一组指令。在一些实施例中,计算机系统440可对应于主机系统(例如,图1的主机系统102),所述主机系统包含、经耦合到及/或利用存储器子系统(例如,图1的存储器子系统104)。计算机系统440可用于对操作系统执行存储器系统控制器106及/或处理器114的操作以执行对应于图1的功率管理组件108的操作。在替代实施例中,所述机器可经连接(例如,经联网)到LAN、内联网、外联网及/或因特网中的其它机器。所述机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作,在对等(或分布式)网络环境中作为对等计算机操作,或在云计算基础结构或环境中作为服务器或客户端机器操作。
所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设施、服务器、网络路由器、交换机或网桥,或能够执行指定将由那个机器采取的动作的一组指令(循序指令或其它指令)的机器。此外,虽然说明单个机器,但是术语“机器”也应被理解为包含个别地或共同地执行一组(或多组)指令以执行本文中所论述的任何一或多种方法的机器的任何集合。
实例计算机系统440包含经由总线447彼此通信的处理装置442、主存储器444、静态存储器448及数据存储系统450。在一些实施例中,主存储器444可为只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)(例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)),以及其它可能性。在一些实施例中,静态存储器448可为快闪存储器、静态随机存取存储器(SRAM),以及其它可能性。数据存储系统450可对应于图1的存储器子系统104。
处理装置442可表示一或多个通用处理装置,例如微处理器、中央处理单元等。更特定来说,所述处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器,或实施其它指令集的处理器,或实施指令集的组合的处理器。处理装置442也可为一或多个专用处理装置,例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置442经配置以执行指令443以执行本文中所论述的操作。计算机系统440可进一步包含网络接口装置445以通过网络446进行通信。
数据存储系统450可包含在其上存储有体现本文中所描述的任何一或多种方法或功能的一或多组指令443或软件的机器可读存储媒体449(也被称为计算机可读媒体)。指令443在由计算机系统440执行期间也可完全地或至少部分地驻留在主存储器444内及/或处理装置442内。主存储器444及处理装置442也促成机器可读存储媒体。机器可读存储媒体449、数据存储系统450及/或主存储器444可对应于图1的存储器子系统104。
在一些实施例中,指令443可包含用于实施对应于功率管理组件的功能的指令。功能可尤其例如分别对应于图1及图2的功率管理组件108或208的功能。虽然机器可读存储媒体449在实例实施例中被展示为单个媒体,但是术语“机器可读存储媒体”应被理解为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”也应被理解为包含能够存储或编码供机器执行且可致使机器执行本发明的任何一或多种方法的一组指令的任何媒体。因此,术语“机器可读存储媒体”应被理解为包含但不限于固态存储器、光学媒体及磁性媒体。
已根据对计算机存储器内的数据值(位)的操作的算法及符号表示来呈现前文详细描述的一些部分。这些算法描述及表示是数据处理领域的技术人员用来最有效地向所属领域的其它技术人员传达其工作实质的方式。算法在此被认为且通常被认为是导向所期望结果的自洽操作序列。所述操作是需要对物理量进行物理操纵的操作。通常,尽管并非必需的,但是这些量采取能够被存储、组合、比较及以其它方式操纵的电信号或磁性信号的形式。已证明,有时主要出于通用用法的原因,将这些信号称为位、值、元素、符号、字符、项、数字等是方便的。
然而,应记住,所有这些及类似术语应与适当物理量相关联且仅仅是应用于这些量的方便标签。本发明可涉及计算机系统或类似电子计算装置的动作及过程,所述计算机系统或类似电子计算装置将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据操纵及变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
本发明还涉及用于执行本文中的操作的设备。这个设备可经专门构造用于预期目的,或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可经存储在计算机可读存储媒体中,例如但不限于任何类型的磁盘,包含软盘、光盘、CD-ROM及磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、或适于存储电子指令的任何类型的媒体,其各自经耦合到计算机系统总线。
本文中所提出的算法及显示不固有地与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用,或可证明构造更专用设备来执行所述方法是方便的。各种这些系统的结构将如在本文描述中所阐述那样出现。另外,未参考任何特定编程语言来描述本发明。将明白,可使用各种编程语言来实施如本文中所描述的本发明的教示。
本发明可被提供为计算机程序产品或软件,所述计算机程序产品或软件可包含其上存储有指令的机器可读媒体,所述指令可用于对计算机系统(或其它电子装置)进行编程以执行根据本发明的过程。机器可读媒体包含用于以机器可读的形式存储信息的任何机构。在一些实施例中,机器可读(例如,计算机可读)媒体包含机器(例如,计算机)可读存储媒体,例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中,本发明的实施例已参考其特定实例实施例进行描述。将显而易见的是,在不脱离如所附权利要求书中所阐述的本发明的实施例的更广泛精神及范围的情况下,可对本发明进行各种修改。因此,说明书及附图应被认为是说明性而非限制性的。
Claims (20)
1.一种存储器子系统,其包括:
功率管理组件,其包括经配置以输出用于所述存储器子系统的相应操作电压的多个调节器,其中所述功率管理组件包括功率管理集成电路PMIC;
所述功率管理组件经配置以:
监测所述多个调节器的电压电平;且
防止所述存储器子系统的事件发生直到确定一组所述多个调节器中的所述经监测电压电平已达到相应阈值电压电平为止。
2.根据权利要求1所述的存储器子系统,其中所述功率管理组件经配置以响应于确定确定所述多个调节器的所述一组所述经监测电压电平已达到所述相应阈值电压电平而允许所述事件发生。
3.根据权利要求1到2中任一权利要求所述的存储器子系统,其中对应于所述一组所述多个调节器的所述经监测电压电平的所述阈值电压电平包括至少两个不同的相应阈值电压电平。
4.根据权利要求1到2中任一权利要求所述的存储器子系统,其中所述存储器子系统的所述事件是所述存储器子系统的重新启动。
5.根据权利要求1到2中任一权利要求所述的存储器子系统,其中所述多个调节器的一部分位于所述PMIC内部,而所述多个调节器的另一部分位于所述PMIC外部。
6.根据权利要求1到2中任一权利要求所述的存储器子系统,其中所述功率管理组件包括控制组件,所述控制组件经配置以通过比较所述多个调节器的输出电压与所述相应阈值电压来监测所述多个调节器的所述电压电平。
7.根据权利要求1到2中任一权利要求所述的存储器子系统,其中所述一组所述多个调节器包括所有所述多个调节器。
8.一种功率管理组件,其包括:
多个调节器;及
反馈电路系统,其经耦合到所述多个调节器及控制组件;
其中所述反馈电路系统经配置以:
接收所述多个调节器的输出电压作为相应输入;且
将反馈信号提供到所述控制组件,其中所述反馈信号指示所述相应输出电压是否已达到对应于操作状态的相应阈值电压电平;且
其中所述控制组件经配置以:
监测所述相应反馈信号;且
响应于确定所述相应输出电压已达到对应于所述操作状态的所述相应阈值电压电平而调整所述多个调节器的所述输出电压。
9.根据权利要求8所述的功率管理组件,其中所述反馈电路系统包括比较器,所述比较器经配置以基于所述对应的相应调节器输出电压与相应参考电压的比较而将相应反馈信号提供到所述控制组件。
10.根据权利要求8所述的功率管理组件,其中对应于所述操作状态的所述相应阈值电压电平是可基于所述操作状态调整的可编程值。
11.根据权利要求9到10中任一权利要求所述的功率管理组件,其中所述操作状态是降低功率状态,且其中所述控制组件经配置以:
将数个所述多个调节器置于所述降低功率状态;
延迟将对应于所述数个所述多个调节器的所述输出电压调整为对应于不同操作状态的电压电平直到确定所述相应输出电压已达到对应于所述降低功率状态的所述相应阈值电压电平为止。
12.根据权利要求11所述的功率管理组件,其中:
所述降低功率状态是睡眠状态、待机状态及关闭状态中的一者;且
所述不同操作状态是活动状态。
13.根据权利要求12所述的功率管理组件,其中所述活动状态是响应于在所述功率管理组件处从主机接收的重新启动信号的重新启动状态。
14.根据权利要求9到10中任一权利要求所述的功率管理组件,其中所述多个调节器的所述输出电压对应于固态驱动器中使用的相应供应电压轨。
15.根据权利要求9到10中任一权利要求所述的功率管理组件,其中所述多个调节器包括低压差LDO调节器、降压-升压转换器、降压调节器、升压调节器或其组合。
16.一种方法,其包括:
监测功率管理集成电路PMIC的多个调节器中的每一者的电压电平,其中所述多个调节器经配置以基于所述PMIC的不同相应操作状态而输出不同电压;及
基于所述PMIC的当前操作状态:
响应于确定所述多个调节器的所述输出电压已达到对应于所述当前操作状态的相应阈值电压电平,允许所述PMIC的操作状态改变;且
响应于确定所述多个调节器的所述输出电压尚未达到对应于所述当前操作状态的所述相应阈值电压电平,防止所述PMIC的所述操作状态改变。
17.根据权利要求16所述的方法,其中所述当前操作状态是降低功率状态,其中所述操作状态改变是从所述降低功率状态到活动状态的改变,且其中所述方法包括:
响应于确定所述多个调节器的所述输出电压已达到对应于所述降低功率状态的相应阈值电压电平,允许所述多个调节器输出对应于所述活动状态的增大的电压;及
响应于确定所述多个调节器的所述输出电压尚未达到对应于所述降低功率状态的所述相应阈值电压电平,防止所述多个调节器输出对应于所述活动状态的所述增大的电压。
18.根据权利要求16到17中任一权利要求所述的方法,其中监测所述PMIC的所述多个调节器中的每一者的电压电平包括使用提供到控制组件的反馈电路系统来独立地监测存储器子系统的相应多个电压轨中的每一者的泄放电压电平。
19.根据权利要求18所述的方法,其中所述方法包括使用所述控制组件来为所述不同相应操作状态设置所述相应阈值电压电平。
20.根据权利要求18所述的方法,其中所述当前状态是睡眠状态,且其中允许所述PMIC的所述操作状态改变包括允许所述PMIC退出所述睡眠状态。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/112,442 US10803909B2 (en) | 2018-08-24 | 2018-08-24 | Power management component for memory sub system power cycling |
US16/112,442 | 2018-08-24 | ||
PCT/US2019/042377 WO2020040909A1 (en) | 2018-08-24 | 2019-07-18 | Power management component for memory sub-system power cycling |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112602039A true CN112602039A (zh) | 2021-04-02 |
CN112602039B CN112602039B (zh) | 2024-07-09 |
Family
ID=
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080309393A1 (en) * | 2003-07-31 | 2008-12-18 | Actel Corporation | Clock-generator architecture for a programmable-logic-based system on a chip |
US20090085619A1 (en) * | 2007-10-01 | 2009-04-02 | Silicon Laboratories Inc. | Power supply voltage monitors |
US20110022859A1 (en) * | 2009-07-22 | 2011-01-27 | More Grant M | Power management apparatus and methods |
US20140203866A1 (en) * | 2013-01-24 | 2014-07-24 | Samaksh Sinha | Power supply for integrated circuit |
CN107039081A (zh) * | 2016-01-11 | 2017-08-11 | 桑迪士克科技有限责任公司 | 快速设置低压降调节器 |
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080309393A1 (en) * | 2003-07-31 | 2008-12-18 | Actel Corporation | Clock-generator architecture for a programmable-logic-based system on a chip |
US20090085619A1 (en) * | 2007-10-01 | 2009-04-02 | Silicon Laboratories Inc. | Power supply voltage monitors |
US20110022859A1 (en) * | 2009-07-22 | 2011-01-27 | More Grant M | Power management apparatus and methods |
US20140203866A1 (en) * | 2013-01-24 | 2014-07-24 | Samaksh Sinha | Power supply for integrated circuit |
CN107039081A (zh) * | 2016-01-11 | 2017-08-11 | 桑迪士克科技有限责任公司 | 快速设置低压降调节器 |
Also Published As
Publication number | Publication date |
---|---|
US10803909B2 (en) | 2020-10-13 |
US11430489B2 (en) | 2022-08-30 |
EP3841449A4 (en) | 2022-05-18 |
US20240127867A1 (en) | 2024-04-18 |
US20200066310A1 (en) | 2020-02-27 |
WO2020040909A1 (en) | 2020-02-27 |
KR102628764B1 (ko) | 2024-01-24 |
EP3841449A1 (en) | 2021-06-30 |
US20200411069A1 (en) | 2020-12-31 |
KR20210036415A (ko) | 2021-04-02 |
US11830568B2 (en) | 2023-11-28 |
US20220415368A1 (en) | 2022-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11614872B2 (en) | Power management integrated circuit (PMIC) master/slave functionality | |
US11830568B2 (en) | Power management component for memory sub-system power cycling | |
CN112639971B (zh) | 耦合到电压调节器的电容式电压分压器 | |
CN112639672B (zh) | 用于功率管理的电容性电压修改器 | |
US11293962B2 (en) | Capacitive voltage divider for monitoring multiple memory components | |
US10803963B2 (en) | Capacitive voltage divider for power management | |
WO2021034621A1 (en) | Charge-sharing capacitive monitoring circuit in a multi-chip package to control power | |
WO2021034522A1 (en) | Current summing monitoring circuit in a multi-chip package to control power | |
CN112602039B (zh) | 用于存储器子系统功率循环的功率管理组件 | |
US11789862B2 (en) | Power-on-time based data relocation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |