CN112599063A - 显示设备以及操作显示设备的方法 - Google Patents

显示设备以及操作显示设备的方法 Download PDF

Info

Publication number
CN112599063A
CN112599063A CN202010603694.3A CN202010603694A CN112599063A CN 112599063 A CN112599063 A CN 112599063A CN 202010603694 A CN202010603694 A CN 202010603694A CN 112599063 A CN112599063 A CN 112599063A
Authority
CN
China
Prior art keywords
gate
data
lines
delay time
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010603694.3A
Other languages
English (en)
Inventor
李昌洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112599063A publication Critical patent/CN112599063A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本申请涉及显示设备以及操作显示设备的方法。该显示设备包括显示面板、栅极驱动器、数据驱动器和控制器，其中：显示面板包括多条栅极线和多个像素行，多条栅极线具有期望的栅极延迟时间，多个像素行中的每个联接到多条栅极线中的对应的栅极线；栅极驱动器配置成向多条栅极线顺序地提供多个栅极信号；数据驱动器配置成向多个像素行中的每个提供数据信号；控制器配置成控制栅极驱动器顺序地输出多个栅极信号，并且控制数据驱动器输出被延迟了多条栅极线的期望的栅极延迟时间的数据信号。

Description

显示设备以及操作显示设备的方法
技术领域
本公开的示例性实施方式涉及显示设备，并且更具体地，涉及显示设备和操作显示设备的方法。
背景技术
在显示设备中，可以在栅极信号被施加到栅极线的一个水平(1H)时间期间，将数据信号存储或充入在联接到每条栅极线的像素中，并且像素可以基于存储或充入的数据信号显示图像。在栅极信号因栅极线的负荷而被延迟的情况下，可能无法在被分配给联接到栅极线的像素的一个水平(1H)时间期间将数据信号充分充入在像素中，并且因此可能使显示设备的图像质量劣化。具体地，当一个水平(1H)时间随着显示设备的分辨率的增加而减少时，图像质量的劣化可能加剧。因此，需要用于减少图像质量的劣化的新颖方法。
发明内容
一些示例性实施方式提供了能够在具有高分辨率的同时正常操作的显示设备。
一些示例性实施方式提供了操作显示设备的方法。
根据示例性实施方式，提供了显示设备，显示设备包括显示面板、栅极驱动器、数据驱动器和控制器，其中：显示面板包括多条栅极线和多个像素行，多条栅极线具有期望的栅极延迟时间，多个像素行中的每个联接到多条栅极线中的对应的栅极线；栅极驱动器配置成向多条栅极线顺序地提供多个栅极信号；数据驱动器配置成向多个像素行中的每个提供数据信号；控制器配置成控制栅极驱动器来顺序地输出多个栅极信号，并且控制数据驱动器输出被延迟了多条栅极线的期望的栅极延迟时间的数据信号。
在示例性实施方式中，控制器可以将提供给数据驱动器的数据使能信号和输出图像数据延迟期望的栅极延迟时间，使得数据驱动器输出被延迟了期望的栅极延迟时间的数据信号。
在示例性实施方式中，期望的栅极延迟时间可以与一个水平时间对应。
在示例性实施方式中，响应于被延迟了一个水平时间的数据使能信号和输出图像数据，在栅极驱动器输出多个栅极信号中的用于多个像素行中的第N像素行的第一栅极信号时，数据驱动器可以输出用于多个像素行中的第(N-1)像素行的数据信号，并且在栅极驱动器输出多个栅极信号中的用于多个像素行中的第(N+1)像素行的第二栅极信号时，数据驱动器可以输出用于多个像素行中的第N像素行的数据信号，其中，N是大于1的整数。
在示例性实施方式中，在第N像素行接收多个栅极信号中的用于第N像素行的第一栅极信号时，第N像素行还可以接收用于第N像素行的数据信号。
在示例性实施方式中，多条栅极线可以设计成具有与一个水平时间对应的期望的栅极延迟时间。
在示例性实施方式中，多条栅极线可以设计成使得每条栅极线的宽度在栅极线的初始栅极延迟时间比一个水平时间短的第一情况下减小，并且在栅极线的初始栅极延迟时间比一个水平时间长的第二情况下增加。
在示例性实施方式中，多条栅极线的数量可以与多个像素行的数量对应。显示面板还可以包括多条数据线，并且多条数据线的数量可以与显示面板的多个像素列的数量对应。
在示例性实施方式中，多条栅极线的数量可以与多个像素行的数量对应。显示面板还可以包括多条数据线，并且多条数据线的数量可以与显示面板的多个像素列的数量的两倍对应。
在示例性实施方式中，显示面板的每个像素可以包括高子像素和低子像素，其中，高子像素联接到多条数据线中的第一数据线，低子像素联接到多条数据线中的第二数据线。
在示例性实施方式中，多条栅极线的数量可以与多个像素行的数量的一半对应。显示面板还可以包括多条数据线，并且多条数据线的数量可以与显示面板的多个像素列的数量的两倍对应。
在示例性实施方式中，显示面板可以具有四倍超高清(QUHD)分辨率。
根据示例性实施方式，提供了操作包括显示面板的显示设备的方法，所述显示面板包括多条栅极线和多个像素行，多个像素行中的每个联接到多条栅极线中的对应的栅极线。在该方法中，将多条栅极线设计成具有期望的栅极延迟时间，向多条栅极线顺序地提供多个栅极信号，将数据信号延迟多条栅极线的期望的栅极延迟时间，并且向多个像素行中的每个提供被延迟了期望的栅极延迟时间的数据信号。
在示例性实施方式中，可以将提供给数据驱动器的数据使能信号和输出图像数据延迟期望的栅极延迟时间，使得数据驱动器输出被延迟了期望的栅极延迟时间的数据信号。
在示例性实施方式中，期望的栅极延迟时间可以与一个水平时间对应。
在示例性实施方式中，为了向多个像素行中的每个提供被延迟了期望的栅极延迟时间的数据信号，可以在输出多个栅极信号中的、用于多个像素行中的第N像素行的第一栅极信号时，输出用于多个像素行中的第(N-1)像素行的数据信号，其中，N是大于1的整数；并且可以在输出多个栅极信号中的、用于多个像素行中的第(N+1)像素行的第二栅极信号时，输出用于多个像素行中的第N像素行的数据信号。
在示例性实施方式中，在第N像素行接收多个栅极信号中的、用于第N像素行的第一栅极信号时，第N像素行还可以接收用于第N像素行的数据信号。
在示例性实施方式中，多条栅极线可以设计成使得多条栅极线具有与一个水平时间对应的期望的栅极延迟时间。
在示例性实施方式中，多条栅极线可以设计成使得每条栅极线的宽度在栅极线的初始栅极延迟时间比一个水平时间短的第一情况下减小，并且多条栅极线可以设计成使得栅极线的宽度在栅极线的初始栅极延迟时间比一个水平时间长的第二情况下增加。
在示例性实施方式中，多条栅极线的数量可以与多个像素行的数量对应。显示面板还可以包括多条数据线，并且多条数据线的数量可以与显示面板的多个像素列的数量对应。
如上所述，在根据示例性实施方式的显示设备和操作显示设备的方法中，多条栅极线可以设计成具有期望的(或预定的)栅极延迟时间，并且数据驱动器可以将数据信号延迟多条栅极线的期望的(或预定的)栅极延迟时间，以输出延迟的数据信号。因此，即使显示设备具有高分辨率，显示设备也可以正常工作。
附图说明
通过下面结合附图的详细描述，将更清楚地理解说明性、非限制性的示例性实施方式。
图1是示出根据示例性实施方式的显示设备的框图；
图2是示出根据示例性实施方式的显示设备中包括的显示面板的示例的图；
图3是示出根据示例性实施方式的显示设备中包括的显示面板的另一示例的图；
图4是示出根据示例性实施方式的显示设备中包括的显示面板的又一示例的图；
图5A是用于描述在栅极驱动器和数据驱动器处输出的栅极信号和数据信号的示例的传统时序图，并且图5B是用于对在根据示例性实施方式的显示设备中包括的栅极驱动器和数据驱动器处输出的栅极信号和数据信号的示例进行描述的时序图；
图6A是示出在理想情况下施加到第N像素行和第(N+1)像素行的栅极信号和数据信号的图，图6B是示出在实际情况下施加到第N像素行和第(N+1)像素行的栅极信号和数据信号的图，并且图6C是示出根据示例性实施方式的在实际情况下施加到第N像素行和第(N+1)像素行的栅极信号和数据信号的图；
图7是示出根据示例性实施方式的操作显示设备的方法的流程图；
图8是用于对将每条栅极线设计成具有期望的(或预定的)栅极延迟时间的示例进行描述的图；
图9是用于对根据示例性实施方式的操作显示设备的方法中的栅极信号和数据信号的示例进行描述的时序图；以及
图10是示出根据示例性实施方式的包括显示设备的电子设备的框图。
具体实施方式
在下文中，将参考附图详细说明本公开的实施方式。
图1是示出根据示例性实施方式的显示设备的框图，图2是示出根据示例性实施方式的显示设备中包括的显示面板的示例的图，图3是示出根据示例性实施方式的显示设备中包括的显示面板的另一示例的图，图4是示出根据示例性实施方式的显示设备中包括的显示面板的又一示例的图，图5A是用于描述在栅极驱动器和数据驱动器处输出的栅极信号和数据信号的示例的传统时序图，图5B是用于对在根据示例性实施方式的显示设备中包括的栅极驱动器和数据驱动器处输出的栅极信号和数据信号的示例进行描述的时序图，图6A是示出在理想情况下施加到第N像素行和第(N+1)像素行的栅极信号和数据信号的图，图6B是示出在实际情况下施加到第N像素行和第(N+1)像素行的栅极信号和数据信号的图，并且图6C是示出根据示例性实施方式的在实际情况下施加到第N像素行和第(N+1)像素行的栅极信号和数据信号的图。
参考图1，根据示例性实施方式的显示设备100可以包括显示面板110、栅极驱动器150、数据驱动器170和控制器130，其中，显示面板110包括多个像素PX；栅极驱动器150向多个像素PX提供多个栅极信号GS1、GS2…GSN、GSN+1…GSK；数据驱动器170向多个像素PX提供数据信号DS；控制器130控制栅极驱动器150和数据驱动器170。
显示面板110可以包括多条栅极线GL1、GL2…GLN、GLN+1…GLK以及多个像素行PXR1、PXR2…PXRN、PXRN+1…PXRK。多个像素行PXR1、PXR2…PXRN、PXRN+1…PXRK中的每个可以联接到多条栅极线GL1、GL2…GLN、GLN+1…GLK中的对应的栅极线。显示面板110还可以包括与多条栅极线GL1、GL2…GLN、GLN+1…GLK交叉的多条数据线。在一些示例性实施方式中，每个像素行PXR1、PXR2…PXRN、PXRN+1…PXRK中的多个像素PX中的每个可以包括开关晶体管和联接到开关晶体管的液晶电容器，并且显示面板110可以是液晶显示(LCD)面板。
在一些示例性实施方式中，如图2中所示，显示面板110a可以包括K个像素行PXR1、PXR2…PXRK和M个像素列PXC1、PXC2…PXCM，其中，K是大于1的整数，并且M是大于1的整数。此外，显示面板110a可以具有一栅极一数据(1G1D)结构，其中，多条栅极线GL1、GL2…GLK的数量与像素行PXR1、PXR2…PXRK的数量对应，并且多条数据线DL1、DL2…DLM的数量与像素列PXC1、PXC2…PXCM的数量对应。即，显示面板110a还可以包括K条栅极线GL1、GL2…GLK和M条数据线DL1、DL2…DLM。因此，在显示面板110a中，K个像素行PXR1、PXR2…PXRK可以分别联接到K条栅极线GL1、GL2…GLK，并且M个像素列PXC1、PXC2…PXCM可以分别联接到M条数据线DL1、DL2…DLM。此外，显示面板110a的每个像素PX可以包括但不限于像素电极PXE和开关元件TFT，开关元件TFT响应于栅极信号向像素电极PXE传送数据信号。
在其它示例性实施方式中，如图3中所示，显示面板110b可以具有一栅极双数据(1G2D)结构，其中，多条栅极线GL1…GLK的数量与像素行PXR1…PXRK的数量对应，并且多条数据线DL11、DL12…DL1M、DL21、DL22…DL2M的数量与像素列PXC1、PXC2…PXCM的数量的两倍对应。即，显示面板110b还可以包括K条栅极线GL1…GLK和2M条数据线DL11、DL12…DL1M、DL21、DL22…DL2M。因此，在显示面板110b中，K个像素行PXR1…PXRK可以分别联接到K条栅极线GL1…GLK，并且M个像素列PXC1、PXC2…PXCM中的每个像素列(例如，PXC1)可以联接到2M条数据线DL11、DL12…DL1M、DL21、DL22…DL2M中的对应的两条数据线(例如，DL11和DL21)。此外，显示面板110b的每个像素PX可以包括高子像素HSPX和低子像素LSPX，其中，高子像素HSPX联接到2M条数据线DL11、DL12…DL1M、DL21、DL22…DL2M中的第一数据线(例如，DL11)，低子像素LSPX联接到2M条数据线DL11、DL12…DL1M、DL21、DL22…DL2M中的第二数据线(例如，DL21)。例如，高子像素HSPX可以包括但不限于高像素电极HPXE和高开关元件HTFT，并且设置在高子像素HSPX下方的低子像素LSPX可以包括但不限于低像素电极LPXE和低开关元件LTFT，其中，高开关元件HTFT响应于栅极信号向高像素电极HPXE传送与该像素PX的灰度级对应的高数据信号，低开关元件LTFT响应于栅极信号向低像素电极LPXE传送与该像素PX的相同灰度级对应的低数据信号。在一些示例性实施方式中，通过第一数据线(例如，DL11)提供的高数据信号可以是但不限于与高伽马曲线对应的数据信号，并且通过第二数据线(例如，DL21)提供的低数据信号可以是但不限于与低伽马曲线对应的数据信号。在一些示例性实施方式中，高子像素HSPX的尺寸可以小于或等于低子像素LSPX的尺寸。即，高像素电极HPXE的尺寸可以小于或等于低像素电极LPXE的尺寸。例如，高子像素HSPX的尺寸(或高像素电极HPXE的尺寸)与低子像素LSPX的尺寸(或低像素电极LPXE的尺寸)的比值可以是约1：2。
在其它示例性实施方式中，如图4中所示，显示面板110c可以具有半栅极双数据(HG2D)结构，其中，多条栅极线GL1…GLK/2的数量与像素行PXR1、PXR2…PXRK-1、PXRK的数量的一半对应，并且多条数据线DL11、DL12…DL1M、DL21、DL22…DL2M的数量与像素列PXC1、PXC2…PXCM的数量的两倍对应。即，显示面板110c还可以包括K/2条栅极线GL1…GLK/2和2M条数据线DL11、DL12…DL1M、DL21、DL22…DL2M。因此，在显示面板110c中，K个像素行PXR1、PXR2…PXRK-1、PXRK中的两个相邻的像素行(例如，PXR1和PXR2)可以分别联接到K/2条栅极线GL1…GLK/2中的对应的栅极线(例如，GL1)，并且M个像素列PXC1、PXC2…PXCM中的每个像素列(例如，PXC1)可以联接到2M条数据线DL11、DL12…DL1M、DL21、DL22…DL2M中的对应的两条数据线(例如，DL11和DL21)。
虽然图2至图4示出了分别具有1G1D结构、1G2D结构和HG2D结构的显示面板110a、显示面板110b和显示面板110c的示例，但是根据示例性实施方式的显示面板110可以不限于图2至图4的显示面板110a、显示面板110b和显示面板110c。在其它示例性实施方式中，显示面板110可以是有机发光二极管(OLED)显示面板，其中，每个像素PX包括至少两个晶体管、至少一个电容器和OLED。然而，显示面板110可以不限于LCD面板和OLED显示面板，并且可以是任意合适的显示面板。
再次参考图1，控制器(例如，时序控制器(TCON))130可以从外部主机(例如，图形处理单元(GPU)或显卡)接收输入图像数据IDAT和控制信号CTRL。例如，输入图像数据IDAT可以是但不限于包括红色图像数据、绿色图像数据和蓝色图像数据的RGB图像数据。此外，例如，控制信号CTRL可以包括但不限于垂直同步信号、水平同步信号、输入数据使能信号和主时钟信号等。控制器130可以基于输入图像数据IDAT和控制信号CTRL生成输出图像数据ODAT、数据控制信号DCTRL和栅极控制信号GCTRL。控制器130可以通过向栅极驱动器150提供栅极控制信号GCTRL来控制栅极驱动器150的操作，并且可以通过向数据驱动器170提供输出图像数据ODAT和数据控制信号DCTRL来控制数据驱动器170的操作。
栅极驱动器150可以基于从控制器130接收的栅极控制信号GCTRL生成多个栅极信号GS1、GS2…GSN、GSN+1…GSK，并且可以通过多条栅极线GL1、GL2…GLN、GLN+1…GLK向多个像素行PXR1、PXR2…PXRN、PXRN+1…PXRK顺序地提供多个栅极信号GS1、GS2…GSN、GSN+1…GSK。在一些示例性实施方式中，栅极控制信号GCTRL可以包括但不限于栅极起始信号STV和栅极时钟信号，其中栅极起始信号STV指示栅极驱动器150的扫描操作的开始。在一些示例性实施方式中，栅极驱动器150可以实施为集成在显示面板110的外围部分中的非晶硅栅极(ASG)驱动器。在其它示例性实施方式中，栅极驱动器150可以利用一个或多个栅极驱动器集成电路(IC)进行实施。例如，一个或多个栅极驱动器IC可以以膜上芯片(COF)工艺联接到显示面板110，或者可以以玻璃上芯片(COG)工艺直接安装在显示面板110上。
数据驱动器170可以基于从控制器130输出的输出图像数据ODAT和数据控制信号DCTRL生成数据信号DS，并且可以向多个像素行PXR1、PXR2…PXRN、PXRN+1…PXRK中的每个提供数据信号DS。在一些示例性实施方式中，数据控制信号DCTRL可以包括但不限于数据使能信号DE和负荷信号，其中数据使能信号DE指示提供输出图像数据ODAT。在一些示例性实施方式中，数据驱动器170可以利用一个或多个数据驱动器IC进行实施。例如，一个或多个数据驱动器IC可以以COF工艺联接到显示面板110，或者可以以COG工艺直接安装在显示面板110上。
在根据示例性实施方式的显示设备100中，多条栅极线GL1、GL2…GLN、GLN+1…GLK可以设计成具有期望的(或预定的)栅极延迟时间。例如，在设计显示设备100时，可以将每条栅极线GL1、GL2…GLN、GLN+1…GLK的宽度调整成使得多条栅极线GL1、GL2…GLN、GLN+1…GLK具有期望的(或预定的)栅极延迟时间。在一些示例性实施方式中，期望的栅极延迟时间可以与一个水平(1H)时间对应。例如，在显示面板110具有四倍超高清(QUHD)分辨率(例如，8K分辨率)或约7680×4320分辨率并且显示设备100以约120Hz的帧速率被驱动的情况下，一个水平(1H)时间可以是约1.8μs或约1.9μs。在这种情况下，多条栅极线GL1、GL2…GLN、GLN+1…GLK可以设计成使得每条栅极线的宽度在第一情况下减小，并且在第二情况下增加，其中，在第一情况下，所述栅极线的初始栅极延迟时间(例如，在完成对多条栅极线GL1、GL2…GLN、GLN+1…GLK的设计之前的栅极延迟时间)比约1.8μs或约1.9μs的一个水平(1H)时间短，在第二情况下，所述栅极线的初始栅极延迟时间比约1.8μs或约1.9μs的一个水平(1H)时间长。因此，多条栅极线GL1、GL2…GLN、GLN+1…GLK可以具有约1.8μs或约1.9μs的期望的(或预定的)栅极延迟时间。
此外，在显示设备100中，控制器130可以控制栅极驱动器150来顺序地输出多个栅极信号GS1、GS2…GSN、GSN+1…GSK，并且可以控制数据驱动器170将数据信号DS延迟多条栅极线GL1、GL2…GLN、GLN+1…GLK的期望的栅极延迟时间，并且控制数据驱动器170输出延迟的数据信号DS。在一些示例性实施方式中，控制器130可以将提供给数据驱动器170的数据使能信号DE和输出图像数据ODAT延迟期望的栅极延迟时间，使得数据驱动器170输出被延迟了期望的栅极延迟时间的数据信号DS。
在传统显示设备中，如图5A中的210所示的那样，可以在输出用于第(N-1)像素行的第(N-1)栅极信号GSN-1时输出用于第(N-1)像素行的第(N-1)数据信号DSN-1，可以在输出用于第N像素行PXRN的第N栅极信号GSN时输出用于第N像素行PXRN的第N数据信号DSN，并且可以在输出用于第(N+1)像素行PXRN+1的第(N+1)栅极信号GSN+1时输出用于第(N+1)像素行PXRN+1的第(N+1)数据信号DSN+1，其中，N是大于1的整数。图6A示出了在传统显示设备执行如图5A中的210所示的操作的理想情况下的在第N像素行PXRN处的第N栅极信号GSN@PXRN、在第N像素行PXRN处的第N数据信号DS@PXRN、在第(N+1)像素行PXRN+1处的第(N+1)栅极信号GSN+1@PXRN+1以及在第(N+1)像素行PXRN+1处的第(N+1)数据信号DS@PXRN+1。在施加了第N栅极信号GSN@PXRN之后1H时间处，可以施加第(N+1)栅极信号GSN+1@PXRN+1。虽然图6A示出了每个栅极信号GSN@PXRN和GSN+1@PXRN+1具有与三个水平(3H)时间对应的导通(ON)周期并且相邻的栅极信号GSN@PXRN和GSN+1@PXRN+1彼此部分地重叠的示例，但是在一些示例性实施方式中，每个栅极信号GSN@PXRN和GSN+1@PXRN+1可以具有与一个水平(1H)时间对应的导通(ON)周期，并且相邻的栅极信号GSN@PXRN和GSN+1@PXRN+1可以彼此不重叠。用于第(N-2)像素行的第(N-2)数据信号DSN-2、用于第(N-1)像素行的第(N-1)数据信号DSN-1、用于第N像素行PXRN的第N数据信号DSN以及用于第(N+1)像素行PXRN+1的第(N+1)数据信号DSN+1可以以一个水平(1H)时间的间隔顺序地施加。施加到第N像素行PXRN的第N数据信号DS@PXRN和施加到第(N+1)像素行PXRN+1的第(N+1)数据信号DS@PXRN+1可以是基本上相同的数据信号。在图6A的理想情况下，用于第N像素行PXRN的第N数据信号DSN可以在第N栅极信号GSN@PXRN的有效周期期间(例如，在第N栅极信号GSN@PXRN的高周期的最后一个水平(1H)时间期间)施加到第N像素行PXRN，并且第N像素行PXRN可以被充入用于第N像素行PXRN的第N数据信号DSN以显示图像。此外，用于第(N+1)像素行PXRN+1的第(N+1)数据信号DSN+1可以在第(N+1)栅极信号GSN+1@PXRN+1的有效周期期间(例如，在第(N+1)栅极信号GSN+1@PXRN+1的高周期的最后一个水平(1H)时间期间)施加到第(N+1)像素行PXRN+1，并且第(N+1)像素行PXRN+1可以被充入用于第(N+1)像素行PXRN+1的第(N+1)数据信号DSN+1以显示图像。
然而，在传统显示设备执行如图5A中的210所示的操作的实际情况下，如图6B中所示，栅极信号GSN@PXRN和GSN+1@PXRN+1可能延迟多条栅极线GL1、GL2…GLN、GLN+1…GLK的栅极延迟时间。此外，随着传统显示设备的分辨率的增加，一个水平(1H)时间的时间长度可以减小。例如，多条栅极线GL1、GL2…GLN、GLN+1…GLK的栅极延迟时间可以与一个水平(1H)时间对应。在这种情况下，如图6B中所示，用于第(N+1)像素行PXRN+1的第(N+1)数据信号DSN+1可以在第N像素行PXRN处的第N栅极信号GSN@PXRN的有效周期期间施加到第N像素行PXRN，并且第N像素行PXRN可以被充入用于第(N+1)像素行PXRN+1的第(N+1)数据信号DSN+1以显示图像。此外，用于第(N+2)像素行的第(N+2)数据信号DSN+2可以在第(N+1)像素行PXRN+1处的第(N+1)栅极信号GSN+1@PXRN+1的有效周期期间施加到第(N+1)像素行PXRN+1，并且第(N+1)像素行PXRN+1可以被充入用于第(N+2)像素行的第(N+2)数据信号DSN+2以显示图像。因此，可能在每个像素行(例如，PXRN)中没有充入或存储期望的数据信号(例如DSN)，而是充入或存储了错误的数据信号(例如，DSN+1)，并且因此传统显示设备可能无法正常操作。
然而，在根据示例性实施方式的显示设备100中，如图5B中的230所示的那样，数据信号DSN-2、DSN-1和DSN可以延迟期望的(或预定的)栅极延迟时间(例如，延迟一个水平(1H)时间)，并且数据驱动器170可以输出延迟的数据信号DSN-2、DSN-1和DSN。在一些示例性实施方式中，为了将数据信号DSN-2、DSN-1和DSN延迟一个水平(1H)时间，控制器130可以将提供给数据驱动器170的数据使能信号DE和输出图像数据ODAT延迟一个水平(1H)时间，并且数据驱动器170可以响应于被延迟一个水平(1H)时间的数据使能信号DE和输出图像数据ODAT，将数据信号DSN-2、DSN-1和DSN延迟一个水平(1H)时间。因此，在显示设备100中，可以在输出用于第(N-1)像素行的第(N-1)栅极信号GSN-1时输出用于第(N-2)像素行的第(N-2)数据信号DSN-2，可以在输出用于第N像素行PXRN的第N栅极信号GSN时输出与用于第(N-1)像素行的第(N-1)数据信号DSN-1，并且可以在输出用于第(N+1)像素行PXRN+1的第(N+1)栅极信号GSN+1时输出用于第N像素行PXRN的第N数据信号DSN。因此，在显示设备100执行如图5B中的230所示的操作的实际情况下，如图6C中所示，像素行PXRN和PXRN+1可以接收被多条栅极线GL1、GL2…GLN、GLN+1…GLK延迟了期望的栅极延迟时间(例如，延迟了一个水平(1H)时间)的栅极信号GSN@PXRN和GSN+1@PXRN+1，并且可以接收延迟了期望的栅极延迟时间(例如，延迟了一个水平(1H)时间)的数据信号DS@PXRN和DS@PXRN+1。因此，如图6C中所示，用于第N像素行PXRN的第N数据信号DSN可以在第N像素行PXRN处的第N栅极信号GSN@PXRN的有效周期期间施加到第N像素行PXRN，并且第N像素行PXRN可以被充入用于第N像素行PXRN的第N数据信号DSN以显示图像。此外，用于第(N+1)像素行PXRN+1的第(N+1)数据信号DSN+1可以在第(N+1)像素行PXRN+1处的第(N+1)栅极信号GSN+1@PXRN+1的有效周期期间施加到第(N+1)像素行PXRN+1，并且第(N+1)像素行PXRN+1可以被充入用于第(N+1)像素行PXRN+1的第(N+1)数据信号DSN+1以显示图像。因此，在根据示例性实施方式的显示设备100中，可以在每个像素行(例如，PXRN)中充入或者存储期望的数据信号(例如，DSN)，并且因此显示设备100可以正常操作。
如上所述，在根据示例性实施方式的显示设备100中，多条栅极线GL1、GL2…GLN、GLN+1…GLK可以设计成具有期望的(或预定的)栅极延迟时间，并且数据驱动器170可以将数据信号DS延迟多条栅极线GL1、GL2…GLN、GLN+1…GLK的期望的栅极延迟时间，以输出延迟的数据信号DS。因此，当显示设备100具有高分辨率时，可以在每个像素行(例如，PXRN)中充入或存储期望的数据信号(例如，DSN)，并且显示设备100可以正常操作。
图7是示出根据示例性实施方式的操作显示设备的方法的流程图，图8是用于对将每条栅极线设计成具有期望的(或预定的)栅极延迟时间的示例进行描述的图，并且图9是用于对根据示例性实施方式的操作显示设备的方法中的栅极信号和数据信号的示例进行描述的时序图。
参考图1和图7，当制造根据示例性实施方式的显示设备100时，可以将多条栅极线GL1、GL2…GLN、GLN+1…GLK设计成具有期望的(或预定的)栅极延迟时间(S310)。在一些示例性实施方式中，可以将多条栅极线GL1、GL2…GLN、GLN+1…GLK设计成使得多条栅极线GL1、GL2…GLN、GLN+1…GLK具有与一个水平(1H)时间对应的期望的栅极延迟时间。例如，如图8中所示，在每条栅极线GL的初始栅极延迟时间(例如，在完成对多条栅极线GL1、GL2…GLN、GLN+1…GLK的设计之前的栅极延迟时间)比一个水平(1H)时间短的情况下，或者在初始栅极延迟时间为约0.8个水平(0.8H)时间的情况下，栅极线GL可以设计成使得栅极线GL的宽度从第一宽度W1减小到第二宽度W2。一旦制造了包括具有第二宽度W2的栅极线GL的显示设备100，则具有第二宽度W2的栅极线GL就可以具有一个水平(1H)时间的期望的栅极延迟时间。此外，在每条栅极线GL的初始栅极延迟时间比一个水平(1H)时间长的情况下，或者在初始栅极延迟时间为约1.2个水平(1.2h)时间的情况下，栅极线GL可以设计成使得栅极线GL的宽度从第一宽度W1增加到第三宽度W3。一旦制造了包括具有第三宽度W3的栅极线GL的显示设备100，则具有第三宽度W3的栅极线GL就可以具有一个水平(1H)时间的期望的栅极延迟时间。
当驱动包括显示面板110(其包括设计成具有期望的栅极延迟时间的多条栅极线GL1、GL2…GLN、GLN+1…GLK以及分别联接到多条栅极线GL1、GL2…GLN、GLN+1…GLK中的对应的栅极线的多个像素行PXR1、PXR2…PXRN、PXRN+1…PXRK)的显示设备100时，栅极驱动器150可以向多条栅极线GL1、GL2…GLN、GLN+1…GLK顺序地提供多个栅极信号GS1、GS2…GSN、GSN+1…GSK(S330)。此外，数据驱动器170可以将数据信号DS延迟多条栅极线GL1、GL2…GLN、GLN+1…GLK的期望的栅极延迟时间(S350)，并且可以向多个像素行PXR1、PXR2…PXRN、PXRN+1…PXRK中的每个提供被延迟了期望的栅极延迟时间的数据信号DS(S370)。在一些示例性实施方式中，将提供给数据驱动器170的数据使能信号DE和输出图像数据ODAT延迟期望的栅极延迟时间，使得数据驱动器170输出延迟了期望的栅极延迟时间的数据信号DS。
例如，如图9中所示，栅极驱动器150可以响应于从控制器130接收的栅极起始信号STV和栅极时钟信号以一个水平(1H)时间的间隔顺序地输出多个栅极信号GS1@150、GS2@150、GS3@150…。在栅极驱动器150处输出的多个栅极信号GS1@150、GS2@150、GS3@150…可以被延迟多条栅极线GL1、GL2…GLN、GLN+1…GLK的期望的栅极延迟时间，并且多个像素行PXR1、PXR2、PXR3…可以接收被延迟了期望的栅极延迟时间的多个栅极信号GS1@PXR1、GS2@PXR2、GS3@PXR3…。在一些示例性实施方式中，期望的栅极延迟时间可以与1H时间对应。在这种情况下，如图9中所示，与在栅极驱动器150处输出用于第一像素行PXR1的第一栅极信号GS1@150的第一输出周期GS1OT相比，第一栅极信号GS1@PXR1被施加到第一像素行PXR1的第一有效周期GS1ET可以延迟或移位一个水平(1H)时间，与在栅极驱动器150处输出用于第二像素行PXR2的第二栅极信号GS2@150的第二输出周期GS2OT相比，第二栅极信号GS2@PXR2被施加到第二像素行PXR2的第二有效周期GS2ET可以延迟或移位一个水平(1H)时间，并且与在栅极驱动器150处输出用于第三像素行PXR3的第三栅极信号GS3@150的第三输出周期GS3OT相比，第三栅极信号GS3@PXR3被施加到第三像素行PXR3的第三有效周期GS3ET可以延迟或移位1H时间。
控制器130可以向数据驱动器170提供被延迟了期望的栅极延迟时间或一个水平(1H)时间的数据使能信号DE和输出图像数据ODAT，并且数据驱动器170可以向多个像素行PXR1、PXR2、PXR3…中的每个提供数据信号DS，所述数据信号DS响应于被延迟了一个水平(1H)时间的数据使能信号DE和输出图像数据ODAT而被延迟一个水平(1H)时间。因此，当与栅极驱动器150处的输出周期GS1OT、GS2OT和GS3OT相比，每个栅极信号GS1@PXR1、GS2@PXR2和GS3@PXR3的有效周期GS1ET、GS2ET和GS3ET被延迟或移位1H时间时，可以在每个像素行PXR1、PXR2、PXR3中充入或存储期望的数据信号DS。例如，可以在第一有效周期GS1ET期间在第一像素行PXR1中充入或存储用于第一像素行PXR1的数据信号DS1，可以在第二有效周期GS2ET期间在第二像素行PXR2中充入或存储用于第二像素行PXR2的数据信号DS2，并且可以在第三有效周期GS3ET期间在第三像素行PXR3中充入或存储用于第三像素行PXR3的数据信号DS3。
如上所述，在根据示例性实施方式的操作显示设备100的方法中，可以将多条栅极线GL1、GL2…GLN、GLN+1…GLK设计成具有期望的(或预定的)栅极延迟时间，并且数据驱动器170可以将数据信号DS延迟多条栅极线GL1、GL2…GLN、GLN+1…GLK的期望的栅极延迟时间，以输出延迟的数据信号DS。因此，当显示设备100具有高分辨率时，可以在每个像素行(例如，PXR1)中充入或存储期望的数据信号(例如，DS1)，并且显示设备100可以正常操作。
图10是示出根据示例性实施方式的包括显示设备的电子设备的框图。
参考图10，电子设备1100可以包括处理器1110、存储器设备1120、储存设备1130、输入/输出(I/O)设备1140、电源1150和显示设备1160。电子设备1100还可以包括用于与视频卡、声卡、存储器卡、通用串行总线(USB)设备和其它电子设备等通信的多个端口。
处理器1110可以执行多种计算功能或任务。处理器1110可以是应用处理器(AP)、微处理器、中央处理单元(CPU)等。处理器1110可以经由地址总线、控制总线和数据总线等联接到其它组件。此外，在一些示例性实施方式中，处理器1110还可以联接到扩展总线，诸如外围组件互连(PCI)总线。
存储器设备1120可以存储用于电子设备1100的操作的数据。例如，存储器设备1120可以包括至少一个非易失性存储器设备(诸如，可擦除可编程只读存储器(EPROM)设备、电可擦除可编程只读存储器(EEPROM)设备、闪速存储器设备、相变随机存取存储器(PRAM)设备、电阻随机存取存储器(RRAM)设备、纳米浮栅存储器(NFGM)设备、聚合物随机存取存储器(PoRAM)设备、磁随机存取存储器(MRAM)设备、铁电随机存取存储器(FRAM)设备等)和/或至少一个易失性存储器设备(诸如，动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、移动动态随机存取存储器(移动DRAM)设备等)。
储存设备1130可以是固态驱动(SSD)设备、硬盘驱动(HDD)设备、CD-ROM设备等。I/O设备1140可以是诸如键盘、小键盘、鼠标、触摸屏等的输入设备、以及诸如打印机、扬声器等的输出设备。电源1150可以为电子设备1100的操作供电。显示设备1160可以通过总线或其它通信链路联接到其它组件。
在显示设备1160中，多条栅极线可以设计成具有期望的(或预定的)栅极延迟时间(例如，一个水平(1H)时间)，并且数据驱动器可以将数据信号延迟多条栅极线的期望的栅极延迟时间，以输出延迟的数据信号。因此，当显示设备1160具有高分辨率时，可以在每个像素行中充入或存储期望的数据信号，并且显示设备1160可以正常地操作。
本公开可以应用于任意显示设备1160、以及包括显示设备1160的任意电子设备1100。例如，本公开可以应用于电视(TV)、数字TV、3D TV、智能电话、可穿戴电子设备、平板计算机、移动电话、个人计算机(PC)、家用电器、膝上型计算机、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、音乐播放器、便携式游戏控制台和导航设备等。
前述内容是对示例性实施方式的说明，而不应被解释为进行限制。虽然已经描述了一些示例性实施方式，但是本领域技术人员将容易理解的是，在实质上不背离本公开的新颖教导和有益效果的情况下，示例性实施方式中的许多修改是可能的。因此，所有这样的修改都旨在被包括在如权利要求书中限定的本公开的范围内。因此，应理解的是，前述内容是对各种示例性实施方式的说明，而不应被解释为受限于所公开的特定示例性实施方式，并且对所公开的示例性实施方式的修改以及其它示例性实施方式都旨在被包括在所附权利要求书的范围内。

Claims (10)

1.显示设备，包括：
显示面板，包括多条栅极线和多个像素行，其中，所述多条栅极线具有期望的栅极延迟时间，所述多个像素行中的每个联接到所述多条栅极线中的对应的栅极线；
栅极驱动器，配置成向所述多条栅极线顺序地提供多个栅极信号；
数据驱动器，配置成向所述多个像素行中的每个提供数据信号；以及
控制器，配置成控制所述栅极驱动器来顺序地输出所述多个栅极信号，并且控制所述数据驱动器输出被延迟了所述多条栅极线的所述期望的栅极延迟时间的所述数据信号。
2.根据权利要求1所述的显示设备，其中，所述控制器将提供给所述数据驱动器的数据使能信号和输出图像数据延迟所述期望的栅极延迟时间，使得所述数据驱动器输出被延迟了所述期望的栅极延迟时间的所述数据信号。
3.根据权利要求1所述的显示设备，其中，所述期望的栅极延迟时间与一个水平时间对应。
4.根据权利要求3所述的显示设备，其中，响应于被延迟了所述一个水平时间的数据使能信号和输出图像数据，在所述栅极驱动器输出所述多个栅极信号中的用于所述多个像素行中的第N像素行的第一栅极信号时，所述数据驱动器输出用于所述多个像素行中的第(N-1)像素行的所述数据信号，并且在所述栅极驱动器输出所述多个栅极信号中的用于所述多个像素行中的第(N+1)像素行的第二栅极信号时，所述数据驱动器输出用于所述多个像素行中的所述第N像素行的所述数据信号，其中，N是大于1的整数。
5.根据权利要求4所述的显示设备，其中，在所述第N像素行接收所述多个栅极信号中的用于所述第N像素行的所述第一栅极信号时，所述第N像素行还接收用于所述第N像素行的所述数据信号。
6.根据权利要求1所述的显示设备，其中，所述多条栅极线设计成具有与一个水平时间对应的所述期望的栅极延迟时间。
7.根据权利要求1所述的显示设备，其中，所述多条栅极线设计成使得所述栅极线中的每条的宽度在所述栅极线的初始栅极延迟时间比一个水平时间短的第一情况下减小，并且在所述栅极线的所述初始栅极延迟时间比所述一个水平时间长的第二情况下增加。
8.根据权利要求1所述的显示设备，其中，所述多条栅极线的数量与所述多个像素行的数量对应，以及
其中，所述显示面板还包括多条数据线，并且所述多条数据线的数量与所述显示面板的多个像素列的数量对应。
9.根据权利要求1所述的显示设备，其中，所述多条栅极线的数量与所述多个像素行的数量对应，以及
其中，所述显示面板还包括多条数据线，并且所述多条数据线的数量与所述显示面板的多个像素列的数量的两倍对应。
10.操作显示设备的方法，其中，所述显示设备包括显示面板，所述显示面板包括多条栅极线和多个像素行，所述多个像素行中的每个联接到所述多条栅极线中的对应的栅极线，所述方法包括：
将所述多条栅极线设计成具有期望的栅极延迟时间；
向所述多条栅极线顺序地提供多个栅极信号；
将数据信号延迟所述多条栅极线的所述期望的栅极延迟时间；以及
向所述多个像素行中的每个提供被延迟了所述期望的栅极延迟时间的所述数据信号。
CN202010603694.3A 2019-10-02 2020-06-29 显示设备以及操作显示设备的方法 Pending CN112599063A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0122175 2019-10-02
KR1020190122175A KR20210040207A (ko) 2019-10-02 2019-10-02 표시 장치 및 표시 장치의 구동 방법

Publications (1)

Publication Number Publication Date
CN112599063A true CN112599063A (zh) 2021-04-02

Family

ID=75180089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010603694.3A Pending CN112599063A (zh) 2019-10-02 2020-06-29 显示设备以及操作显示设备的方法

Country Status (3)

Country Link
US (1) US11107383B2 (zh)
KR (1) KR20210040207A (zh)
CN (1) CN112599063A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5409329B2 (ja) 2009-12-21 2014-02-05 三菱電機株式会社 画像表示装置
KR102284296B1 (ko) 2015-01-13 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102355518B1 (ko) * 2015-06-17 2022-01-26 삼성디스플레이 주식회사 표시장치
KR102549431B1 (ko) 2015-11-27 2023-06-30 삼성디스플레이 주식회사 표시 장치
KR102564458B1 (ko) 2016-05-09 2023-08-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102306579B1 (ko) * 2017-03-16 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
KR20210040207A (ko) 2021-04-13
US11107383B2 (en) 2021-08-31
US20210104191A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
US10147381B2 (en) Display driving circuit and display driving method
US10276121B2 (en) Gate driver with reduced number of thin film transistors and display device including the same
US9947282B2 (en) Gate driver, display driver circuit, and display device including same
CN108399892B (zh) 像素以及具有像素的显示设备
US9165506B2 (en) Organic light emitting display device and method of driving an organic light emitting display device
KR20110090331A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US11636810B2 (en) Scan driver and display device
US11462170B2 (en) Scan driver and display device
CN108962137B (zh) 具有曲折连接结构的显示面板和显示设备
CN110895917A (zh) 图像数据校正设备及包括其的显示设备
US11289034B2 (en) Display device performing local dimming
US9779675B2 (en) Variable gate clock generator, display device including the same and method of driving display device
US10902815B2 (en) Reflective liquid crystal display and grayscale voltage generator configured to generate grayscale voltages based on the driving voltage-reflection ratio property
US11551604B2 (en) Scan driver and display device
US10062348B2 (en) Scan driver and display having scan driver
US20140009447A1 (en) Display panel, flat panel display device having the same, and method of driving a display panel
US11423817B2 (en) Display device, and method of operating a display device
US11288997B1 (en) Display device, and method of operating the display device
US11107383B2 (en) Display device and method of operating a display device
US9881540B2 (en) Gate driver and a display apparatus having the same
US8421732B2 (en) Image display system
US11592859B2 (en) Gate clock generator and display device
US11158272B2 (en) Display device including data drivers
US20230351935A1 (en) Pixel circuit and display device having the same
CN113724649A (zh) 显示驱动器ic和包括显示驱动器ic的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication