CN112585588A - 芯片的形式验证方法、设备和存储介质 - Google Patents
芯片的形式验证方法、设备和存储介质 Download PDFInfo
- Publication number
- CN112585588A CN112585588A CN201980051944.2A CN201980051944A CN112585588A CN 112585588 A CN112585588 A CN 112585588A CN 201980051944 A CN201980051944 A CN 201980051944A CN 112585588 A CN112585588 A CN 112585588A
- Authority
- CN
- China
- Prior art keywords
- functional
- verification
- module
- functional module
- formal verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 300
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000013461 design Methods 0.000 claims abstract description 98
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 230000008859 change Effects 0.000 claims abstract description 10
- 230000006870 function Effects 0.000 claims description 122
- 230000002159 abnormal effect Effects 0.000 claims description 18
- 238000012546 transfer Methods 0.000 claims description 15
- 238000004590 computer program Methods 0.000 claims description 6
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000000638 solvent extraction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请实施例提供一种芯片的形式验证方法、设备和存储介质。方法包括：获取与芯片设计代码相对应的综合网表；将所述综合网表按照设计功能划分为多个功能模块，其中，每个所述功能模块均具有边界和层次信息，多个所述功能模块的划分方式不改变所述综合网表对应的寄存器传输级的逻辑层次结构；基于多个所述功能模块对所述综合网表进行形式验证。本实施例实施例提供的芯片的形式验证方法、设备和存储介质，有效地缩短了形式验证的运行时间，进一步提高了形式验证的质量和效率。
Description
技术领域
本发明实施例涉及芯片设计技术领域，尤其涉及一种芯片的形式验证方法、设备和存储介质。
背景技术
随着超大规模集成电路的发展，逻辑门的个数越来越多，寄存器转换级电路(Register Transfer Level，简称RTL)代码到综合网表的形式验证的运行时间逐渐变长，占用资源的消耗越来越大，导致芯片设计在实现交付的效率低下，并且时间不可把控，特别是在遇到需要迭代修改时，严重影响形式验证的效率和进度。
发明内容
本发明实施例提供了一种芯片的形式验证方法、设备和存储介质。
本发明的第一方面是为了提供一种芯片的形式验证方法，包括：
获取与芯片设计代码相对应的综合网表；
将所述综合网表按照设计功能划分为多个功能模块，其中，每个所述功能模块均具有边界和层次信息，多个所述功能模块的划分方式不改变所述综合网表对应的寄存器传输级的逻辑层次结构；
基于多个所述功能模块对所述综合网表进行形式验证。
本发明的第二方面是为了提供一种芯片的形式验证设备，包括：
存储器，用于存储计算机程序；
处理器，用于运行所述存储器中存储的计算机程序以实现：
获取与芯片设计代码相对应的综合网表；
将所述综合网表按照设计功能划分为多个功能模块，其中，每个所述功能模块均具有边界和层次信息，多个所述功能模块的划分方式不改变所述综合网表对应的寄存器传输级的逻辑层次结构；
基于多个所述功能模块对所述综合网表进行形式验证。
本发明的第三方面是为了提供一种计算机可读存储介质，所述存储介质为计算机可读存储介质，该计算机可读存储介质中存储有程序指令，所述程序指令用于第一方面所述的芯片的形式验证方法。
本发明实施例提供的芯片的形式验证方法、设备和存储介质，有效地缩短了形式验证的运行时间，进一步提高了形式验证的质量和效率。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明实施例提供的一种芯片的形式验证方法的流程示意图；
图2为本发明实施例提供的将所述综合网表按照设计功能划分为多个功能模块的示意图；
图3为本发明实施例提供的检测所述功能模块进行形式验证的状态是否为正常状态的流程示意图；
图4为本发明实施例提供的另一种芯片的形式验证方法的流程示意图；
图5为本发明实施例提供的将所述功能模块划分为多个子功能模块的示意图；
图6为本发明实施例提供的又一种芯片的形式验证方法的流程示意图；
图7为本发明实施例提供的另一种芯片的形式验证方法的流程示意图；
图8为本发明实施例提供的又一种芯片的形式验证方法的流程示意图；
图9为本发明实施例提供的另一种芯片的形式验证方法的流程示意图；
图10为本发明实施例提供的综合网表中包括除了多个功能模块之外的寄存器传输级代码的示意图；
图11为本发明实施例提供的一种芯片的形式验证设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
随着超大规模集成电路的发展，综合之后的逻辑门越来越多，从RTL代码到形式验证操作之间所需要的运行时间逐渐变长，占有资源消耗越来越大，导致芯片设计实现交付的效率低下，并且时间不可把控，特别遇到需要迭代修改的时候，形式验证所需要的运行时间和准确性成了瓶颈，并且容易影响形式验证的效率和进度。
在超大规模集成电路的设计过程中，当遇到运行时间和资源占有率的问题，可以基于下述表1中的建议信息进行调整。然而，对于表1中的建议信息，要么增大研发成本，要么影响性能、功耗和面积的优化。
表1
| 建议 | 影响 |
| 持续更新软件版本 | 受制于供应商 |
| 用最快的机器 | 项目资源的调配 |
| 把模块划的更小一些 | 模块划分的一个维度 |
| 避免形式验证不友好代码风格 | 对部分模块有价值 |
| 使用利于形式验证的综合策略 | 影响性能、功耗和面积的优化 |
下面结合附图，对本发明的一些实施方式作详细说明。在各实施例之间不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
图1为本发明实施例提供的一种芯片的形式验证方法的流程示意图；参考附图1所示，本实施例提供了一种芯片的形式验证方法，该方法的执行主体为形式验证设备，可以理解的是，该形式验证设备可以实现为软件、或者软件和硬件的组合。具体的，该形式验证方法可以包括：
步骤S101：获取与芯片设计代码相对应的综合网表。
步骤S102：将综合网表按照设计功能划分为多个功能模块，其中，每个功能模块均具有边界和层次信息，多个功能模块的划分方式不改变综合网表对应的寄存器传输级的逻辑层次结构。
步骤S103：基于多个功能模块对综合网表进行形式验证。
以下针对上述步骤进行详细阐述：
步骤S101：获取与芯片设计代码相对应的综合网表。
具体的，在获取到芯片设计代码之后，可以利用电子设计自动化(ElectronicsDesign Automation，简称EDA)工具对芯片设计代码进行逻辑综合处理，获得与芯片设计代码相对应的综合网表。
步骤S102：将综合网表按照设计功能划分为多个功能模块，其中，每个功能模块均具有边界和层次信息，多个功能模块的划分方式不改变综合网表对应的寄存器传输级的逻辑层次结构。综合网表划分是基于寄存器转换级电路中的模块结构和层次进行的。需要说明的是，虽然综合网表划分的多个功能模块是基于寄存器转换级电路中的模块的初始划分而进行的，但是综合网表划分的多个功能模块是在寄存器转换级电路中的初始划分的模块的基础上进行重新划分而得到的。
在获取到综合网表之后，可以对综合网表中包括的寄存器单元进行分析处理，从而可以获取到与综合网表相对应的多个设计功能，而后可以将综合网表按照设计功能划分为多个功能模块，其中，每个功能模块均具有边界和层次信息，所存在的边界和层次信息用于方便识别综合网表中所包括的功能模块。并且，在对综合网表进行模块划分操作时，多个功能模块的划分方式并不改变综合网表对应的寄存器传输级的逻辑层次结构。根据本发明的一实施方式，多个所述功能模块的划分方式仅用于形式验证阶段。
举例来说，如图2所示，在获取到综合网表之后，可以对综合网表进行分析识别，确定综合网表所对应的设计功能包括设计功能a、设计功能b、设计功能c和设计功能d，在获取到设计功能之后，可以将综合网表中包括的多个寄存器单元按照上述的设计功能划分为四个功能模块，即功能模块A、功能模块B、功能模块C和功能模块D，其中，功能模块A与设计功能a相对应，功能模块B与设计功能b相对应，功能模块C与设计功能c相对应，功能模块D与设计功能d相对应。
可以理解的是，划分后的一个功能模块可以对应一个或多个设计功能，本领域技术人员可以根据具体的设计需求和应用场景进行设置。例如：在对综合网表进行分析识别时，可以确定综合网表所对应的设计功能包括设计功能a、设计功能b、设计功能c、设计功能d、设计功能e和设计功能f，在获取到上述的设计功能之后，可以将综合网表中包括的多个寄存器单元按照上述的设计功能划分为四个功能模块，即功能模块A、功能模块B、功能模块C和功能模块D。其中，功能模块A可以与设计功能a相对应，功能模块B可以与设计功能b和设计功能c相对应，功能模块C可以与设计功能d相对应，功能模块D可以与设计功能e和设计功能f相对应。当然的，功能模块与设计功能之间的对应关系并不限于上述举例说明，本领域技术人员可以根据具体的应用需求和设计需求进行任意设置，在此不再赘述。
另外，功能模块A中可以包括一个或多个寄存器单元，同理的，功能模块B、功能模块C和功能模块D中均可以包括一个或多个寄存器单元。需要注意的是，无论将综合网表中的多个寄存器单元按照设计功能划分为多个功能模块，但是，对于综合网表中各个寄存器单元而言，其输入输出关系与划分后多个功能模块中的各个寄存器单元的输入输出关系相同，即多个功能模块的划分方式并不改变综合网表对应的寄存器传输级的逻辑层次结构。
步骤S103：基于多个功能模块对综合网表进行形式验证。
在获取到多个功能模块之后，可以基于多个功能模块对综合网表进行形式验证；具体的，基于多个功能模块对综合网表进行形式验证可以包括以下至少之一：对多个功能模块中的至少一个功能模块单独进行形式验证；对包括至少两个功能模块的至少一个功能模块单元进行形式验证；对由所有功能模块构成的整体进行形式验证。
根据本发明的一实施方式，由于将综合网表按照设计功能划分为多个功能模块，可以同时对多个功能模块进行形式验证，以提高形式验证的效率。也就是说，由于将综合网表按照设计功能划分为多个功能模块，因此可以对多个功能模块进行并行处理，从而提高了形式验证的效率。另外，需要说明的是，由于根据不同的划分方案，可以将综合网表划分为不同类型的功能模块集合，其中，每一个功能模块集合分别对应一个划分方案。进一步，可以依据每一个划分方案来对该综合网表分别进行形式验证，从而提高了形式验证的质量。此外，还可以依据不同的优先级，将综合网表划分不同的功能模块集合，以使得形式验证的划分更加灵活。例如，综合网表包括的四个功能模块，它们分别是功能模块A、功能模块B、功能模块C和功能模块D。若功能模块A和功能模块B的优先级高于其他功能模块，则可以优选验证功能模块A和功能模块B。在一个实施方式中，若对某一个功能模块进行了修改，则可以设定这个功能模块的优先级高于其他功能模块的优先级。
举例来说，在获取到综合网表包括的四个功能模块(功能模块A、功能模块B、功能模块C和功能模块D)之后，则可以基于获取的四个功能模块实行对综合网表进行形式验证的操作。具体的，在基于多个功能模块对综合网表进行形式验证时，一种可实现的方式为：分别对功能模块A、功能模块B、功能模块C和功能模块D进行单独的形式验证操作；又一种可实现的方式为：对由所有功能模块构成的整体进行形式验证操作。一般情况下，为了保证形式验证操作的稳定可靠性，可以先对功能模块单独地进行形式验证操作，在四个功能模块均通过形式验证操作之后，则可以对由四个功能模块构成的整体进行形式验证操作。
还存在另一种可实现的方式，可以对包括至少两个功能模块的至少一个功能模块单元进行形式验证，例如：对由功能模块A和功能模块B构成的功能模块单元一进行形式验证，对功能模块C和功能模块D构成的功能模块单元二进行形式验证。一般情况下，为了保证形式验证操作的稳定可靠性，可以先对包括至少两个功能模块的至少一个功能模块单元进行形式验证，在至少一个功能模块单元通过形式验证操作之后，可以对由四个功能模块构成的整体进行形式验证操作。
本实施例提供的芯片的形式验证方法，通过获取与芯片设计代码相对应的综合网表，将综合网表按照设计功能划分为多个功能模块，而后基于多个功能模块对综合网表进行形式验证，有效地保证了形式验证的质量和效率，并且，在遇到对综合网表进行迭代修改操作时，可以基于功能模块所具有的边界和层次信息实现对进行迭代修改操作的功能模块进行精准定位，进而便于保证对综合网表进行迭代修改的准确性和快速迭代操作，进一步保证了形式验证的准确性，有效地保证了该方法使用的稳定可靠性。
在一些实例中，在基于多个功能模块对综合网表进行形式验证时，本实施例中的方法还可以包括：
步骤S200：针对多个功能模块，检测功能模块进行形式验证的状态是否为正常状态。
在获取到多个功能模块之后，即可以基于多个功能模块进行形式验证，其中，在功能模块进行形式验证操作的过程中，功能模块进行形式验证的工作状态可以包括正常状态和异常状态，正常状态用于标识功能模块进行正常的形式验证操作，异常状态用于标识功能模块无法进行正常的形式验证操作，该异常状态可以是由功能模块的逻辑过于复杂、形式验证的时间较长、形式验证操作异常等等原因导致的。例如，异常状态为无结果(inclusive)，异常结束，或者验证超时。为了能够保证形式验证的质量和效率，在获取到多个功能模块之后，可以检测功能模块进行形式验证的状态是否为正常状态；具体的，参考附图3所示，检测功能模块进行形式验证的状态是否为正常状态可以包括：
步骤S301：获取与功能模块相对应的验证时间。
步骤S302：根据验证时间检测功能模块进行形式验证的状态是否为正常状态。
在对功能模块进行形式验证的过程中，可以获取与功能模块相对应的验证时间，而后可以根据对验证时间进行分析处理，以实现根据验证时间检测功能模块进行形式验证的状态是否为正常状态，具体的，根据验证时间检测功能模块进行形式验证的状态是否为正常状态可以包括：
步骤S3021：在验证时间小于预设时间阈值时，则确定功能模块进行形式验证的状态为正常状态。
步骤S3022：在验证时间大于或等于预设时间阈值时，则确定功能模块进行形式验证的状态为异常状态。
具体的，预设时间阈值是预先配置的时间信息，该预设时间阈值用于作为确定功能模块进行形式验证的状态为正常状态的最大时间限值，可以理解的是，本实施例对于预设时间阈值的时间信息不做限定，本领域技术人员可以根据具体的应用场景和设计需求进行设置，例如：预设时间阈值可以为10min、15min或者20min等等，在获取到验证时间之后，可以将验证时间与预设时间阈值进行分析比较，若验证时间小于预设时间阈值，则说明此时的功能模块在预设时间阈值内已经获取到相应的形式验证结果，进而可以确定功能模块进行形式验证的状态为正常状态。若验证时间大于或等于预设时间阈值，则说明此时的功能模块在预设时间阈值内未获取到相应的形式验证结果，进而可以确定功能模块进行形式验证的状态为异常状态。
本实施例中，通过获取与功能模块相对应的验证时间，根据验证时间检测功能模块进行形式验证的状态是否为正常状态，有效地实现了准确地检测功能模块进行形式验证的状态是否为正常状态，从而便于实现通过功能模块进行形式验证的状态来判断对综合网表进行形式验证的状态，进一步提高了进行形式验证操作的质量和效率。
图4为本发明实施例提供的另一种芯片的形式验证方法的流程示意图；在上述实施例的基础上，继续参考附图4所示，在确定功能模块进行形式验证的状态为异常状态之后，本实施例中的方法还可以包括：
步骤S401：将功能模块划分为多个子功能模块，其中，每个子功能模块具有边界和层次信息。
步骤S402：基于多个子功能模块对功能模块进行形式验证。
在一些实例中，将功能模块划分为多个子功能模块可以包括：
步骤S4011：获取与功能模块相对应的模块设计信息。
步骤S4012：根据模块设计信息将功能模块划分为多个子功能模块。
其中，在功能模块进行形式验证的状态为异常状态时，为了能够提高对综合网表进行形式验证的质量和效率，缩短形式验证所需要的时间，可以直接对处于异常状态的功能模块再次进行模块划分操作，即将功能模块划分为多个子功能模块，所划分的每个子功能模块具有边界和层次信息，其中，每个子功能模块所具有的边界和层次信息用于方便识别功能模块中所包括的子功能模块。并且，在将功能模块划分为多个子功能模块时，多个子功能模块的划分方式并不改变功能模块对应的寄存器传输级的逻辑层次结构。在获取到多个子功能模块之后，可以基于多个子功能模块实现对功能模块进行形式验证的操作，从而提高了形式验证的质量和效率。
举例来说，如图5所示，在功能模块A进行形式验证的状态为异常状态时，则可以获取该功能模块A所对应的模块设计功能，假设：模块设计功能包括模块设计功能a、模块设计功能b、模块设计功能c和模块设计功能d，在获取到上述的模块设计功能之后，可以将功能模块A中包括的多个寄存器单元按照上述的模块设计功能划分为四个子功能模块，即将功能模块A划分为：子功能模块A1、子功能模块A2、子功能模块A3和子功能模块A4，其中，子功能模块A1可以与模块设计功能a相对应，子功能模块A2可以与模块设计功能b相对应，子功能模块A3可以与模块设计功能c相对应，子功能模块A4可以与模块设计功能d相对应。
相类似的，在功能模块B进行形式验证的状态为异常状态时，则可以获取该功能模块B所对应的模块设计功能，假设：模块设计功能包括四个模块设计功能时，可以按照上述的四个模块设计功能将功能模块B划分为子功能模块B1、子功能模块B2、子功能模块B3和子功能模块B4。在功能模块C进行形式验证的状态为异常状态时，则可以获取该功能模块C所对应的模块设计功能，假设：模块设计功能包括两个模块设计功能时，则可以按照上述的两个模块设计功能将功能模块C划分为子功能模块C1和子功能模块C2。在功能模块D进行形式验证的状态为异常状态时，则可以获取该功能模块D所对应的模块设计功能，假设：模块设计功能包括两个模块设计功能时，则可以按照上述的两个模块设计功能将功能模块D划分为子功能模块D1和子功能模块D2。
本实施例中，在确定功能模块进行形式验证的状态为异常状态之后，将功能模块划分为多个子功能模块，而后基于多个子功能模块对功能模块进行形式验证，有效地实现了在对功能模块进行形式验证的过程中出现问题时，通过层次再次划分的方式将该功能模块划分为多个子功能模块，而后基于子功能模块对功能模块进行形式验证，从而不仅保证了对功能模块进行形式验证的稳定可靠性，并且也有效地缩短了形式验证的运行时间，进一步提高了形式验证的质量和效率。
图6为本发明实施例提供的又一种芯片的形式验证方法的流程示意图；在上述任意一个实施例的基础上，继续参考附图6所示，本实施例中的方法还可以包括：
步骤S601：检测综合网表是否发生更新。
步骤S602：在综合网表发生更新时，确定与综合网表相对应的网表更新部分。
步骤S603：获取与网表更新部分相对应的至少一个更新功能模块。
步骤S604：仅对至少一个更新功能模块进行形式验证。
在芯片的设计流程过程中，可以根据设计需求或者形式验证结果对综合网表进行更新优化操作。此时，为了能够保证对更新后综合网表进行形式验证的质量和效率，可以对综合网表进行检测分析，以检测综合网表是否发生更新，具体的，在检测综合网表是否发生更新时，一种可实现的方式为，可以按照预设的检测周期来检测综合网表是否发生更新；或者，另一种可实现的方式为，可以实时检测综合网表是否发生更新。
具体的，检测综合网表是否发生更新的过程可以包括：获取当前综合网表，而后将当前综合网表与历史综合网表进行分析比较，在当前综合网表与历史综合网表相同时，则可以确定综合网表未发生更新操作；在当前综合网表与历史综合网表不同时，则可以确定综合网表发生更新操作，即综合网表由历史综合网表更新为当前综合网表。当然的，本领域技术人员也可以采用其他的方式来检测综合网表是否发生更新，只要能够保证对综合网表是否发生更新进行检测的准确可靠性即可。
进一步的，在检测结果为综合网表发生更新时，则可以确定与综合网表相对应的网表更新部分，而后可以获取与网表更新部分相对应的至少一个更新功能模块，在确定至少一个更新功能模块之后，可以仅对至少一个更新功能模块进行形式验证。
举例来说，现存在综合网表一和综合网表二，综合网表一中包括有：网表部分W1、网表部分W2、网表部分W3和网表部分W4，综合网表二中包括有网表部分W1、网表部分W2、网表部分W`3和网表部分W`4，通过对上述两个综合网表进行分析比较，则可以确定网表更新部分为综合网表二中包括的网表部分W`3和网表部分W`4。在获取到上述网表更新部分之后，可以确定与网表更新部分相对应的至少一个更新功能模块，例如：更新功能模块包括功能模块C和功能模块D，此时，在该综合网表所对应的其他功能模块通过形式验证时，则可以仅对至少一个更新功能模块进行形式验证，从而有效地提高了进行形式验证操作的质量和效率。
本实施例中，通过检测综合网表是否发生更新，在综合网表发生更新时，确定与综合网表相对应的网表更新部分；而后获取与网表更新部分相对应的至少一个更新功能模块，并仅对至少一个更新功能模块进行形式验证，从而有效地实现了在遇到对综合网表进行修改迭代的时候，可以对与修改迭代操作相对应的更新功能模块进行快速迭代，并且，在其他的功能模块通过形式验证操作的情况下，可以只对更新功能模块进行形式验证，进一步保证了形式验证的质量和效率。
图7为本发明实施例提供的另一种芯片的形式验证方法的流程示意图；在上述任意一个实施例的基础上，继续参考附图7所示，在对综合网表进行形式验证的过程中，可以对综合网表进行迭代修改，而修改迭代的过程往往只是针对综合网表的一部分。此时，为了能够提高对综合网表进行形式验证的质量和效率，可以对综合网表中通过形式验证、且未进行迭代修改的功能模块无需再次进行形式验证操作。具体的，为了能够实现上述的技术方案，在基于多个功能模块对综合网表进行形式验证之前，本实施例中的方法还可以包括：
步骤S701：识别功能模块是否通过形式验证。
步骤S702：在功能模块通过形式验证时，将功能模块设置为用于标识已通过形式验证的黑盒模块。
具体的，在基于多个功能模块对综合网表进行形式验证之前，可以识别功能模块是否通过形式验证，若功能模块已通过形式验证，则可以将该功能模块设置为用于标识已通过形式验证的黑盒模块，以便下次再次对综合网表进行形式验证操作时，可以无需对黑盒模块再次进行形式验证操作，只需要对未通过形式验证的其他功能模块进行形式验证，这样有效地缩短了形式验证所需要的时间，进一步提高了形式验证的质量和效率。
举例来说，在将综合网表划分为功能模块A、功能模块B、功能模块C和功能模块D之后，可以对上述的功能模块进行分析识别，以识别功能模块是否通过形式验证，假设功能模块A和功能模块D通过形式验证，功能模块B和功能模块C未通过形式验证，此时，则功能模块A和功能模块D设置为黑盒模块，具体的，可以将功能模块A和功能模块D上添加上黑盒模块的标识信息，这样可以快速区分出黑盒模块与其他的功能模块，便于对其他的功能模块进行形式验证操作。
图8为本发明实施例提供的又一种芯片的形式验证方法的流程示意图；在上述实施例的基础上，继续参考附图8所示，本实施例中的基于多个功能模块对综合网表进行形式验证可以包括：
步骤S801：识别多个功能模块中是否包括已通过形式验证的黑盒模块。
步骤S802：若多个功能模块中包括黑盒模块，则对多个功能模块中除了黑盒模块的其他功能模块进行形式验证。
具体的，在对多个功能模块进行形式验证时，为了进一步提高形式验证的质量和效率，可以识别多个功能模块中是否包括已通过形式验证的黑盒模块，在多个功能模块中包括黑盒模块时，可以对多个功能模块中除了黑盒模块之外的其他功能模块进行形式验证。
举例来说，多个功能模块包括功能模块A、功能模块B、功能模块C和功能模块D，而后，通过对上述多个功能模块进行分析识别可知，上述的功能模块B和功能模块C是已经通过形式验证的黑盒模块，此时，则在对多个功能模块进行形式验证时，则可以只对功能模块A和功能模块D进行形式验证，而无需对功能模块B和功能模块C进行形式验证。这样有效地缩短了形式验证所需要的时间，进一步提高了形式验证的质量和效率。
图9为本发明实施例提供的另一种芯片的形式验证方法的流程示意图；在上述任意一个实施例的基础上，参考附图9所示，综合网表中包括除了多个功能模块之外的寄存器传输级代码，此时，本实施例中的方法还可以包括：
步骤S901：获取针对寄存器传输级代码的验证请求。
步骤S902：根据验证请求对寄存器传输级代码进行形式验证。
其中，如图10所示，综合网表可以包括多个功能模块和其他区域，其他区域是指设置于功能模块的周围，并且，在其他区域中可以包括有除了功能模块之外的寄存器传输级代码，用户除了对功能模块中提出形式验证需求之外，还可以对其他区域中的寄存器传输级代码提出形式验证需求。当获取到用户针对其他区域中的寄存器传输级代码的验证请求时，则可以根据该验证请求对其他区域中的寄存器传输器代码进行形式验证，该形式验证操作的具体实现方式与上述对功能模块进行形式验证的具体实现方式相类似，具体可参考上述陈述内容，在此不再赘述。
具体应用时，本应用实施例提供了一种形式验证方法，该方法通过将综合网表划分为多个逻辑组合模块，而后基于多个逻辑组合模块实现对综合网表的形式验证操作，进而保证了对综合网表进行形式验证的稳定可靠性。具体的，在将综合网表进行模块划分时，即综合考虑了形式验证的所需资源和时间。在逻辑组合模块划分固定之后，可以针对逻辑组合模块进行形式验证操作，若对逻辑组合模块进行形式验证的过程出现问题，则可以再次对逻辑组合模块进行层次划分操作，而后可以基于层次划分操作处理后的多个子逻辑组合模块再次进行形式验证操作，从而有效地缩短了形式验证操作所需要的运行时间，同时，在遇到需要对综合网表进行修改迭代的时候，可以只对进行修改迭代部分所对应的模块进行形式验证操作。
具体的，如图2所示，以将综合网表划分为功能模块A、功能模块B、功能模块C和功能模块D为例进行说明：
应用场景一，形式验证方法可以包括：
步骤1：分别对功能模块A、功能模块B、功能模块C和功能模块D单独进行形式验证。
步骤2：在功能模块A、功能模块B、功能模块C和功能模块D通过形式验证之后，可以对由功能模块A、功能模块B、功能模块C和功能模块D所构成的整体进行形式验证。
应用场景二，形式验证方法可以包括：
步骤11：对由功能模块A和功能模块B构成的功能模块单元一、由功能模块C和功能模块D构成的功能模块单元二进行形式验证。
步骤12：在上述的功能模块单元一和功能模块单元二通过形式验证之后，可以对由功能模块A、功能模块B、功能模块C和功能模块D所构成的整体进行形式验证。
应用场景三，形式验证方法可以包括：
步骤111：分别对功能模块A、功能模块B、功能模块C和功能模块D单独进行形式验证。
步骤112：在功能模块A和功能模块C未形式验证、功能模块B和功能模块D通过形式验证之后，则可以对功能模块A和功能模块C按照设计功能再次进行模块划分操作。
例如：可以将功能模块A划分为子功能模块A1和子功能模块A2，将功能模块C划分为子功能模块C1、子功能模块C2和子功能模块C3等等，而对于功能模块B和功能模块D可以标识为通过验证的黑盒模块。
步骤113：基于子功能模块对功能模块A和功能模块C分别进行形式验证，在功能模块A和功能模块C通过形式验证之后，可以对由功能模块A、功能模块B、功能模块C和功能模块D所构成的整体进行形式验证。
应用场景四，本应用实施例中存在对综合网表进行更新操作，此时，形式验证方法可以包括：
步骤1111：基于对综合网表进行的更新操作，确定与更新操作相对应的更新功能模块。
步骤1112：假设更新功能模块为功能模块D，此时，在上述的功能模块A、功能模块B和功能模块C均为黑盒模块时，则可以仅对功能模块D进行形式验证。
步骤1113：在功能模块D通过形式验证之后，则可以对由功能模块A、功能模块B、功能模块C和功能模块D所构成的整体进行形式验证。
需要注意的是，在上述任意的应用场景中，在对综合网表或者功能模块进行模块划分时，所划分后的模块可以具有边界和层次信息，也可以不具有边界和层次信息，在功能模块或者子功能模块不具有边界和层次信息时，会影响综合对面积，功耗和性能的优化操作。因此，较为优选的，划分后的模块或者子模块可以具有边界和层次信息。
本应用实施例提供的形式验证方法，实现了对综合网表进行友好的综合配置(即对综合网表进行模块划分操作)，极大地提高了形式验证的效率，便于实现形式验证操作的自动化；另外，在将综合网表划分模块之后，通过对划分后的模块实现对综合网表的形式验证操作，有效地减小了设计代码到综合网表进行形式验证操作所需要的验证时间和占用资源，进而实现了形式验证高效并减少资源占用；同时，也可以保证综合面积、功耗和性能优化不受过大影响，进而有效地减小了在芯片设计项目的后期，因对RTL代码进行修改而影响了对形式验证操作所需要的迭代时间。
图11为本发明实施例提供的一种芯片的形式验证设备的结构示意图。参考附图11所示，本实施例提供了一种芯片的形式验证设备，该形式验证设备可以执行上述图1所示的形式验证方法。具体的，该形式验证设备可以包括：
存储器12，用于存储计算机程序；
处理器11，用于运行存储器12中存储的计算机程序以实现：
获取与芯片设计代码相对应的综合网表；
将综合网表按照设计功能划分为多个功能模块，其中，每个功能模块均具有边界和层次信息，多个功能模块的划分方式不改变综合网表对应的寄存器传输级的逻辑层次结构；
基于多个功能模块对综合网表进行形式验证。
其中，形式验证设备的结构中还可以包括通信接口13，用于电子设备与其他设备或通信网络通信。
在一些实例中，在处理器11基于多个功能模块对综合网表进行形式验证时，处理器11用于执行以下至少之一：对多个功能模块中的至少一个功能模块单独进行形式验证；对包括至少两个功能模块的至少一个功能模块单元进行形式验证；对由所有功能模块构成的整体进行形式验证。
在一些实例中，在处理器11基于多个功能模块对综合网表进行形式验证时，处理器11还用于：针对多个功能模块，检测功能模块进行形式验证的状态是否为正常状态。
在一些实例中，在处理器11检测功能模块进行形式验证的状态是否为正常状态时，处理器11还用于：获取与功能模块相对应的验证时间；根据验证时间检测功能模块进行形式验证的状态是否为正常状态。
在一些实例中，在处理器11根据验证时间检测功能模块进行形式验证的状态是否为正常状态时，处理器11还用于：在验证时间小于预设时间阈值时，则确定功能模块进行形式验证的状态为正常状态；在验证时间大于或等于预设时间阈值时，则确定功能模块进行形式验证的状态为异常状态。
在一些实例中，在确定功能模块进行形式验证的状态为异常状态之后，处理器11还用于：将功能模块划分为多个子功能模块，其中，每个子功能模块具有边界和层次信息；基于多个子功能模块对功能模块进行形式验证。
在一些实例中，在处理器11将功能模块划分为多个子功能模块时，处理器11用于：获取与功能模块相对应的模块设计信息；根据模块设计信息将功能模块划分为多个子功能模块。
在一些实例中，处理器11还用于：检测综合网表是否发生更新；在综合网表发生更新时，确定与综合网表相对应的网表更新部分；获取与网表更新部分相对应的至少一个更新功能模块；仅对至少一个更新功能模块进行形式验证。
在一些实例中，在基于多个功能模块对综合网表进行形式验证之前，处理器11还用于：识别功能模块是否通过形式验证；在功能模块通过形式验证时，将功能模块设置为用于标识已通过形式验证的黑盒模块。
在一些实例中，在处理器11基于多个功能模块对综合网表进行形式验证时，处理器11还用于：识别多个功能模块中是否包括已通过形式验证的黑盒模块；在多个功能模块中包括黑盒模块时，则对多个功能模块中除了黑盒模块的其他功能模块进行形式验证。
在一些实例中，综合网表中包括除了多个功能模块之外的寄存器传输级代码，处理器11还用于：获取针对寄存器传输级代码的验证请求；根据验证请求对寄存器传输级代码进行形式验证。
图11所示设备可以执行图1-图10所示实施例的方法，本实施例未详细描述的部分，可参考对图1-图10所示实施例的相关说明。该技术方案的执行过程和技术效果参见图1-图10所示实施例中的描述，在此不再赘述。
另外，本发明实施例提供了一种计算机存储介质，用于储存电子设备所用的计算机软件指令，其包含用于执行上述图1-图10所示方法实施例中芯片的形式验证方法所涉及的程序。
以上各个实施例中的技术方案、技术特征在与本相冲突的情况下均可以单独，或者进行组合，只要未超出本领域技术人员的认知范围，均属于本申请保护范围内的等同实施例。
在本发明所提供的几个实施例中，应该理解到，本发明揭示的方法，可以通过其它的方式实现。例如，以上所描述的用于芯片的形式验证方法、设备和存储介质的实施例仅仅是示意性的。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得计算机处理器(processor)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、磁盘或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (23)
1.一种芯片的形式验证方法，其特征在于，包括：
获取与芯片设计代码相对应的综合网表；
将所述综合网表按照设计功能划分为多个功能模块，其中，每个所述功能模块均具有边界和层次信息，多个所述功能模块的划分方式不改变所述综合网表对应的寄存器传输级的逻辑层次结构；
基于多个所述功能模块对所述综合网表进行形式验证。
2.根据权利要求1所述的方法，其特征在于，基于多个所述功能模块对所述综合网表进行形式验证，包括以下至少之一：
对多个所述功能模块中的至少一个功能模块单独进行形式验证；
对包括至少两个功能模块的至少一个功能模块单元进行形式验证；
对由所有功能模块构成的整体进行形式验证。
3.根据权利要求1所述的方法，其特征在于，在基于多个所述功能模块对所述综合网表进行形式验证时，所述方法还包括：
针对多个功能模块，检测所述功能模块进行形式验证的状态是否为正常状态。
4.根据权利要求3所述的方法，其特征在于，所述检测所述功能模块进行形式验证的状态是否为正常状态，包括：
获取与所述功能模块相对应的验证时间；
根据所述验证时间检测所述功能模块进行形式验证的状态是否为正常状态。
5.根据权利要求4所述的方法，其特征在于，根据所述验证时间检测所述功能模块进行形式验证的状态是否为正常状态，包括：
在所述验证时间小于预设时间阈值时，则确定所述功能模块进行形式验证的状态为正常状态；
在所述验证时间大于或等于预设时间阈值时，则确定所述功能模块进行形式验证的状态为异常状态。
6.根据权利要求3所述的方法，其特征在于，在确定所述功能模块进行形式验证的状态为异常状态之后，所述方法还包括：
将所述功能模块划分为多个子功能模块，其中，每个所述子功能模块具有边界和层次信息；
基于多个所述子功能模块对所述功能模块进行形式验证。
7.根据权利要求6所述的方法，其特征在于，将所述功能模块划分为多个子功能模块，包括：
获取与所述功能模块相对应的模块设计信息；
根据所述模块设计信息将所述功能模块划分为多个子功能模块。
8.根据权利要求1-7中任意一项所述的方法，其特征在于，所述方法还包括：
检测所述综合网表是否发生更新；
在所述综合网表发生更新时，确定与所述综合网表相对应的网表更新部分；
获取与所述网表更新部分相对应的至少一个更新功能模块；
仅对至少一个所述更新功能模块进行形式验证。
9.根据权利要求1-7中任意一项所述的方法，其特征在于，在基于多个所述功能模块对所述综合网表进行形式验证之前，所述方法还包括：
识别所述功能模块是否通过形式验证；
在所述功能模块通过形式验证时，将所述功能模块设置为用于标识已通过形式验证的黑盒模块。
10.根据权利要求9所述的方法，其特征在于，基于多个所述功能模块对所述综合网表进行形式验证，包括：
识别多个所述功能模块中是否包括已通过形式验证的黑盒模块；
在多个所述功能模块中包括黑盒模块时，则对多个所述功能模块中除了所述黑盒模块的其他功能模块进行形式验证。
11.根据权利要求1-7中任意一项所述的方法，其特征在于，所述综合网表中包括除了多个功能模块之外的寄存器传输级代码，所述方法还包括：
获取针对所述寄存器传输级代码的验证请求；
根据所述验证请求对所述寄存器传输级代码进行形式验证。
12.一种芯片的形式验证设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于运行所述存储器中存储的计算机程序以实现：
获取与芯片设计代码相对应的综合网表；
将所述综合网表按照设计功能划分为多个功能模块，其中，每个所述功能模块均具有边界和层次信息，多个所述功能模块的划分方式不改变所述综合网表对应的寄存器传输级的逻辑层次结构；
基于多个所述功能模块对所述综合网表进行形式验证。
13.根据权利要求12所述的设备，其特征在于，在所述处理器基于多个所述功能模块对所述综合网表进行形式验证时，所述处理器用于执行以下至少之一：
对多个所述功能模块中的至少一个功能模块单独进行形式验证；
对包括至少两个功能模块的至少一个功能模块单元进行形式验证；
对由所有功能模块构成的整体进行形式验证。
14.根据权利要求12所述的设备，其特征在于，在所述处理器基于多个所述功能模块对所述综合网表进行形式验证时，所述处理器还用于：
针对多个功能模块，检测所述功能模块进行形式验证的状态是否为正常状态。
15.根据权利要求14所述的设备，其特征在于，在所述处理器检测所述功能模块进行形式验证的状态是否为正常状态时，所述处理器还用于：
获取与所述功能模块相对应的验证时间；
根据所述验证时间检测所述功能模块进行形式验证的状态是否为正常状态。
16.根据权利要求15所述的设备，其特征在于，在所述处理器根据所述验证时间检测所述功能模块进行形式验证的状态是否为正常状态时，所述处理器还用于：
在所述验证时间小于预设时间阈值时，则确定所述功能模块进行形式验证的状态为正常状态；
在所述验证时间大于或等于预设时间阈值时，则确定所述功能模块进行形式验证的状态为异常状态。
17.根据权利要求14所述的设备，其特征在于，在确定所述功能模块进行形式验证的状态为异常状态之后，所述处理器还用于：
将所述功能模块划分为多个子功能模块，其中，每个所述子功能模块具有边界和层次信息；
基于多个所述子功能模块对所述功能模块进行形式验证。
18.根据权利要求17所述的设备，其特征在于，在所述处理器将所述功能模块划分为多个子功能模块时，所述处理器还用于：
获取与所述功能模块相对应的模块设计信息；
根据所述模块设计信息将所述功能模块划分为多个子功能模块。
19.根据权利要求12-18中任意一项所述的设备，其特征在于，所述处理器还用于：
检测所述综合网表是否发生更新；
在所述综合网表发生更新时，确定与所述综合网表相对应的网表更新部分；
获取与所述网表更新部分相对应的至少一个更新功能模块；
仅对至少一个所述更新功能模块进行形式验证。
20.根据权利要求12-18中任意一项所述的设备，其特征在于，在基于多个所述功能模块对所述综合网表进行形式验证之前，所述处理器还用于：
识别所述功能模块是否通过形式验证；
在所述功能模块通过形式验证时，将所述功能模块设置为用于标识已通过形式验证的黑盒模块。
21.根据权利要求20所述的设备，其特征在于，在所述处理器基于多个所述功能模块对所述综合网表进行形式验证时，所述处理器还用于：
识别多个所述功能模块中是否包括已通过形式验证的黑盒模块；
在多个所述功能模块中包括黑盒模块时，则对多个所述功能模块中除了所述黑盒模块的其他功能模块进行形式验证。
22.根据权利要求12-18中任意一项所述的设备，其特征在于，所述综合网表中包括除了多个功能模块之外的寄存器传输级代码，所述处理器还用于：
获取针对所述寄存器传输级代码的验证请求；
根据所述验证请求对所述寄存器传输级代码进行形式验证。
23.一种计算机可读存储介质，其特征在于，所述存储介质为计算机可读存储介质，该计算机可读存储介质中存储有程序指令，所述程序指令用于实现权利要求1-11中任意一项所述的芯片的形式验证方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2019/128734 WO2021128171A1 (zh) | 2019-12-26 | 2019-12-26 | 芯片的形式验证方法、设备和存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112585588A true CN112585588A (zh) | 2021-03-30 |
Family
ID=75117154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980051944.2A Pending CN112585588A (zh) | 2019-12-26 | 2019-12-26 | 芯片的形式验证方法、设备和存储介质 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112585588A (zh) |
| WO (1) | WO2021128171A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113688587A (zh) * | 2021-08-31 | 2021-11-23 | 上海商汤阡誓科技有限公司 | 一种电路布图的生成方法、装置、计算机设备及存储介质 |
| CN115062570A (zh) * | 2022-07-25 | 2022-09-16 | 阿里巴巴（中国）有限公司 | 一种形式验证方法、装置、设备及计算机存储介质 |
| CN115796093A (zh) * | 2023-01-03 | 2023-03-14 | 摩尔线程智能科技(北京)有限责任公司 | 电路时序优化方法、装置、电子设备及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013044494A1 (zh) * | 2011-09-30 | 2013-04-04 | 中国科学院微电子研究所 | 集成电路仿真方法及系统 |
| US20140351777A1 (en) * | 2010-02-12 | 2014-11-27 | Synopsys Taiwan Co., LTD. | Prototype and emulation system for multiple custom prototype boards |
| CN105787148A (zh) * | 2015-01-12 | 2016-07-20 | 联发科技股份有限公司 | 设计集成电路的方法 |
| CN107895087A (zh) * | 2017-11-29 | 2018-04-10 | 中科亿海微电子科技（苏州）有限公司 | 可编程逻辑电路模块级仿真配码自动生成的方法及系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106295048A (zh) * | 2016-08-19 | 2017-01-04 | 西安电子科技大学 | 一种数字芯片功能验证方法及系统 |
-
2019
- 2019-12-26 CN CN201980051944.2A patent/CN112585588A/zh active Pending
- 2019-12-26 WO PCT/CN2019/128734 patent/WO2021128171A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140351777A1 (en) * | 2010-02-12 | 2014-11-27 | Synopsys Taiwan Co., LTD. | Prototype and emulation system for multiple custom prototype boards |
| WO2013044494A1 (zh) * | 2011-09-30 | 2013-04-04 | 中国科学院微电子研究所 | 集成电路仿真方法及系统 |
| CN105787148A (zh) * | 2015-01-12 | 2016-07-20 | 联发科技股份有限公司 | 设计集成电路的方法 |
| CN107895087A (zh) * | 2017-11-29 | 2018-04-10 | 中科亿海微电子科技（苏州）有限公司 | 可编程逻辑电路模块级仿真配码自动生成的方法及系统 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113688587A (zh) * | 2021-08-31 | 2021-11-23 | 上海商汤阡誓科技有限公司 | 一种电路布图的生成方法、装置、计算机设备及存储介质 |
| CN113688587B (zh) * | 2021-08-31 | 2024-03-22 | 上海商汤阡誓科技有限公司 | 一种电路布图的生成方法、装置、计算机设备及存储介质 |
| CN115062570A (zh) * | 2022-07-25 | 2022-09-16 | 阿里巴巴（中国）有限公司 | 一种形式验证方法、装置、设备及计算机存储介质 |
| CN115062570B (zh) * | 2022-07-25 | 2022-11-15 | 阿里巴巴（中国）有限公司 | 一种形式验证方法、装置、设备及计算机存储介质 |
| CN115796093A (zh) * | 2023-01-03 | 2023-03-14 | 摩尔线程智能科技(北京)有限责任公司 | 电路时序优化方法、装置、电子设备及存储介质 |
| CN115796093B (zh) * | 2023-01-03 | 2023-08-08 | 摩尔线程智能科技(北京)有限责任公司 | 电路时序优化方法、装置、电子设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021128171A1 (zh) | 2021-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112585588A (zh) | 芯片的形式验证方法、设备和存储介质 | |
| US7360185B2 (en) | Design verification using sequential and combinational transformations | |
| US8719752B1 (en) | Hierarchical crosstalk noise analysis model generation | |
| US10372856B2 (en) | Optimizing constraint solving by rewriting at least one bit-slice constraint | |
| CN113947050B (zh) | 用于生成形式验证环境的方法、电子设备及存储介质 | |
| CN113342669B (zh) | 一种缩短芯片代码覆盖率收敛时间的验证方法及装置 | |
| US20130091479A1 (en) | Parameter Matching Hotspot Detection | |
| CN114861578B (zh) | 保持时间违例修复方法、装置、设备及存储介质 | |
| CN114239453A (zh) | 仿真验证平台构建方法、仿真验证方法、装置及设备 | |
| CN112286750A (zh) | 一种gpio验证方法、装置、电子设备和介质 | |
| US7673288B1 (en) | Bypassing execution of a software test using a file cache | |
| US7380228B2 (en) | Method of associating timing violations with critical structures in an integrated circuit design | |
| CN103646031A (zh) | Drc文件的坐标数据对比方法 | |
| CN112732427A (zh) | 一种基于Redis集群的数据处理方法、系统和相关装置 | |
| US20130159241A1 (en) | Template clauses based sat techniques | |
| CN112567375A (zh) | 形式验证方法、信息识别方法、设备和存储介质 | |
| US20200004546A1 (en) | Shared compare lanes for dependency wake up in a pair-based issue queue | |
| WO2011094030A2 (en) | Zone-based optimization framework | |
| CN106339270B (zh) | 数据校验方法及装置 | |
| CN105868438A (zh) | 重新分配单元密度的方法及计算机 | |
| US20180373658A1 (en) | Conflict resolution on gpio pin multiplexing | |
| US8181146B1 (en) | Equivalence checker | |
| CN114861594A (zh) | 芯片的低功耗验证方法、装置、设备及存储介质 | |
| US9852259B2 (en) | Area and/or power optimization through post-layout modification of integrated circuit (IC) design blocks | |
| US11928410B1 (en) | Formal analysis methods for debug compilation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |