CN112583539A - 信号检测电路与信号检测方法 - Google Patents

信号检测电路与信号检测方法 Download PDF

Info

Publication number
CN112583539A
CN112583539A CN201910945440.7A CN201910945440A CN112583539A CN 112583539 A CN112583539 A CN 112583539A CN 201910945440 A CN201910945440 A CN 201910945440A CN 112583539 A CN112583539 A CN 112583539A
Authority
CN
China
Prior art keywords
signal
input signal
circuit
sampling
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910945440.7A
Other languages
English (en)
Inventor
陈炳宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910945440.7A priority Critical patent/CN112583539A/zh
Publication of CN112583539A publication Critical patent/CN112583539A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing

Abstract

本发明涉及信号检测电路与信号检测方法。本发明公开了一种信号检测电路，其包含有一取样电路以及一判断电路。在该信号检测电路的操作中，该取样电路使用连续多个频率信号来对一输入信号进行取样以产生一取样结果，其中该多个频率信号的相位不同，且频率都低于该输入信号；该判断电路根据该取样结果来判断该输入信号是否包含有效数据，以供判断该输入信号是否为来自一芯片外的输入信号，其中该芯片包含该信号检测电路。

Description

信号检测电路与信号检测方法
技术领域
本发明是有关于信号检测电路。
背景技术
在一般的通讯系统的相关芯片中，通常会设置一个信号检测电路以供判断是否有接收到来自其他装置的信号，以供进行后续的操作或是唤醒内部正在休眠的组件。上述信号检测电路一般可以采用整流器、开关电路取样技术或是高增益锁存电路取样技术来完成，然而，使用整流器时会由于信号衰减而造成在输入信号振幅较小时具有较差的准确度；使用开关电路取样技术时输入信号的振幅必须大于晶体管的导通电压才可正常操作，而输入信号的振幅太小时则会因为噪声影响而影响到准确度；且关于高增益锁存电路取样技术，则是因为在输入信号以及频率信号没有同步的情形下，会需要靠过取样(over-sampling)才能确保不会取样到输入信号的转态时间(transition time)，而过取样代表着需要多个锁存电路，因而增加了输入信号的负载效应，影响到信号质量，且也增加了制造成本。
发明内容
因此，本发明的目的之一在于提出一种信号检测电路，其通过使用较低频率的多个频率信号来取样高速的输入信号，且在该多个频率信号的相位设计上可以避免连续取样到输入信号的转态时间，以解决先前技术中所述的问题。
在本发明的一个实施例中，公开了一种信号检测电路，其包含有一取样电路以及一判断电路。在该信号检测电路的操作中，该取样电路使用多个频率信号来对一输入信号来进行取样以产生一取样结果，其中该多个频率信号的相位不同，且频率都低于该输入信号；且该判断电路根据该取样结果来判断该输入信号是否包含有效数据，以供判断该输入信号是否为来自一芯片外的输入信号，其中该芯片包含该信号检测电路。
在本发明的另一个实施例中，公开了一种信号检测方法，其包含有以下步骤：使用多个频率信号来对一输入信号来进行取样以产生一取样结果，其中该多个频率信号的相位不同，且频率都低于该输入信号；以及根据该取样结果来判断该输入信号是否包含有效数据，以供判断该输入信号是否为来自一芯片外的输入信号。
附图说明
图1为根据本发明一实施例的信号检测电路的示意图。
图2为根据本发明一实施例的频率信号产生电路的示意图。
图3绘示了多个频率信号的示意图。
图4为根据本发明一实施例的使用多个频率信号来对输入信号进行取样的示意图。
图5为根据本发明另一实施例的使用多个频率信号来对输入信号进行取样的示意图。
图6为根据本发明一实施例的取样电路的示意图。
图7为根据本发明一实施例的第一锁存取样电路的示意图。
图8绘示了图7中多个端点及信号的电压值。
图9为根据本发明一实施例的一种信号检测方法的流程图。
具体实施方式
图1为根据本发明一实施例的信号检测电路100的示意图。如图1所示，信号检测电路100包含了一取样电路110、一判断电路120、一频率信号产生电路130。在本实施例中，信号检测电路100是设置在一芯片的前端电路，且用来通过该芯片的一端点102来检测是否接收到来自另一装置的输入信号Din，以供一后端处理电路140进行相关的操作。举例来说，信号检测电路100可以实时地检测端点102上是否有信号(亦即，是否具有有效资料，或是是否具有振幅)，以通知后端处理电路140中的物理层电路以及媒体访问控制电路进行响应，或是唤醒后端处理电路140中正在进行休眠的电路。
在信号检测电路100的操作中，频率信号产生电路130会产生N个具有不同相位的频率信号CLK_1～CLK_N，其中N为任意适合的正整数，每一个频率信号CLK_1～CLK_N的相位不同，且频率都低于来自另一装置的输入信号Din的频率。此外，频率信号产生电路130会依序且循环地将频率信号CLK_1～CLK_N传送至取样电路110，以供取样电路110使用频率信号CLK_1～CLK_N中的其一对输入信号Din进行取样，以产生一取样结果Dsam。接着，判断电路120根据取样结果Dsam来判断输入信号Din是否包含有效数据，以供判断输入信号Din是否为来自端点102外的输入信号，以通知后端处理电路140进行相关操作。举例来说，若是取样结果Dsam指出输入信号Din都对应到逻辑“0”的低电压准位，则代表输入信号Din不具有振幅或有效数据；另外，若是取样结果Dsam指出输入信号Din有部分对应到逻辑“1”的高电压准位，则代表输入信号Din为来自端点102外的输入信号。
图2为根据本发明一实施例的频率信号产生电路130的示意图。如图2所示，频率信号产生电路130包含了一振荡器210、多个作为延迟电路的缓冲器(在本实施例中，仅绘出三个缓冲器220_1～220_3来做为说明)以及一多任务器230。在频率信号产生电路130的操作中，振荡器210用以产生一参考频率信号CLK_REF至缓冲器220_1，而缓冲器220_1～220_3的输出即分别作为频率信号CLK_1～CLK_3；多任务器230则会根据一控制信号Vc以依序输出频率信号CLK_1～CLK_3。图3绘示了频率信号CLK_1～CLK_3的示意图，频率信号CLK_1与CLK_2之间的相位差为“d1”(亦即，缓冲器220_2所提供的延迟量)，而频率信号CLK_2与CLK_3之间的相位差为“d2”(亦即，缓冲器220_3所提供的延迟量)，其中频率信号CLK_1～CLK_3具有相同的频率。需注意的是，图2所示的电路架构只是作为范例说明，而并非是本发明的限制，亦即只要频率信号产生电路130可以依序输出具有不同相位的多个频率信号，相关的电路可以有不同的设计。
参考图4所示的实施例，假设输入信号Din的周期为“T1”、输入信号Din的转态时间为“T”(可为一默认值)、频率信号产生电路130所产生的频率信号CLK_1～CLK_3的周期为“T2”、且频率信号CLK_1～CLK_3的周期为输入信号Din的周期的整数倍(亦即，T2＝n*T1，n为一正整数)，则此时只要将缓冲器220_2所提供的延迟量设计为使得频率信号CLK_1与CLK_2之间的相位差“d1”介于“T”与(T1-T)之间，就可以确保在频率信号的两个周期之内一定可以取样到非转态时间的区域，以快速且有效地检测输入信号Din。
另外，参考图5所示的实施例，假设频率信号CLK_1～CLK_3的周期为输入信号Din的周期的整数倍减去一延迟量，而该延迟量刚好等于缓冲器220_2所提供的延迟量“d1”(亦即，T2+d1＝n*T1，n为一正整数)，则此时只要另外将缓冲器220_3所提供的延迟量设计为使得频率信号CLK_2与CLK_3之间的相位差(d2-d1)介于“T”与(T1-T)之间，就可以确保在输入信号Din的三个周期之内一定可以取样到非转态时间的区域，以快速且有效地检测输入信号Din。
如上所述，通过以上实施例所述的信号检测电路，使用多个相位的频率信号CLK_1～CLK_3来对输入信号Din进行取样，可以有效地避免连续取样到输入信号Din的转态时间，特别是在频率信号CLK_1～CLK_3对输入信号Din的相位并未进行同步处理的情形下。此外，由于频率信号CLK_1～CLK_3的频率低于输入信号Din，因此在取样电路110设计上也比较简单，以降低信号检测电路100在设计与制造上的成本。
图6为根据本发明一实施例的取样电路110的示意图。在图6中，输入信号包含了作为差动信号的一第一输入信号DinP以及一第二输入信号DinN，且取样电路110包含了一第一锁存取样电路610、一第二锁存取样电路620以及一输出电路630。在取样电路110的操作中，第一锁存取样电路610接收第一输入信号DinP以及一第二输入信号DinN，并使用频率信号CLK、CLKB来对第一输入信号DinP进行取样以产生一第一取样后信号D1；而第二锁存取样电路620接收第一输入信号DinP以及一第二输入信号DinN，并使用频率信号CLK、CLKB来对第二输入信号DinN进行取样以产生一第二取样后信号D2，其中频率信号CLK为多任务器230的输出，亦即频率信号CLK依序为CLK_1、CLK_2、CLK_3、…，而频率信号CLKB为频率信号CLK的反相信号。接着，输出电路630可以对第一取样后信号D1以及第二取样后信号D2进行一逻辑运算，例如输出电路630可以是一或门(OR gate)，以产生取样结果Dsam。
在本实施例中，第一锁存取样电路610以及第二锁存取样电路620可以是任何包含锁存器以进行取样的电路，举例来说，图7绘示了根据本发明一实施例的第一锁存取样电路610的示意图。如图7所示，第一锁存取样电路610包含了一锁存器710、一设定/重设(set-reset，SR)锁存器720、两个反相器730、740、两个晶体管M1、M2以及多个开关SW1～SW5，其中开关SW1～SW5分别由频率信号CLK以及CLKB所控制。图8绘示了图7中的第一输入信号DinP、第二输入信号DinN、频率信号CLK、端点N1～N4以及第一取样后信号D1的电压值。此外，第二锁存取样电路620亦可采用类似图6所示的实施例来完成，而由于本领域具有通常知识者应能根据图6所示的实施例来实现第二锁存取样电路620中对二输入信号DinN进行取样的电路设计，故相关细节不再赘述。如上所述，本发明确实可以在使用简单架构的取样电路110的情形下，使用较低频率的频率信号CLK来有效地完成信号检测。
图9为根据本发明一实施例的一种信号检测方法的流程图。同时参考以上图1～8所公开的内容，信号检测方法的流程如下所述。
步骤900：流程开始。
步骤902：使用多个频率信号来对一输入信号来进行取样以产生一取样结果，其中该多个频率信号的相位不同，且频率都低于该输入信号。
步骤904：根据该取样结果来判断该输入信号是否包含有效数据，以供判断该输入信号是否为来自一芯片外的输入信号。
简要归纳本发明，在本发明的信号检测电路中，是通过锁存电路来使用较低频率的频率信号来取样较高频率的输入信号，因此可以减少锁存电路的数量并降低高速输入信号的负载效应以改善信号质量，并有效缩减芯片面积。此外，通过对频率信号进行特殊的相位设计，可以在输入信号与频率信号并未同步的情形下，也可以在三个输入信号的周期内至少有一次不会取样到输入信号的转态时间，以快速且有效地检测输入信号。
以上所述仅为本发明的优选实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
【符号说明】
100 信号检测电路
102、N1、N2、N3、N4 端点
110 取样电路
120 判断电路
130 频率信号产生电路
140 后端处理电路
210 振荡器
220_1～220_3 缓冲器
230 多任务器
610 第一锁存电路
620 第二锁存电路
630 输出电路
710 锁存器
720 SR锁存器
730、740 反相器
900～904 步骤
CLK_1、CLK_2、CLK_3、CLK_N、CLK、CLKB 频率信号
CLK_REF 参考频率信号
d1、d2 相位差
D1 第一取样后信号
D2 第二取样后信号
Din 输入信号
DinP 第一输入信号
DinN 第二输入信号
Dsam 取样结果
M1、M2 晶体管
SW1～SW5 开关
Vc 控制信号。

Claims (10)

1.一种信号检测电路，包含有：
一取样电路，用以使用多个频率信号来对一输入信号来进行取样以产生一取样结果，其中该多个频率信号的相位不同，且频率都低于该输入信号；以及
一判断电路，耦接于该取样电路，用以根据该取样结果来判断该输入信号是否包含有效数据，以判断该输入信号是否为来自一芯片外的输入信号，其中该芯片包含该信号检测电路。
2.根据权利要求1所述的信号检测电路，另包含有：
一频率信号产生电路，用以根据一参考频率信号来产生该多个频率信号。
3.根据权利要求2所述的信号检测电路，其中该多个频率信号包含了一第一频率信号以及一第二频率信号，且该第二频率信号与该第一频率信号之间的相位差大于该输入信号的一转态时间，且该第二频率信号与该第一频率信号之间的相位差小于该输入信号的周期与该转态时间的差值。
4.根据权利要求3所述的信号检测电路，其中该多个频率信号包含了一第三频率信号，且该第三频率信号与该第二频率信号之间的相位差大于该输入信号的该转态时间，且该第三频率信号与该第二频率信号之间的相位差小于该输入信号的周期与该转态时间的差值。
5.根据权利要求1所述的信号检测电路，其中该取样电路包含了锁存电路以使用该多个频率信号来对该输入信号来进行取样以产生该取样结果。
6.根据权利要求5所述的信号检测电路，其中该取样电路包含了：
一第一锁存取样电路，用以使用该多个频率信号来对该输入信号来进行取样，以产生该取样结果。
7.根据权利要求6所述的信号检测电路，其中该输入信号为包含了一第一输入信号以及一第二输入信号的差动输入信号，该第一锁存取样电路使用该多个频率信号来对该第一输入信号来进行取样以产生一第一取样后信号；以及该取样电路还包含了：
一第二锁存取样电路，用以使用该多个频率信号来对该第二输入信号来进行取样，以产生一第二取样后信号；
一输出电路，耦接于该第一锁存取样电路以及该第二锁存取样电路，用以根据该第一取样后信号以及该第二取样后信号以产生该取样结果。
8.一种信号检测方法，包含有：
使用多个频率信号来对一输入信号来进行取样以产生一取样结果，其中该多个频率信号具有不同的相位，且频率都低于该输入信号；以及
根据该取样结果来判断该输入信号是否包含有效数据，以判断该输入信号是否为来自一芯片外的输入信号。
9.根据权利要求8所述的信号检测方法，另包含有：
根据一参考频率信号来产生该多个频率信号。
10.根据权利要求9所述的信号检测方法，其中该多个频率信号包含了一第一频率信号以及一第二频率信号，且该第二频率信号与该第一频率信号之间的相位差大于该输入信号的一转态时间，且该第二频率信号与该第一频率信号之间的相位差小于该输入信号的周期与该转态时间的差值。
CN201910945440.7A 2019-09-30 2019-09-30 信号检测电路与信号检测方法 Pending CN112583539A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910945440.7A CN112583539A (zh) 2019-09-30 2019-09-30 信号检测电路与信号检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910945440.7A CN112583539A (zh) 2019-09-30 2019-09-30 信号检测电路与信号检测方法

Publications (1)

Publication Number Publication Date
CN112583539A true CN112583539A (zh) 2021-03-30

Family

ID=75116941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910945440.7A Pending CN112583539A (zh) 2019-09-30 2019-09-30 信号检测电路与信号检测方法

Country Status (1)

Country Link
CN (1) CN112583539A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155687A1 (en) * 2003-02-07 2004-08-12 The Regents Of The University Of California 40-Gb/s clock and data recovery circuit in 0.18mum technology
TW200509585A (en) * 2003-05-15 2005-03-01 Samsung Electronics Co Ltd Signal detecting circuit and method therefor
CN1909376A (zh) * 2005-05-04 2007-02-07 瑞昱半导体股份有限公司 相位及频率检测电路
US20160013928A1 (en) * 2014-07-14 2016-01-14 Synaptics Display Devices Gk Cdr circuit and semiconductor device
CN107306178A (zh) * 2016-04-25 2017-10-31 创意电子股份有限公司 时脉数据回复装置与方法
US20180019864A1 (en) * 2016-07-15 2018-01-18 Fujitsu Limited Signal recovery circuit, electronic device, and signal recovery method
TWI630799B (zh) * 2017-07-26 2018-07-21 北京集創北方科技股份有限公司 Phase detector and clock and data recovery device
CN108345554A (zh) * 2017-01-22 2018-07-31 晨星半导体股份有限公司 决定出取样时脉信号的取样相位的方法及相关的电子装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155687A1 (en) * 2003-02-07 2004-08-12 The Regents Of The University Of California 40-Gb/s clock and data recovery circuit in 0.18mum technology
TW200509585A (en) * 2003-05-15 2005-03-01 Samsung Electronics Co Ltd Signal detecting circuit and method therefor
CN1909376A (zh) * 2005-05-04 2007-02-07 瑞昱半导体股份有限公司 相位及频率检测电路
US20160013928A1 (en) * 2014-07-14 2016-01-14 Synaptics Display Devices Gk Cdr circuit and semiconductor device
CN107306178A (zh) * 2016-04-25 2017-10-31 创意电子股份有限公司 时脉数据回复装置与方法
US20180019864A1 (en) * 2016-07-15 2018-01-18 Fujitsu Limited Signal recovery circuit, electronic device, and signal recovery method
CN108345554A (zh) * 2017-01-22 2018-07-31 晨星半导体股份有限公司 决定出取样时脉信号的取样相位的方法及相关的电子装置
TWI630799B (zh) * 2017-07-26 2018-07-21 北京集創北方科技股份有限公司 Phase detector and clock and data recovery device

Similar Documents

Publication Publication Date Title
US7957472B2 (en) Enhanced signaling sensitivity using multiple references
Nedovic et al. Hybrid latch flip-flop with improved power efficiency
US7961012B2 (en) Apparatus and method for preventing generation of glitch in a clock switching circuit
US6927604B2 (en) Clock signal selector circuit with reduced probability of erroneous output due to metastability
US8278969B2 (en) Method and apparatus for voltage level shifting with concurrent synchronization
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
CA2874459C (en) Differential clock signal generator
US8644439B2 (en) Circuits and methods for signal transfer between different clock domains
US9337817B2 (en) Hold-time optimization circuit and receiver with the same
US20060038596A1 (en) Delay locked loop circuitry and method for optimizing delay timing in mixed signal systems
KR20030017623A (ko) 반도체 집적회로
US6873183B1 (en) Method and circuit for glitchless clock control
US20040178838A1 (en) Variable pulse width and pulse separation clock generator
US11115034B2 (en) Signal detection circuit and signal detection method
JP4267879B2 (ja) 入力信号の論理状態の検出方法及び半導体集積回路
JP2001168848A (ja) デジタル同期回路
US8076964B2 (en) Sampling circuit
CN112583539A (zh) 信号检测电路与信号检测方法
US5561691A (en) Apparatus and method for data communication between two asynchronous buses
US20200162064A1 (en) Debounce circuit using d flip-flops
US7446588B2 (en) Highly scalable methods and apparatus for multiplexing signals
US6879186B2 (en) Pseudo-dynamic latch deracer
US6519301B1 (en) Circuits, systems, and methods for passing request information across differing clock domains
JP4248074B2 (ja) 動作タイミング制御機能を有するシステム
US7795941B2 (en) Frame pulse signal latch circuit and phase adjustment method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination