CN112582999A - 一种防止待机过程和开机后芯片引脚过压的保护电路 - Google Patents
一种防止待机过程和开机后芯片引脚过压的保护电路 Download PDFInfo
- Publication number
- CN112582999A CN112582999A CN202011279231.2A CN202011279231A CN112582999A CN 112582999 A CN112582999 A CN 112582999A CN 202011279231 A CN202011279231 A CN 202011279231A CN 112582999 A CN112582999 A CN 112582999A
- Authority
- CN
- China
- Prior art keywords
- chip
- input
- power supply
- output port
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Emergency Protection Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及芯片保护电路技术领域,特别涉及一种防止待机过程和开机后芯片引脚过压的保护电路,包括连接器接口电路模块、芯片,恒供电电源VCC1与VCC2、非恒供电电源VCC3、NMOS管Q1、三极管Q2、二极管D1与D2、以及稳压二极管D5。本发明的提出解决了现有的和连接器接口电路直接连接的芯片,通常设置有稳压二极管进行钳压保护,导致的当产品处于待机状态时,芯片没有电源供电,如果接口电路输入的电压过高,该电压输入到该芯片引脚会导致芯片内部工作异常,也可能导致输入的较高电压窜入芯片的相关输出引脚,使相关输出引脚输出高电平信号,引起产品异常唤醒或其他故障的问题。
Description
技术领域
本发明涉及芯片保护电路技术领域,特别涉及一种防止待机过程和开机后芯片引脚过压的保护电路。
背景技术
现有的芯片电路中,对于直接和连接器接口电路连接的芯片,为了防止接口电路输入的电路过高而损坏芯片引脚,通常在芯片引脚输入端增加一个稳压二极管进行钳压保护。但采用该方式会导致当产品处于待机状态时,芯片没有电源供电,如果接口电路输入的电压过高,该电压通过稳压二极管稳压后还是一个较高的电压,该电压输入到该芯片引脚,又由于芯片没有电源供电,会导致芯片内部工作异常,也可能导致输入的较高电压窜入芯片的相关输出引脚,使相关输出引脚输出高电平信号,引起产品异常唤醒或其他故障。
因此,一种防止待机过程和开机后芯片引脚过压的保护电路应运而生。
发明内容
本发明的发明内容在于提供一种防止待机过程和开机后芯片引脚过压的保护电路,主要解决了现有的和连接器接口电路直接连接的芯片,通常设置有稳压二极管进行钳压保护,导致的当产品处于待机状态时,芯片没有电源供电,如果接口电路输入的电压过高,该电压输入到该芯片引脚会导致芯片内部工作异常,也可能导致输入的较高电压窜入芯片的相关输出引脚,使相关输出引脚输出高电平信号,引起产品异常唤醒或其他故障的问题。
本发明提出了一种防止待机过程和开机后芯片引脚过压的保护电路,包括连接器接口电路模块、芯片,恒供电电源VCC1与VCC2、非恒供电电源VCC3、NMOS管Q1、三极管Q2、二极管D1与D2、以及稳压二极管D5;所述连接器接口电路模块输入输出端口连接所述芯片的输入输出端口,且并联接有串联的所述二极管D1与D2;所述二极管D1的阳极接地,阴极与所述二极管D2的阳极连接所述连接器接口电路模块输入输出端口和所述芯片的输入输出端口,所述二极管D2的阴极与所述恒供电电源VCC1以及稳压二极管D5的阴极并联接入所述NMOS管Q1的漏极;所述NMOS管Q1的栅极连接所述恒供电电源VCC2,源极接地;所述三极管Q2的基极连接所述非恒供电电源VCC3,集电极并联接入所述NMOS管Q1的栅极,发射极接地。
优选地,还包括设置于所述三极管Q2的基极与非恒供电电源VCC3的第一滤波电路。
优选地,所述第一滤波电路包括电阻R3,以及并联设置的电阻R4与电容C5。
优选地,还包括设置于所述恒供电电源VCC2与NMOS管Q1的栅极之间的电阻R2,以及并联设置于所述电阻R2与NMOS管Q1的栅极之间的电容C3。
优选地,还包括与所述稳压二极管D5并联设置的电容C4。
优选地,所述连接器接口电路模块形成有至少一个的所述输入输出端口,所述芯片上形成有至少一个的所述输入输出端口,且所述连接器接口电路模块的上的任一所述输入输出端口均连接有对应的所述芯片的输入输出端口。
优选地,所述连接器接口电路模块的第一输入输出端口与所述芯片的第一输入输出端口间并联有所述二极管D1与D2;所述连接器接口电路模块的第二输入输出端口与所述芯片的第二输入输出端口间并联有二极管D3与D4。
由上可知,应用本发明提供的技术方案可以得到以下有益效果:
本发明提出的保护电路避免了产品待机时芯片引脚过压而引起产品异常的问题,解决了产品开机后芯片引脚承受过压而引起产品异常的问题,且本发明的保护电路所用的元件较少,可靠性高,成本较低。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中保护电路的电路图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
现有的和连接器接口电路直接连接的芯片,通常设置有稳压二极管进行钳压保护,导致的当产品处于待机状态时,芯片没有电源供电,如果接口电路输入的电压过高,该电压输入到该芯片引脚会导致芯片内部工作异常,也可能导致输入的较高电压窜入芯片的相关输出引脚,使相关输出引脚输出高电平信号,引起产品异常唤醒或其他故障的问题。
应强调的是,本实施例不仅仅应用于仪器仪表领域。
如图1所示,为了解决上述问题,本实施例提出了一种防止待机过程和开机后芯片引脚过压的保护电路,其主要包括连接器接口电路模块10、芯片20、恒供电电源VCC1与VCC2、非恒供电电源VCC3、NMOS管Q1、三极管Q2、二极管D1与D2以及稳压二极管D5;其中连接器接口电路模块10的输入输出端口连接芯片20的输入输出端口,且并联接有串联的二极管D1与D2;二极管D1的阳极接地,阴极与二极管D2的阳极连接连接器接口电路模块10的输入输出端口与芯片20的输入输出端口;二极管D的阴极与恒供电电源VCC1以及稳压二极管D5的阴极并联接入NMOS管Q1的漏极;NMOS管Q1的栅极连接恒供电电源VCC2,源极接地;三极管Q2的基极连接非恒供电电源VCC3,集电极并联接入NMOS管Q1的栅极,发射极接地。
优选但不限定的是,本实施例中非恒供电电源VCC3模拟待机过程与开机后的电平变化,也即待机过程中VCC3为低电平,在开机后VCC3为高电平。
优选但不限定的是,本实施例中串联的二极管D1与D2可采用双二极管替代。
优选但不限定的是,本实施例中连接器接口电路模块10上存在有多个输入输出端口,芯片20上同样存在有多个输入输出端口,因此任一连接器接口电路的输入输出端口应连接有任一芯片20的输入输出端口,且一一对应,任一连接线路均并联有双二极管,如图1所示连接器接口电路模块10的第一输入输出端口与芯片20的第一输入输出端口并联有二极管D1与D2,而连接器接口电路模块10的第二输入输出端口与芯片20的第二输入输出端口并联有二极管D3与D4,以此类推。
优选但不限定的是,本实施例中NMOS管Q1与三极管Q2,均可以用三极管或者NMOS管、结型场效应管或电子管等具有开关功能的电子元件代替。
更具体地,还包括设置于三极管Q2的基极与非恒供电电源VCC3的第一滤波电路。第一滤波电路包括电阻R3,以及并联设置的电阻R4与电容C5。
更具体地,还包括设置于恒供电电源VCC2与NMOS管Q1的栅极之间的电阻R2,以及并联设置于电阻R2与NMOS管Q1的栅极之间的电容C3。
优选但不限定的是,本实施例中三极管Q2、电阻R2、电阻R3、电阻R4与电容C5构成开关电路,且该开关电路可由集成电路或其他形式的开关电路代替。
优选但不限定的是,本实施例中NNMOS管Q1、电阻R1、电阻R2与电容C3组成开关电路,且该开关电路可以由集成电路或其他形式的开关电路代替。
更具体地,还包括与稳压二极管D5并联设置的电容C4。
在待机状态下,非恒供电电源信号VCC3为0V,而恒供电电源信号VCC1和VCC2为正常电压即高电平,所以非恒供电电源信号VCC3的0V电压经过电阻R3、R4分压和电容C5滤波后传输到三极管Q2的基极,使得三极管Q2不导通;恒供电电源信号VCC2的高电平信号经过电阻R2限流和电容C3滤波后传输到NMOS管Q1的栅极,使得NNMOS管Q1饱和导通;此时,NNMOS管Q1的漏极为0V,所以Clamp_off信号也为0V;当芯片引脚Pin1的输入电压大于0.7V时,则二极管D2导通,使得Pin1的输入电压钳压在0.7V;当芯片引脚Pin1的输入电压小于-0.7V时,则二极管D1导通,使得Pin1的输入电压钳压在-0.7V;同理,芯片引脚Pin2的输入电压也被钳压在±0.7V范围内;所以芯片引脚Pin1和引脚Pin2在待机时不会出现引脚过压现象。
而在开机后,非恒供电电源信号VCC3为正常电压即高电平,恒供电电源信号VCC1和VCC2也为正常电压即高电平,所以非恒供电电源信号VCC3的高电平信号经过电阻R3、R4分压和电容C5滤波后传输到三极管Q2的基极,使得三极管Q2饱和导通,三极管Q2的集电极为0V;所以NMOS管Q1的栅极也为0V,使得NMOS管Q1不导通;此时,NMOS管Q1的漏极为高阻抗,所以恒供电电源信号VCC1经电阻R1限流后为稳压二极管D5提供稳压工作电流,Clamp_off信号被钳压在稳压二极管的稳压值,设该稳压值为Vz(Vz小于芯片引脚Pin1和Pin2的最大输入电压);电容C4为该稳压信号进行滤波;当芯片引脚Pin1的输入电压大于(Vz+0.7)V时,则二极管D2导通,使得Pin1的输入电压钳压在(Vz+0.7)V;当芯片引脚Pin1的输入电压小于-0.7V时,则二极管D1导通,使得Pin1的输入电压钳压在-0.7V;同理,芯片引脚Pin2的输入电压也被钳压在-0.7V至(Vz+0.7)V范围内;所以芯片引脚Pin1和引脚Pin2在开机后不会出现引脚过压现象。
综上所述,本实施例提出的保护电路中,可保护芯片在待机过程与开机后的电压稳定性,进而保证芯片的正常工作。
以上所述的实施方式,并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等,均应包含在该技术方案的保护范围之内。
Claims (7)
1.一种防止待机过程和开机后芯片引脚过压的保护电路,其特征在于:包括连接器接口电路模块、芯片,恒供电电源VCC1与VCC2、非恒供电电源VCC3、NMOS管Q1、三极管Q2、二极管D1与D2、以及稳压二极管D5;所述连接器接口电路模块输入输出端口连接所述芯片的输入输出端口,且并联接有串联的所述二极管D1与D2;所述二极管D1的阳极接地,阴极与所述二极管D2的阳极连接所述连接器接口电路模块输入输出端口和所述芯片的输入输出端口,所述二极管D2的阴极与所述恒供电电源VCC1以及稳压二极管D5的阴极并联接入所述NMOS管Q1的漏极;所述NMOS管Q1的栅极连接所述恒供电电源VCC2,源极接地;所述三极管Q2的基极连接所述非恒供电电源VCC3,集电极并联接入所述NMOS管Q1的栅极,发射极接地。
2.根据权利要求1所述的一种防止待机过程和开机后芯片引脚过压的保护电路,其特征在于:还包括设置于所述三极管Q2的基极与非恒供电电源VCC3的第一滤波电路。
3.根据权利要求2所述的一种防止待机过程和开机后芯片引脚过压的保护电路,其特征在于:所述第一滤波电路包括电阻R3,以及并联设置的电阻R4与电容C5。
4.根据权利要求3所述的一种防止待机过程和开机后芯片引脚过压的保护电路,其特征在于:还包括设置于所述恒供电电源VCC2与NMOS管Q1的栅极之间的电阻R2,以及并联设置于所述电阻R2与NMOS管Q1的栅极之间的电容C3。
5.根据权利要求4所述的一种防止待机过程和开机后芯片引脚过压的保护电路,其特征在于:还包括与所述稳压二极管D5并联设置的电容C4。
6.根据权利要求1~5任一项所述的一种防止待机过程和开机后芯片引脚过压的保护电路,其特征在于:所述连接器接口电路模块形成有至少一个的所述输入输出端口,所述芯片上形成有至少一个的所述输入输出端口,且所述连接器接口电路模块的上的任一所述输入输出端口均连接有对应的所述芯片的输入输出端口。
7.根据权利要求6所述的一种防止待机过程和开机后芯片引脚过压的保护电路,其特征在于:所述连接器接口电路模块的第一输入输出端口与所述芯片的第一输入输出端口间并联有所述二极管D1与D2;所述连接器接口电路模块的第二输入输出端口与所述芯片的第二输入输出端口间并联有二极管D3与D4。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011279231.2A CN112582999B (zh) | 2020-11-16 | 2020-11-16 | 一种防止待机过程和开机后芯片引脚过压的保护电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011279231.2A CN112582999B (zh) | 2020-11-16 | 2020-11-16 | 一种防止待机过程和开机后芯片引脚过压的保护电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112582999A true CN112582999A (zh) | 2021-03-30 |
CN112582999B CN112582999B (zh) | 2023-02-14 |
Family
ID=75122657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011279231.2A Active CN112582999B (zh) | 2020-11-16 | 2020-11-16 | 一种防止待机过程和开机后芯片引脚过压的保护电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112582999B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN200950534Y (zh) * | 2006-09-29 | 2007-09-19 | 深圳创维-Rgb电子有限公司 | 交流过压保护电路 |
CN201038731Y (zh) * | 2007-04-17 | 2008-03-19 | 青岛海信电器股份有限公司 | 过压保护电路 |
CN205490115U (zh) * | 2016-01-05 | 2016-08-17 | 广州视源电子科技股份有限公司 | 一种开关电源电路 |
CN205646781U (zh) * | 2016-04-21 | 2016-10-12 | 深圳怡化电脑股份有限公司 | 一种电源过压保护电路 |
CN207283867U (zh) * | 2017-08-11 | 2018-04-27 | 深圳市恒耀光电科技有限公司 | 一种超薄型原边反馈led驱动控制电路 |
CN111864833A (zh) * | 2020-07-06 | 2020-10-30 | 深圳拓邦股份有限公司 | 一种通过usb接口唤醒的低功耗开机电路及供电装置 |
-
2020
- 2020-11-16 CN CN202011279231.2A patent/CN112582999B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN200950534Y (zh) * | 2006-09-29 | 2007-09-19 | 深圳创维-Rgb电子有限公司 | 交流过压保护电路 |
CN201038731Y (zh) * | 2007-04-17 | 2008-03-19 | 青岛海信电器股份有限公司 | 过压保护电路 |
CN205490115U (zh) * | 2016-01-05 | 2016-08-17 | 广州视源电子科技股份有限公司 | 一种开关电源电路 |
CN205646781U (zh) * | 2016-04-21 | 2016-10-12 | 深圳怡化电脑股份有限公司 | 一种电源过压保护电路 |
CN207283867U (zh) * | 2017-08-11 | 2018-04-27 | 深圳市恒耀光电科技有限公司 | 一种超薄型原边反馈led驱动控制电路 |
CN111864833A (zh) * | 2020-07-06 | 2020-10-30 | 深圳拓邦股份有限公司 | 一种通过usb接口唤醒的低功耗开机电路及供电装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112582999B (zh) | 2023-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108768381B (zh) | Gpio电路及芯片 | |
CN101256437A (zh) | 主板电压供电电路 | |
CN211656111U (zh) | 一种mos管开关电路 | |
CN101876846A (zh) | 电脑电源及其上的备用电压放电电路 | |
CN112582999B (zh) | 一种防止待机过程和开机后芯片引脚过压的保护电路 | |
TW202320287A (zh) | 靜電放電保護電路 | |
CN100463321C (zh) | 防止芯片误动作电路 | |
CN107526422B (zh) | 一种存储服务器的系统电源过压保护系统 | |
CN113595029B (zh) | 输入输出保护电路 | |
CN1734269A (zh) | 低电压检测电路 | |
CN220964315U (zh) | 一种自锁保护电路 | |
CN216902210U (zh) | 复用信号输入电路、控制单元及电子装置 | |
CN111179891A (zh) | 一种基于蜂鸣器带温度检测的驱动电路 | |
KR19990072223A (ko) | 강하하는 전원에서 적절한 리셋을 보장하는리셋 회로 | |
CN111313364A (zh) | 一种过压保护装置及过压保护方法 | |
CN216434877U (zh) | 一种防倒灌耐高压的电源开关电路及终端设备 | |
CN219875198U (zh) | 一种低功耗可热插拔的电源切换电路 | |
CN219068181U (zh) | 一种具有延时功能的使能控制电路 | |
CN220325329U (zh) | 一种带双电源供电及保护电路的核心电路板 | |
CN214412278U (zh) | 基于分立元件的浪涌防护电路和计算机设备 | |
CN219960101U (zh) | 一种输入过电压保护控制电路 | |
CN112421576B (zh) | 电源的防反接电路 | |
CN219322374U (zh) | 一种掉电不复位的上电复位电路 | |
CN111313366B (zh) | 一种欠压自关断输出级电路 | |
CN219938210U (zh) | 稳压电路、供电电路及igbt驱动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |