CN219068181U - 一种具有延时功能的使能控制电路 - Google Patents

Abstract

本实用新型公开了一种具有延时功能的使能控制电路，该电路包括：延时电路和使能控制电路；其中，所述延时电路的输入端与第一输入电源连接，所述延时电路的输出端与使能控制电路的第一输入端连接；所述使能控制电路的第二输入端与所述输入电源连接；使能控制电路使用NMOS管作为开关管，并通过第一稳压管和第二稳压管为栅极门槛电压二极管，防止因输入电压波动大或浪涌电压串入所引起的开关管误导通。采用本实用新型实施例，实现在满足延时功能和使能控制的同时，提高整体电路的可靠性。

Description

一种具有延时功能的使能控制电路

技术领域

本实用新型涉及电子电路技术领域，尤其涉及一种具有延时功能的使能控制电路。

背景技术

目前，在一些需要自动断电进行自我复位的电路系统中，由于断电后内部储能器件还存储有一定量电能，不能立刻就进行上电复位。如果电路系统在不完全掉电的情况下就再次上电，其上电过程就会出现系统卡死或者其他不正常的现象。为了避免这种现象，需要使电源在自关断后延时自启动。现有技术在实现这一功能的同时，选择场效应管作为开关管降低生产成本或设置成本，但因缺少应对防反接或抗浪涌功能而使得电路的整体可靠性较低。

实用新型内容

本实用新型提供了一种具有延时功能的使能控制电路，以解决现有技术在满足延时使能控制的同时，电路的整体可靠性较低的技术问题。

为了解决上述技术问题，本实用新型实施例提供了一种具有延时功能的使能控制电路，包括：延时电路和使能控制电路；

其中，所述延时电路的输入端与第一输入电源连接，所述延时电路的输出端与使能控制电路的第一输入端连接；所述使能控制电路的第二输入端与所述输入电源连接；

所述延时电路，包括：第一电阻和第一电容；

所述第一电阻的第一端与所述延时电路的输入端连接，所述第一电阻的第二端与所述延时电路的输出端和所述第一电容的第一端连接；

所述第一电容的第二端与电路地连接；

所述使能控制电路，包括：第二电阻、第三电阻、第四电阻、第一NMOS管、第二NMOS管、第一稳压管、第二稳压管和第二电容；

所述第二电阻的第一端与所述使能控制电路的第一输入端和第一稳压管的负极连接，所述第二电阻的第二端与第一NMOS管的源极、第一电容的第一端、第二NMOS管的源极和电路地连接；

所述第一稳压管的正极与所述第一NMOS管的栅极连接；

所述第一NMOS管的漏极与所述第三电阻的第一端和所述第二稳压管的负极连接；

所述第二电容的第二端与所述第二稳压管的正极和所述第二NMOS管的栅极连接；

所述第二NMOS管的漏极与所述使能控制电路的输出端和所述第四电阻的第一端连接；

所述第三电阻的第二端与所述使能控制电路的第二输入端连接；

所述第四电阻的第二端与第二电压源连接。

本实用新型中的第一电阻和第一电容串接构成延时电路，在第一电压源初次上电时，通过第一稳压管与延时电路连接的第一NMOS管处于截止状态，第二NMOS管的栅极通过第二稳压管与第三电阻串联并于第一电压源连接，被拉升至高电位，第二稳压管导通，使能控制电路输出端被拉至低电位；当延时电路充电完成，第一NMOS管的栅极被拉升至高电位，第一NMOS管导通，进而第二NMOS管的栅源极之间的压降接近0V，第二NMOS管截止，并且使能控制电路的输出端通过第四电阻输出高电平，完成延时使能控制。第一电容在与第二电阻连接的回路中放电，第一稳压管和第二稳压管可以防止因输入电压波动大或浪涌电压串入所引起的开关管误导通；第二电容并联设置在第二NMOS管的栅源极之间，防止因开关管漏极电压突升导致的误导通，进而在满足延时功能和使能控制的同时，提高了整体电路的可靠性。

进一步地，所述使能控制电路，还包括：第三稳压管和第四稳压管；

其中，所述第三稳压管的负极与所述第一稳压管的正极和所述第一NMOS管的栅极连接；

所述第三稳压管的正极与所述第二电阻的第二端、所述第一NMOS管的源极、所述第二电容的第一端、所述第二NMOS管的源极、所述第四稳压管的正极和电路地连接；

所述第四稳压管的负极与第二稳压管的正极、第二电容的第二端和第二NMOS管的栅极连接。

本实用新型的第三稳压管和第四稳压管分别并联设置在第一NMOS管的栅源极之间和第二NMOS管的栅源极之间，起到钳位二极管的作用，可防止因输入电压波动大或浪涌电压串入导致的开关管误导通或击穿，提升了整体电路的可靠性。

进一步地，所述使能控制电路，还包括：第五电阻和第六电阻；

其中，所述第五电阻的第一端与所述第一稳压管的正极、第三稳压管的负极和第一NMOS管的栅极连接；

所述第五电阻的第二端与所述第二电阻的第二端、第三稳压管的正极、四四稳压管的正极、第一NMOS管的源极、第二电容的第一端、第六电阻的第一端、第二NMOS管的源极和电路地连接；

所述第六电阻的第二端与所述第二稳压管的正极、第四稳压管的负极、第二电容的第二端和第二NMOS管的栅极连接。

本实用新型中的第五电阻和第六电阻分别并联设置在第一NMOS管的栅源极之间和第二NMOS管的栅源极之间，作为第一NMOS管和第二NMOS管的泄放电阻，防止开关管发生静电击穿，提升了整体电路的可靠性。

进一步地，所述延时电路，还包括：第三电容；

其中，所述第三电容的第一端与所述第一电阻的第二端和所述第一电容的第一端连接；

所述第三电容的第二端与所述第一电容的第二端和电路地连接。

本实用新型的第三电容和第二电容并联设置，在提高RC延时电路的电容值的同时，避免使用单个大容值的电容充电，降低了设置成本。

进一步地，具有延时功能的使能控制电路，还包括：输入防反接电路；

其中，所述输入防反接电路的输入端与第一电压源连接；

所述输入防反接电路的输出端与所述延时电路的输入端和所述使能控制电路的第二输入端连接；

所述输入防反接电路，包括：二极管；

所述二极管的正极与所述输入防反接电路的输入端连接；

所述二极管的负极与所述输入防反接电路的输出端连接。

本实用新型在延时电路的输入端和使能控制电路的第二输入端前设置二极管，二极管的正极与第一输入电源连接，起到输入防反接的作用，进一步提升了整体电路的可靠性。

附图说明

图1为本实用新型提供的具有延时功能的使能控制电路的一种实施例的连接关系示意图；

图2为本实用新型提供的具有延时功能的使能控制电路的另一种实施例的连接关系示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例一

请参照图1，为本实用新型提供的具有延时功能的使能控制电路的一种实施例的连接关系示意图，包括：延时电路和使能控制电路；

其中，所述延时电路的输入端与第一输入电源连接，所述延时电路的输出端与使能控制电路的第一输入端连接；所述使能控制电路的第二输入端与所述输入电源连接；

请参照图2，为本实用新型提供的具有延时功能的使能控制电路的另一种实施例的连接关系示意图，其中，所述延时电路，包括：第一电阻R2和第一电容C1；

所述第一电阻R2的第一端与所述延时电路的输入端连接，所述第一电阻R2的第二端与所述延时电路的输出端和所述第一电容C1的第一端连接；

所述第一电容C1的第二端与电路地连接；

所述使能控制电路，包括：第二电阻R4、第三电阻R1、第四电阻R5、第一NMOS管Q2、第二NMOS管Q1、第一稳压管D2、第二稳压管D5和第二电容C3；

所述第二电阻R4的第一端与所述使能控制电路的第一输入端和第一稳压管D2的负极连接，所述第二电阻R4的第二端与第一NMOS管Q2的源极、第一电容C1的第一端、第二NMOS管Q1的源极和电路地连接；

所述第一稳压管D2的正极与所述第一NMOS管Q2的栅极连接；

所述第一NMOS管Q2的漏极与所述第三电阻R1的第一端和所述第二稳压管D5的负极连接；

所述第二电容C3的第二端与所述第二稳压管D5的正极和所述第二NMOS管Q1的栅极连接；

所述第二NMOS管Q1的漏极与所述使能控制电路的输出端和所述第四电阻R5的第一端连接；

所述第三电阻R1的第二端与所述使能控制电路的第二输入端连接；

所述第四电阻R5的第二端与第二电压源连接。

在本实施例中，第一电阻R2和第一电容C1串接构成延时电路，在第一电压源初次上电时，第一电容C1通过第一电阻R2充电，第一NMOS管Q2截止，第二NMOS管Q1的栅极经第二稳压管D5由第一输入电源拉升至高电位，第二NMOS管Q1导通，使能控制电路输出低电平；第一电容C1充电完成时，第一NMOS管Q2的栅极经第一稳压由第一输入电源拉升至高电位，第一NMOS管Q2导通，通过第二稳压管D5与第一NMOS管Q2漏极连接的第二NMOS管Q1的栅极，其电压与第二NMOS管Q1的源极电压的压降为0V，因此第二NMOS管Q1截止，使能控制电路输出高电平。当第一输入电源断电后，第一电容C1通过与第一电容C1的第一端连接的第二电阻R4放电，放电后第一NMOS管Q2截止，第二NMOS管Q1保持截止，使能控制模块继续输出高电平；其中，第一稳压管D2和第二稳压管D5为栅极门槛电压设置二极管，可防止第一NMOS管Q2和第二NMOS管Q1误导通。

在本实施例中，通过调整第一稳压管D2和第二稳压管D5的电压等级，可改变第一输入电源的电压范围。

进一步地，所述使能控制电路，还包括：第三稳压管D3和第四稳压管D4；

其中，所述第三稳压管D3的负极与所述第一稳压管D2的正极和所述第一NMOS管Q2的栅极连接；

所述第三稳压管D3的正极与所述第二电阻R4的第二端、所述第一NMOS管Q2的源极、所述第二电容C3的第一端、所述第二NMOS管Q1的源极、所述第四稳压管D4的正极和电路地连接；

所述第四稳压管D4的负极与第二稳压管D5的正极、第二电容C3的第二端和第二NMOS管Q1的栅极连接。

本实用新型的第三稳压管D3和第四稳压管D4分别并联设置在第一NMOS管Q2的栅源极之间和第二NMOS管Q1的栅源极之间，可防止因输入电压波动大或浪涌电压串入导致的开关管误导通或击穿，提升了整体电路的可靠性。

进一步地，所述使能控制电路，还包括：第五电阻和第六电阻；

其中，所述第五电阻的第一端与所述第一稳压管D2的正极、第三稳压管D3的负极和第一NMOS管Q2的栅极连接；

所述第五电阻的第二端与所述第二电阻R4的第二端、第三稳压管D3的正极、四四稳压管的正极、第一NMOS管Q2的源极、第二电容C3的第一端、第六电阻的第一端、第二NMOS管Q1的源极和电路地连接；

所述第六电阻的第二端与所述第二稳压管D5的正极、第四稳压管D4的负极、第二电容C3的第二端和第二NMOS管Q1的栅极连接。

本实用新型中的第五电阻和第六电阻分别并联设置在第一NMOS管Q2的栅源极之间和第二NMOS管Q1的栅源极之间，作为第一NMOS管Q2和第二NMOS管Q1的泄放电阻，防止开关管发生静电击穿，提升了整体电路的可靠性。

进一步地，所述延时电路，还包括：第三电容C2；

其中，所述第三电容C2的第一端与所述第一电阻R2的第二端和所述第一电容C1的第一端连接；

所述第三电容C2的第二端与所述第一电容C1的第二端和电路地连接。

本实用新型的第三电容C2和第二电容C3并联设置，在提高RC延时电路的电容值的同时，避免单独使用大容值的电容充电，降低了设置成本。

进一步地，具有延时功能的使能控制电路，还包括：输入防反接电路；

其中，所述输入防反接电路的输入端与第一电压源连接；

所述输入防反接电路的输出端与所述延时电路的输入端和所述使能控制电路的第二输入端连接；

所述输入防反接电路，包括：二极管D1；

所述二极管D1的正极与所述输入防反接电路的输入端连接；

所述二极管D1的负极与所述输入防反接电路的输出端连接。

本实用新型在延时电路的输入端和使能控制电路的第二输入端前设置二极管D1，二极管D1的正极与第一输入电源连接，起到输入防反接的作用，进一步提升了整体电路的可靠性。

在本实施例中，第一电阻R2、第二电阻R4、第五电阻和第六电阻的型号可以为RC0805FR-0775KL，第三电阻R1和第四电阻R5的型号可以为RC0805FR-071KL，第一电容C1和第三电容C2的型号可以为3225X7R1H335M，第二电容C3的型号可以为GRM1885C1H102J，第一稳压管D2、第二稳压管D5、第三稳压管D3和第四稳压管D4的型号可以为MM3Z5V1ST1G，第一NMOS管Q2和第二NMOS管Q1的型号可以为2N7002，二极管D1的型号可以为BAS16J。

本实用新型中的第一电阻R2和第一电容C1串接构成延时电路，在第一电压源初次上电时，通过第一稳压管D2与延时电路连接的第一NMOS管Q2处于截止状态，第二NMOS管Q1的栅极通过第二稳压管D5与第三电阻R1串联并于第一电压源连接，被拉升至高电位，第二稳压管D5导通，使能控制电路输出端被拉至低电位；当延时电路充电完成，第一NMOS管Q2的栅极被拉升至高电位，第一NMOS管Q2导通，进而第二NMOS管Q1的栅源极之间的压降接近0V，第二NMOS管Q1截止，并且使能控制电路的输出端通过第四电阻R5输出高电平，完成延时使能控制。第一电容C1在与第二电阻R4连接的回路中放电，第一稳压管D2和第二稳压管D5可以防止因输入电压波动大或浪涌电压串入所引起的开关管误导通；第二电容C3并联设置在第二NMOS管Q1的栅源极之间，防止因开关管漏极电压突升导致的误导通，进而在满足延时功能和使能控制的同时，提高了整体电路的可靠性。

以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步的详细说明，应当理解，以上所述仅为本实用新型的具体实施例而已，并不用于限定本实用新型的保护范围。特别指出，对于本领域技术人员来说，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种具有延时功能的使能控制电路，其特征在于，包括：延时电路和使能控制电路；

其中，所述延时电路的输入端与第一输入电源连接，所述延时电路的输出端与使能控制电路的第一输入端连接；所述使能控制电路的第二输入端与所述输入电源连接；

所述延时电路，包括：第一电阻和第一电容；

所述第一电阻的第一端与所述延时电路的输入端连接，所述第一电阻的第二端与所述延时电路的输出端和所述第一电容的第一端连接；

所述第一电容的第二端与电路地连接；

所述使能控制电路，包括：第二电阻、第三电阻、第四电阻、第一NMOS管、第二NMOS管、第一稳压管、第二稳压管和第二电容；

所述第二电阻的第一端与所述使能控制电路的第一输入端和第一稳压管的负极连接，所述第二电阻的第二端与第一NMOS管的源极、第一电容的第一端、第二NMOS管的源极和电路地连接；

所述第一稳压管的正极与所述第一NMOS管的栅极连接；

所述第一NMOS管的漏极与所述第三电阻的第一端和所述第二稳压管的负极连接；

所述第二电容的第二端与所述第二稳压管的正极和所述第二NMOS管的栅极连接；

所述第二NMOS管的漏极与所述使能控制电路的输出端和所述第四电阻的第一端连接；

所述第三电阻的第二端与所述使能控制电路的第二输入端连接；

所述第四电阻的第二端与第二电压源连接。

2.如权利要求1所述的具有延时功能的使能控制电路，其特征在于，所述使能控制电路，还包括：第三稳压管和第四稳压管；

其中，所述第三稳压管的负极与所述第一稳压管的正极和所述第一NMOS管的栅极连接；

所述第三稳压管的正极与所述第二电阻的第二端、所述第一NMOS管的源极、所述第二电容的第一端、所述第二NMOS管的源极、所述第四稳压管的正极和电路地连接；

所述第四稳压管的负极与第二稳压管的正极、第二电容的第二端和第二NMOS管的栅极连接。

3.如权利要求1所述的具有延时功能的使能控制电路，其特征在于，所述使能控制电路，还包括：第五电阻和第六电阻；

其中，所述第五电阻的第一端与所述第一稳压管的正极、第三稳压管的负极和第一NMOS管的栅极连接；

所述第五电阻的第二端与所述第二电阻的第二端、第三稳压管的正极、四四稳压管的正极、第一NMOS管的源极、第二电容的第一端、第六电阻的第一端、第二NMOS管的源极和电路地连接；

所述第六电阻的第二端与所述第二稳压管的正极、第四稳压管的负极、第二电容的第二端和第二NMOS管的栅极连接。

4.如权利要求1所述的具有延时功能的使能控制电路，其特征在于，所述延时电路，还包括：第三电容；

其中，所述第三电容的第一端与所述第一电阻的第二端和所述第一电容的第一端连接；

所述第三电容的第二端与所述第一电容的第二端和电路地连接。

5.如权利要求1-4任意一项所述的具有延时功能的使能控制电路，其特征在于，还包括：输入防反接电路；

其中，所述输入防反接电路的输入端与第一电压源连接；

所述输入防反接电路的输出端与所述延时电路的输入端和所述使能控制电路的第二输入端连接；

所述输入防反接电路，包括：二极管；

所述二极管的正极与所述输入防反接电路的输入端连接；

所述二极管的负极与所述输入防反接电路的输出端连接。

Images