CN112582378A - 封装结构和其制造方法 - Google Patents

封装结构和其制造方法 Download PDF

Info

Publication number
CN112582378A
CN112582378A CN202011011486.0A CN202011011486A CN112582378A CN 112582378 A CN112582378 A CN 112582378A CN 202011011486 A CN202011011486 A CN 202011011486A CN 112582378 A CN112582378 A CN 112582378A
Authority
CN
China
Prior art keywords
alignment mark
die
wafer
bonding film
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011011486.0A
Other languages
English (en)
Inventor
陈明发
陈宪伟
陈洁
詹森博
叶松峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112582378A publication Critical patent/CN112582378A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

提供一种封装结构，包含由包封体横向地包封的至少一个管芯、接合膜以及内连线结构。接合膜位于包封体的第一侧上，且接合膜包含第一对准标记结构。封装结构进一步包含位于接合膜上的半导体材料块。内连线结构位于包封体的与第一侧相对的第二侧上，且内连线结构包含第二对准标记结构。第一对准标记结构的位置与第二对准标记结构的位置竖直地对准。

Description

封装结构和其制造方法
技术领域
本公开实施例涉及一种封装结构和其制造方法。
背景技术
晶片级封装(Wafer-level packaging；WLP)涉及将管芯封装在晶片上，且接着分割成单独的封装体。所得封装体尺寸较小且适合于封装占用面积敏感(footprint-sensitive)器件。
发明内容
根据本公开的实施例，一种封装结构包括至少一个管芯、接合膜、半导体材料块以及内连线结构。至少一个管芯由包封体横向地包封。接合膜位于所述包封体的第一侧上，其中所述接合膜包含第一对准标记结构。半导体材料块位于所述接合膜上。内连线结构位于所述包封体的与所述第一侧相对的第二侧上，其中所述内连线结构包含第二对准标记结构，且其中所述第一对准标记结构与所述第二对准标记结构竖直地对准。
根据本公开的实施例，一种封装结构包括至少一个管芯、接合膜堆叠、半导体材料块以及内连线结构。至少一个管芯由包封体横向地包封。接合膜堆叠位于所述包封体的第一侧上，其中所述接合膜堆叠包含第一接合膜层和第二接合膜，所述第一接合膜层包含第一对准标记结构，所述第二接合膜包含第二对准标记结构，且所述第一对准标记结构与所述第二对准标记结构竖直地对准。半导体材料块位于所述接合膜堆叠上。内连线结构位于所述包封体的与所述第一侧相对的第二侧上。
根据本公开的实施例，一种形成封装结构的方法包括：提供包含内连线结构和第一对准标记结构的第一晶片；将多个半导体管芯与所述第一晶片的所述内连线结构接合；在所述第一晶片之上形成至少横向地包封所述多个半导体管芯的包封体；在所述包封体和所述多个半导体管芯之上形成第一接合膜层；提供具有第二接合膜层和第二对准标记结构的第二晶片；使所述第二晶片在所述第一晶片之上对准；将所述第二晶片堆叠在所述第一晶片之上；使所述第一晶片薄化以暴露所述内连线结构；在所述内连线结构上形成多个导电凸块；以及进行分割工艺。
附图说明
结合附图阅读以下具体实施方式会最好地理解本公开的方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
图1到图5是根据本公开的一些实施例的绘示用于形成封装结构的制造方法的各种阶段的示意性横截面视图。
图6A示出根据本公开的一些实施例的示例性封装结构的示意性横截面视图。
图6B示出根据本公开的一些实施例的绘示密封环结构和对准标记结构的图案相对于示例性封装结构中的管芯的位置的布局的示意性俯视图。
图6C示出图6B的右上部分的放大视图。
图7A示出根据本公开的一些实施例的示例性封装结构的示意性横截面视图。
图7B示出根据本公开的一些实施例的绘示密封环结构和对准标记结构的图案相对于示例性封装结构中的管芯的位置的布局的示意性俯视图。
图8示出根据本公开的一些实施例的示例性封装结构的示意性横截面视图。
图9示出根据本公开的各种实施例的用于对准标记结构的不同图案设计。
附图标号说明
40W：堆叠结构；
50、60、70、80：封装结构；
100：第一晶片；
102：第一半导体衬底；
104：第一内连线结构；
104'、660、760、860：内连线结构；
104A、662、762、862：金属内连线层；
104B、821：第一对准标记结构；
105、665、765、865：介电材料；
106：第一接合膜；
107：第一接合结构；
108：第一接合垫；
200：第二晶片；
202：第二半导体衬底；
202'、610、710、810：半导体材料块；
203、823：第二对准标记结构；
206：第二接合膜；
207：第二接合结构；
210、620、720、820：接合膜堆叠；
300：第三管芯；
302：第三半导体衬底；
304：第三金属化结构；
305：第三介电层；
310、410：混合接合结构；
310A、410A：导电特征；
310B：第三接合膜；
400：第四管芯；
402：第四半导体衬底；
404：第四金属化结构；
405：第四介电层；
410B：第四接合膜；
500、500'、650、750、850：包封体；
506：背侧接合膜；
602：凸块垫；
603：绝缘层；
604：金属柱；
605：圆顶；
606、670、770、870：导电凸块；
623、664A、723、762A：对准标记结构；
630、640、730、740、830、840：管芯；
664、764、864：密封环结构；
664B：分支部分；
822：顶部接合膜层；
824：底部接合膜层；
AA1、AA2、AA3、AA4、AA5、AA6、AA7、AA8、AA9、AA10、BA1、BA2、BA3、BA4、BA5、BA6、BA7、BA8、BA9、BA10：图案；
HB、SL：虚线；
MR：标记区。
具体实施方式
以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例以简化本公开。当然，这些仅是实例且并不意图为限制性的。举例来说，在以下描述中，第一特征在第二特征之上或第二特征上形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可以不直接接触的实施例。此外，本公开可在各种实例中重复附图标号和/或字母。这一重复是出于简化和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
另外，为易于描述，本文中可使用例如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”以及类似物的空间相对术语来描述如图中所示出的一个元件或特征与另一元件或特征的关系。除附图中所描绘的定向以外，空间相对术语意图涵盖器件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解译。
应了解，本公开的以下实施例提供可体现于广泛多种特定情境中的可适用概念。本文中所论述的具体实施例仅是示出性的且与封装结构或组合件有关，且不限制本公开的范围。本公开的实施例描述晶片级封装的示例性制造工艺和由其制造的封装结构。本公开的某些实施例与形成有晶片接合结构和堆叠的晶片和/或管芯的封装结构有关。晶片或管芯可包含块状半导体衬底或绝缘体上硅/锗衬底上的一种或多种类型的集成电路或电组件。实施例意图提供进一步的解释但并非用于限制本公开的范围。
图1到图5示出根据本公开的一些实施例的绘示用于形成封装结构的制造方法的各种阶段的横截面视图。在图1中，在一些实施例中，设置第一晶片100，且第一晶片100包含第一半导体衬底102、形成于第一半导体衬底102上的第一内连线结构104，以及在半导体衬底102之上覆盖第一内连线结构104的第一接合膜106。在一些实施例中，第一晶片100进一步包含嵌入在第一接合膜106中的多个第一接合垫108。第一接合膜106和多个第一接合垫108可形成第一接合结构107。在一些实施例中，第一晶片100是由硅(例如硅块状晶片)或其它半导体材料(例如III-V半导体材料)制成的半导体晶片。在一些实施例中，第一内连线结构104包含嵌入在介电材料105中的一个或多个金属内连线层104A。在一些实施例中，第一内连线结构104包含嵌入在介电材料105中的一个或多个第一对准标记结构104B。在某些实施例中，第一对准标记结构104B的位置布置在划线道(scribe lane)(在图1中绘示为虚线SL)旁边但位于封装单元的跨度(span)内。也就是说，第一对准标记结构104B将不在单体化工艺或分割工艺期间切断。在一些实施例中，一个或多个金属内连线层104A可包括内连线线路与内连线通孔的交替层。一个或多个金属内连线层104A进一步通过内连线线路和内连线通孔与随后安装在第一内连线结构104上的半导体管芯电耦合。在一些实施例中，一个或多个金属内连线层104A进一步包括密封环结构，所述密封环结构与内连线线路和内连线通孔一起形成但不与半导体管芯电连接。
在一些实施例中，金属内连线层104A的材料包含铝、铜、铜合金或其组合。在一些实施例中，第一对准标记结构104B的材料包含铝、铜、铜合金或其组合。在一些实施例中，介电材料105的材料包含氧化硅、氮化硅、氮氧化硅(silicon oxynitride；SiON)、硅酸盐玻璃材料或其组合。在一些实施例中，第一接合膜106的材料包含氧化硅、氮化硅、未掺杂的硅酸盐玻璃材料或其组合。此外，第一接合垫108的材料包含铜或铜合金。在某些实施例中，第一内连线结构104可使用后段工艺(back-end-of-line；BEOL)工艺形成于半导体晶片100中。在一些实施例中，第一对准标记结构104B在金属内连线层104A的制造期间制造。在一个实施例中，第一对准标记结构104B在BEOL工艺期间与多个金属内连线层104A的最底部金属层同时制造，且第一对准标记结构104B的材料与金属内连线层104A的材料相同。另外，在一些实施例中，第一对准标记结构可在金属内连线层104A形成时形成，使得无需额外工艺来形成对准标记。
在图1中，设置第三管芯300和第四管芯400且安装到第一晶片100上。在一些实施例中，第三管芯300和第四管芯400分别具有混合接合结构310、混合接合结构410。第三管芯300和第四管芯400并排安置在第一晶片100的第一接合膜106上。如图1中所绘示，在一些实施例中，第三管芯300是包含第三半导体衬底302和嵌入在第三介电层305中的多个第三金属化结构304的半导体管芯，且混合接合结构310包含嵌入在第三接合膜310B中形成于第三管芯300的有源表面上的多个导电特征310A。在一些实施例中，第四管芯400是包含第四半导体衬底402和嵌入在第四介电层405中的多个第四金属化结构404的半导体管芯，且混合接合结构410包含嵌入在第四接合膜410B中形成于第四管芯400的有源表面上的多个导电特征410A。
在一些实施例中，第三管芯300或第四管芯400可进一步包含多个半导体器件(未绘示)和多个隔离结构(未绘示)。在某些实施例中，半导体器件可在前段工艺(front-end-of-line；FEOL)工艺期间形成于管芯的半导体衬底中。在某些实施例中，半导体器件是晶体管、存储器或功率器件，或其它器件，例如电容器、电阻器、二极管、光电二极管、传感器或熔丝。在示例性实施例中，多个半导体器件中的一些可与半导体管芯的多个金属化结构电连接，且进一步与第三管芯或第四管芯的多个导电特征中的一些电连接。
应理解，第三管芯或第四管芯的数目可以是一个、两个或大于两个，但本公开不限于此。在一些实施例中，第三管芯300与第四管芯400具有不同功能。在一些实施例中，第三管芯300与第四管芯400具有相同功能。在一些实施例中，第三管芯300或第四管芯400包含存储器芯片，例如高带宽存储器芯片、动态随机存取存储器(dynamic random accessmemory；DRAM)芯片或静态随机存取存储器(static random access memory；SRAM)芯片。在一些替代实施例中，第三管芯300或第四管芯400包含专用集成电路(application-specific integrated circuit；ASIC)芯片、模拟芯片、传感器芯片、例如蓝牙芯片和射频芯片的无线应用芯片，或调压芯片。在一个实施例中，第三管芯300包含存储器芯片，且第四管芯400包含ASIC芯片。
在示例性实施例中，导电特征310A、导电特征410A由金属材料(例如铜或铜合金)制成。在一些实施例中，第三金属化结构304或第四金属化结构404的材料包含铜、铜合金、铝、铝合金、钛、镍或其组合。在一些实施例中，第三介电层305或第四介电层405的材料包含氧化硅、氮化硅或氮氧化硅(SiON)。
在一些实施例中，如图2中所绘示，进行接合工艺以将第三管芯300和第四管芯400与第一晶片100接合。在一些实施例中，接合工艺是混合接合(hybrid bonding)工艺，包含在约0.5兆帕到5兆帕的压力下在100℃到280℃范围内的温度下进行热工艺。在一些实施例中，通过第一接合结构107和混合接合结构310，第三管芯300的前侧混合接合到第一晶片100。也就是说，导电特征310A与第一接合垫108接合，而第三介电层310B与第一晶片100的第一接合膜106接合。在一些实施例中，通过第一接合结构107和混合接合结构410，第四管芯400的前侧混合接合到第一晶片100。也就是说，导电特征410A与第一接合垫108接合，而第四介电层410B与第一晶片100的第一接合膜106接合。在这些实施例中，第一晶片100的第一接合结构107与第三管芯300和第四管芯400的混合接合结构310、混合接合结构410建立更短且直接的电路径。在一个实施例中，除了由导电特征310A、导电特征410A以及第一接合垫108建立的金属到金属接合界面以外，混合接合界面(在图2中绘示为虚线HB)包含由介电层310B、介电层410B以及第一接合膜106建立的介电到介电界面。尽管未在图2中明确绘示，但第三管芯300与第四管芯400可通过第三管芯或第四管芯的导电特征310A、导电特征410A、第一接合结构107以及第一内连线结构104中的一些彼此电连接。
任选地，在一些实施例中，第三管芯300或第四管芯400可从背侧减薄到合乎需要的厚度。在一些实施例中，第三管芯300或第四管芯400的减薄工艺可包含抛光工艺、刻蚀工艺或其组合。
在一些实施例中，在图2中，包封体500形成于第一晶片100、第三管芯300以及第四管芯400之上，且至少横向地覆盖安装在第一晶片100上的第三管芯300和第四管芯400。包封体500覆盖第一晶片100的顶侧，填充第三管芯300与第四管芯400之间的间隙，且包裹第三管芯300和第四管芯400的侧壁。在一些实施例中，包封体500通过例如包覆模制的模制工艺形成，且接着抛光或平坦化以暴露第三管芯300和第四管芯400的背侧。在一些实施例中，包封体500的材料包含环氧树脂、酚醛树脂或含硅树脂。
在一些实施例中，背侧接合膜506形成于包封体500上，覆盖第三管芯300和第四管芯400的背侧。在一些实施例中，背侧接合膜506的材料包含氧化硅、氮化硅、未掺杂的硅酸盐玻璃材料或其组合。在一个实施例中，第一接合膜106的材料与背侧接合膜506的材料相同。在一个实施例中，第一接合膜106的材料不同于背侧接合膜506的材料。
在图3中，在一些实施例中，设置第二晶片200，且第二晶片200包含形成于第二半导体衬底202上且覆盖第二半导体衬底202的第二接合膜206，以及嵌入在第二接合膜206中的第二对准标记结构203。在图3中，第二晶片200具有面向第三管芯300和第四管芯400的背侧及第一晶片100的接合膜206，且直接放置在背侧接合膜506上。在第二晶片200的放置期间，第二晶片200与第一晶片100竖直地对准，且第二对准标记结构203分别与对应的第一对准标记结构104B大体上竖直地对准。接着，在使第二晶片200在第一晶片100之上对准之后，将第二晶片200放置在第一晶片100上且堆叠到第一晶片100上。在一些实施例中，如图3中所绘示，进行接合工艺以将第二接合膜206与背侧接合膜506彼此接合，以便将第二晶片200接合到第三管芯300和第四管芯400的背侧且接合到包封体500。在一些实施例中，接合工艺是熔融接合(fusion bonding)工艺，包含在约0.5兆帕到5兆帕的压力下在100℃到280℃范围内的温度下进行热工艺。在一个实施例中，可将第二接合膜206和背侧接合膜506视为第二接合结构207。
在一些实施例中，第二接合膜206的材料包含氧化硅、氮化硅、未掺杂的硅酸盐玻璃材料或其组合。在一个实施例中，第二接合膜206的材料与背侧接合膜506的材料相同。在一个实施例中，第二接合膜206的材料不同于背侧接合膜506的材料。在一些实施例中，第二对准标记结构203未从第二接合膜206暴露。在一些实施例中，第二晶片200是类似于第一晶片100的半导体晶片。在一些实施例中，第二晶片200是与第一晶片100不同类型的晶片。在一些实施例中，第二晶片200是块状硅晶片。在某些实施例中，第二晶片200不具有有源器件或半导体器件，且可充当中介体或结构支撑件。在一些实施例中，第二对准标记结构203的材料可包含金属(metal)材料、有金属特性的(metallic)材料或树脂材料。第二对准标记结构203位于管芯定位区之外的区中。
在某些实施例中，在将第二晶片200放置在下覆的第一晶片100之上期间，由于存在分别位于第一晶片100和第二晶片200中的可用于对准的多个对准标记结构，所以第二晶片的凹口(notch)可与第一晶片的凹口精确对准，使得可为随后的光刻工艺实现更小的凹口偏移和更好的晶片对准。举例来说，第二晶片中的第二对准标记结构203的位置与对应的第一对准标记结构104B的位置(沿厚度方向)大体上竖直地对准。换句话说，第二对准标记结构203的位置与第一对准标记结构104B的位置竖直地交叠，且第二对准标记结构203在第一对准标记结构104B的相同水平面(或平面)上的竖直投影至少部分地落在下覆的第一对准标记结构104B的跨度或图案内。将在以下实施例中描述第一对准标记结构或第二对准标记结构的图案以及对应图案的匹配的其它细节。
在本实施例中，通过参考第二晶片中的第二对准标记结构203和对应的第一对准标记结构104B将第二晶片200与第一晶片100叠层在一起。因此，第一晶片100与第二晶片200的叠层可精确对准，这有利于随后的制造工艺，尤其有利于光刻工艺。利用存在于晶片中的全局对准标记，显著改善了晶片到晶片的对准，得到更好的图案转印和提高的图案保真度(fidelity)。因此，提高了封装结构的良率。
应注意，对准标记结构可用于在线(in-line)对准，尤其可用于在线曝光和刻蚀工艺，其旨在减少未对准的风险或对返工(rework)的需要，以便提高生产量和生产良率。
在图4中，在一些实施例中，去除第一晶片100的第一半导体衬底102，但保留第一内连线结构104。在一些实施例中，第一晶片100的第一半导体衬底102的去除可包含抛光工艺、刻蚀工艺或其组合。获得包含第一内连线结构104、第三管芯300、第四管芯400、包封体500以及第二晶片200的堆叠结构40W。本文中，第一内连线结构104在去除第一半导体衬底102之后暴露。
在图5中，在一些实施例中，翻转堆叠结构40W(见图4)，且多个凸块垫602和多个导电凸块606形成于内连线结构104上。在一些实施例中，凸块垫602形成于金属内连线层104A上，且导电凸块606形成于凸块垫602上。在某些实施例中，绝缘层603形成于内连线结构104之上和凸块垫602上。举例来说，绝缘层603形成有暴露凸块垫602的开口。接着，金属柱604和圆顶(glop)605形成于暴露的凸块垫602上以形成导电凸块606。在一些实施例中，绝缘层603的材料包含氧化硅、氮化硅、苯环丁烷(benzocyclobutene；BCB)、环氧树脂、聚酰亚胺(polyimide；PI)或聚苯并恶唑(polybenzoxazole；PBO)。在一些实施例中，金属柱604的材料包含铜或铜合金，且圆顶605的材料包含焊料材料。在一个实施例中，金属柱604和位于金属柱604上的圆顶605构成微凸块结构。在替代实施例中，导电凸块606包含C4凸块或球栅阵列封装(ball grid array；BGA)凸块。
在一些实施例中，在图5中，进行单体化工艺以将堆叠结构40W切割成单独的封装结构50。在一些实施例中，单体化工艺包含晶片分割工艺或锯割工艺。在一些实施例中，进行单体化工艺且沿划线道SL分割堆叠结构40W，从而切穿绝缘层603、内连线结构104、包封体500、接合膜506、接合膜206以及半导体衬底202。多个封装结构50中的每一个至少包含半导体材料块202'(切割的半导体衬底)、第三管芯300、第四管芯400以及包裹第三管芯和第四管芯的包封体500'(切割的包封体)。在一些实施例中，多个封装结构50中的每一个还包含位于块(半导体材料块202')与包封体500'之间的接合膜堆叠210(接合膜206、接合膜506的切割的堆叠结构)、内连线结构104'(切割的内连线结构)、凸块垫602以及位于凸块垫602上的导电凸块606。在一些实施例中，半导体材料块202'不包含半导体器件且充当结构支撑件。第三管芯300和第四管芯400与内连线结构104'电连接且与位于内连线结构104'上的导电凸块606电连接，但半导体材料块202'不与第三管芯或第四管芯电连接。此外，嵌入在接合膜堆叠210中的第二对准标记结构203可电浮置(floated)。具体来说，第一对准标记结构104B和第二对准标记结构203包含在多个封装结构50中的每一个内。
在一些实施例中，在不切穿第一对准标记结构104B和第二对准标记结构203的情况下，沿划线道SL分割堆叠结构40W。在一些实施例中，第一对准标记结构104B和第二对准标记结构203位于封装结构50的拐角区处。
尽管将方法的步骤示出和描述为一系列动作或事件，但应了解，不应以限制意义来解译这种动作或事件的所示出排序。此外，并不需要全部所示出的工艺或步骤来实施本公开的一个或多个实施例。
图6A示出根据本公开的一些实施例的示例性封装结构的示意性横截面视图。图6B示出根据本公开的一些实施例的绘示密封环结构和对准标记结构的图案相对于示例性封装结构中的管芯的位置的布局的示意性俯视图。图6C示出图6B的右上部分的放大视图。
参考图6A，封装结构60包含管芯630、管芯640、包裹管芯630、管芯640的包封体650以及半导体材料块610，以及位于包封体650的顶侧上的接合膜堆叠620。在某些实施例中，封装结构60可使用在以上实施例中所描述的制造方法来形成，且类似或相同材料可用于形成封装结构中的类似或相同元件。在一些实施例中，封装结构60还包含位于包封体650的底侧处的内连线结构660和导电凸块670。在一些实施例中，管芯630和管芯640与内连线结构660电连接且与位于内连线结构660上的导电凸块670电连接。位于管芯630、管芯640的背侧上的半导体材料块610不与管芯630、管芯640电连接。在一些实施例中，接合膜堆叠620包含嵌入在接合膜堆叠620中的一个或多个对准标记结构623。在一些实施例中，内连线结构660包含嵌入在介电材料665中的一个或多个金属内连线层662和至少一个密封环结构664。在一些实施例中，内连线结构660包含嵌入在介电材料665中的一个或多个对准标记结构664A。在一个实施例中，对准标记结构664A可与金属内连线层662的最底部金属层同时制造(也就是通过与最底部金属层相同的制造步骤制造)。在一个实施例中，密封环结构664与金属内连线层662中的一些或全部一起制造。在一些实施例中，上方的多个对准标记结构623中的至少一个的位置竖直地对应于(例如，对准)下部的多个对准标记结构664A中的至少一个的位置。
参考图6B和图6C，在某些实施例中，密封环结构664具有环形主结构且位于封装结构60的外围区中，且管芯630、管芯640的跨度的投影(在图6B中由虚线表示)由环形结构围住。在图6B中，绘示密封环结构664的一部分的俯视图。密封环结构664的部分与对准标记结构664A位于相同水平面处。在一些实施例中，密封环结构664还具有与其环形主结构连接的一个或多个分支部分664B以限定和围住标记区MR(例如，图6C中所绘示的梯形区)。标记区MR位于封装结构60的拐角区处，且对准标记结构664A位于区(标记区MR)内。由于对准标记结构664A位于密封环区域中，所以不存在用于产生额外全局对准标记结构的设计区域损失。在一些实施例中，对准标记结构664A可位于一个或多个标记区MR内，而对应对准标记结构623的竖直投影(在图6C中由虚线表示)落在标记区MR内。在一些实施例中，对应对准标记结构623的投影不与对准标记结构664A的跨度交叠，而是位于对准标记结构664A旁边。也就是说，对应对准标记结构623的投影靠近对准标记结构664A但与对准标记结构664A间隔开，如图6C中所绘示。在一些实施例中，对准标记结构664A和对准标记结构623的图案在形状上类似但大小不同。在一个实施例中，如图6C的俯视图中所绘示，对准标记结构664A的图案成形为类似于具有切割角的“L”(也就是由分别连接到一个三角形的两侧的两个四边形构成)，而对准标记结构623具有类似形状，但是是颠倒的且大小更小，使得两个对准标记结构623、对准标记结构664A的投影可用于精确对准且作为对准校准的参考。具体来说，对准标记结构623与对准标记结构664A位于封装结构60内的不同水平面处。
图7A示出根据本公开的一些实施例的示例性封装结构的示意性横截面视图。图7B示出根据本公开的一些实施例的绘示密封环结构和对准标记结构的图案相对于示例性封装结构中的管芯的位置的布局的示意性俯视图。
参考图7A和图7B，封装结构70包含管芯730、管芯740、横向地包裹管芯730、管芯740的包封体750、位于包封体750的顶侧上的半导体材料块710和接合膜堆叠720，以及位于包封体750的底侧上的内连线结构760和导电凸块770。在一些实施例中，接合膜堆叠720包含嵌入在接合膜堆叠720中的一个或多个对准标记结构723。在一些实施例中，内连线结构760包含嵌入在介电材料765中的一个或多个金属内连线层762和至少一个密封环结构764。在一些实施例中，内连线结构760包含嵌入在介电材料765中的一个或多个对准标记结构762A。在一个实施例中，对准标记结构762A可与多个金属内连线层762的最顶部金属层同时制造。在一个实施例中，密封环结构764与多个金属内连线层762中的一些或全部一起制造。
参考图7B，在某些实施例中，密封环结构764具有环形主结构且位于封装结构70的外围区中，且管芯730、管芯740的跨度的投影(在图7B中由虚线表示)由环形结构围住。在图7B中，仅绘示密封环结构764的一部分的俯视图，且密封环结构764的部分与对准标记结构762A位于相同水平面处。在图7B中，多个对准标记结构762A中的至少一个位于密封环结构764旁边(也就是不位于密封环区内)。在一个实施例中，多个对准标记结构762A中的至少一个位于管芯730、管芯740之间。举例来说，位于密封环结构764旁边的对准标记结构762A可用于晶片的外围对准，而位于管芯之间的对准标记结构762A可用于晶片的中心对准，使得即使在可能的翘曲情形下也可针对晶片到晶片叠层或接合实现更好的全局对准。
在一些实施例中，上方的对准标记结构723的位置对应于下部的对准标记结构762A的位置且与下部的对准标记结构762A的位置竖直地对准。在一些实施例中，对准标记结构762A的图案可以是方环结构(在俯视图中)，而对准标记结构723的图案是方块。在一些实施例中，对准标记结构762A和对准标记结构723的图案彼此互补。上方对准标记结构723的投影落在对准标记结构762A的图案内。也就是说，结构723的方块的投影落在结构762A的方环结构内，且优选的是，方块的侧面与方环结构的侧面大体上平行以用于精确对准。与平行侧面的偏差可用于进一步分析和评估以确定对准是否在令人满意的范围内。
图8示出根据本公开的一些实施例的示例性封装结构的示意性横截面视图。除在接合膜堆叠中具有辅助对准标记结构之外，封装结构80类似于封装结构60。在图8中，在一些实施例中，封装结构80包含管芯830、管芯840、横向地包裹管芯830、管芯840的包封体850。在图8中，半导体材料块810和接合膜堆叠820位于包封体850的顶侧上，而内连线结构860和导电凸块870位于包封体850的另一侧上。在一些实施例中，接合膜堆叠820包含嵌入在接合膜堆叠820的顶部接合膜层822中的一个或多个第一对准标记结构821，以及嵌入在接合膜堆叠820的底部接合膜层824中的一个或多个第二对准标记结构823。第一对准标记结构821的位置与第二对准标记结构823的位置竖直地对准。在一个实施例中，第一对准标记结构821的材料与第二对准标记结构823的材料相同。在一个实施例中，第一对准标记结构821的材料不同于第二对准标记结构823的材料。在一些实施例中，内连线结构860包含嵌入在介电材料865中的一个或多个金属内连线层862和至少一个密封环结构864。第一对准标记结构821和第二对准标记结构823位于密封环结构864上方且位于密封环区中。在晶片到晶片堆叠或接合期间，顶部接合膜层822中的第一对准标记结构821和底部接合膜层824中的第二对准标记结构823分别属于第一晶片和第二晶片，以辅助晶片到晶片对准。
图9示出根据本公开的各种实施例的用于对准标记结构的不同图案设计。如以上实施例中所描述，位于不同晶片处的对准标记结构的图案需要彼此匹配或互补。在图9中，图案AA1到图案AA10指代形成于经历晶片到晶片堆叠或接合的多个晶片中的一个中的对准标记结构的可能图案，而图案BA1到图案BA10指代形成于经历晶片到晶片堆叠或接合的多个晶片中的另一个中的另一对准标记结构的可能图案。对于位于不同晶片处的对准标记结构，对准标记结构的图案的匹配意味着(一个晶片中的)一个水平面处的某些图案的投影落在位于(另一晶片中的)另一水平面处的其它对准标记结构的图案内或落在位于(另一晶片中的)另一水平面处的其它对准标记结构的图案的侧面。举例来说，图案AA3&图案BA3的匹配意味着十字图案BA3落在方形环圈图案AA3内，且优选的是，十字图案BA3的侧面完全落在方形环圈图案内且以合乎需要的距离间隔开，或侧面与方形环圈结构的侧面大体上平行以用于精确对准。与合乎需要的距离的偏差可用于进一步分析和评估以确定对准是否在令人满意的范围内。
包含一个或多个管芯的封装结构50、封装结构60、封装结构70、封装结构80以紧凑(compact)形式封装，且可进一步组装有另一封装单元以形成层叠式封装(package-on-package；POP)结构，或安装到电路衬底或印刷电路板。
还可包含其它特征和工艺。举例来说，可包含测试结构以辅助对3D封装或3DIC器件的校验测试。测试结构可包含例如形成于重布线层中或衬底上的测试垫，所述测试垫允许对3D封装或3DIC的测试、探针和/或探针卡的使用以及类似物。可对中间结构以及最终结构进行校验测试。另外，本文中所公开的结构和方法可与结合已知良好管芯的中间校验的测试方法结合使用以提高良率并降低成本。
在本公开的一些实施例中，提供一种封装结构。封装结构包含由包封体横向地包封的至少一个管芯、接合膜以及内连线结构。接合膜位于包封体的第一侧上，且接合膜包含第一对准标记结构。封装结构进一步包含位于接合膜上的半导体材料块。内连线结构位于包封体的与第一侧相对的第二侧上，且内连线结构包含第二对准标记结构。第一对准标记结构的位置与第二对准标记结构的位置竖直地对准。在实施例中，所述内连线结构包含密封环结构且所述第二对准标记结构位于所述密封环结构所位于的区内。在实施例中，所述密封环结构包含环形主结构和多个分支部分，所述环形主结构包围所述至少一个管芯，所述多个分支部分与所述环形主结构连接以限定多个标记区，且所述第二对准标记结构位于所述多个标记区中的一个内。在实施例中，所述内连线结构包含包围所述至少一个管芯的密封环结构，且所述第二对准标记结构位于所述至少一个管芯旁边并位于所述密封环结构所位于的区之外。在实施例中，所述至少一个管芯包含第一管芯和第二管芯，且所述第二对准标记结构位于所述第一管芯与所述第二管芯之间。在实施例中，所述接合膜包含第一接合膜和第二接合膜，所述第一接合膜贴合到所述半导体材料块，所述第二接合膜贴合到所述至少一个管芯的背侧和所述包封体，且所述第一接合膜熔融接合到所述第二接合膜。在实施例中，所述第一对准标记结构位于所述第一接合膜内。在实施例中，所述的封装结构进一步包括位于所述内连线结构上的多个导电凸块。在实施例中，所述内连线结构包含密封环结构，且所述密封环结构的材料与所述第二对准标记结构的材料相同。在实施例中，所述第一对准标记结构的投影落在所述第二对准标记结构的图案内。
在本公开的一些实施例中，提供一种封装结构，包含由包封体横向地包封的至少一个管芯、接合膜堆叠、半导体材料块以及内连线结构。接合膜堆叠位于包封体的第一侧上，且接合膜堆叠包含在其中具有第一对准标记结构的第一接合膜层和在其中具有第二对准标记结构的第二接合膜层。第一对准标记结构的位置与第二对准标记结构的位置竖直地对准。半导体材料块位于接合膜堆叠上。内连线结构位于包封体的与第一侧相对的第二侧上。在实施例中，所述第一接合膜贴合到所述半导体材料块，且所述第二接合膜贴合到所述至少一个管芯的背侧和所述包封体。在实施例中，所述第一对准标记的材料与所述第二对准标记结构的材料相同。在实施例中，所述第一对准标记结构的材料不同于所述第二对准标记结构的材料。
在本公开的一些实施例中，描述一种用于形成封装结构的方法。提供具有内连线结构和第一对准标记结构的第一晶片。将多个半导体管芯与第一晶片的内连线结构接合。在第一晶片之上形成至少横向地包封多个半导体管芯的包封体。在包封体和多个半导体管芯之上形成第一接合膜层。提供具有第二接合膜层和第二对准标记结构的第二晶片。使第二晶片在第一晶片之上对准并堆叠。使第一晶片薄化以暴露内连线结构。在内连线结构上形成多个导电凸块。进行分割工艺。在实施例中，使所述第二晶片在所述第一晶片之上对准包括使所述第二对准标记结构的位置与所述第一对准标记结构的位置竖直地对准。在实施例中，形成封装结构的方法一步包括在将所述第二晶片堆叠在所述第一晶片之上之后将所述第二接合膜层与所述第一接合膜层熔融接合。在实施例中，形成第一接合膜层包含形成第三对准标记结构。在实施例中，所述第一对准标记结构位于所述内连线结构内。在实施例中，进行分割工艺包含在不切穿所述第一对准标记结构和所述第二对准标记结构的情况下切穿所述内连线结构、所述包封体以及所述第二晶片。
前文概述若干实施例的特征，使得所属技术领域中具有通常知识者可更好地理解本公开的方面。所属技术领域中具有通常知识者应了解，其可容易地使用本公开作为设计或修改用于实行本文中所介绍的实施例的相同目的和/或实现相同优势的其它工艺和结构的基础。所属技术领域中具有通常知识者还应认识到，这种等效构造并不脱离本公开的精神和范围，且所属技术领域中具有通常知识者可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代以及更改。

Claims (1)

1.一种封装结构，包括：
至少一个管芯，由包封体横向地包封；
接合膜，位于所述包封体的第一侧上，其中所述接合膜包含第一对准标记结构；
半导体材料块，位于所述接合膜上；以及
内连线结构，位于所述包封体的与所述第一侧相对的第二侧上，其中所述内连线结构包含第二对准标记结构，且其中所述第一对准标记结构与所述第二对准标记结构竖直地对准。
CN202011011486.0A 2019-09-27 2020-09-23 封装结构和其制造方法 Pending CN112582378A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962906751P 2019-09-27 2019-09-27
US62/906,751 2019-09-27
US16/877,512 2020-05-19
US16/877,512 US11342297B2 (en) 2019-09-27 2020-05-19 Package structure and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN112582378A true CN112582378A (zh) 2021-03-30

Family

ID=75120219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011011486.0A Pending CN112582378A (zh) 2019-09-27 2020-09-23 封装结构和其制造方法

Country Status (2)

Country Link
US (2) US11342297B2 (zh)
CN (1) CN112582378A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11672111B2 (en) * 2018-12-26 2023-06-06 Ap Memory Technology Corporation Semiconductor structure and method for manufacturing a plurality thereof
US11342297B2 (en) * 2019-09-27 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11887958B2 (en) * 2020-08-20 2024-01-30 Stmicroelectronics Ltd Coplanar bump contacts of differing sizes
US20230238376A1 (en) * 2022-01-26 2023-07-27 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method Using Tape Attachment

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US10319707B2 (en) * 2017-09-27 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor component, package structure and manufacturing method thereof
US10879260B2 (en) * 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11342297B2 (en) * 2019-09-27 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
US11342297B2 (en) 2022-05-24
US20220246573A1 (en) 2022-08-04
US20210098409A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
US11443995B2 (en) Integrated circuit package and method
US10797001B2 (en) Three-dimensional integrated circuit structures
CN106952831B (zh) 使用热与机械强化层的装置及其制造方法
US10916488B2 (en) Semiconductor package having thermal conductive pattern surrounding the semiconductor die
US11342297B2 (en) Package structure and manufacturing method thereof
US11854921B2 (en) Integrated circuit package and method
US10872862B2 (en) Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same
CN111799228B (zh) 形成管芯堆叠件的方法及集成电路结构
US11309291B2 (en) Die stack structure and manufacturing method thereof
US11417629B2 (en) Three-dimensional stacking structure and manufacturing method thereof
US11424219B2 (en) Package structure and method of fabricating the same
CN113809040A (zh) 封装结构及其制作方法
TW202114108A (zh) 封裝結構和其製造方法
US12040283B2 (en) Method of fabricating semiconductor structure
US20230378019A1 (en) Package structure and method of fabricating the same
US10636757B2 (en) Integrated circuit component package and method of fabricating the same
US20220384388A1 (en) Semiconductor Packaging and Methods of Forming Same
US11037899B2 (en) Package structures and methods of forming the same
US20240128178A1 (en) Semiconductor structure and method for forming the same
US20240021491A1 (en) Semiconductor device and method of forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210330

WD01 Invention patent application deemed withdrawn after publication