CN112578604B - 显示模组及其制备方法、电子设备 - Google Patents

显示模组及其制备方法、电子设备 Download PDF

Info

Publication number
CN112578604B
CN112578604B CN202011573762.2A CN202011573762A CN112578604B CN 112578604 B CN112578604 B CN 112578604B CN 202011573762 A CN202011573762 A CN 202011573762A CN 112578604 B CN112578604 B CN 112578604B
Authority
CN
China
Prior art keywords
layer
substrate
packaging
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011573762.2A
Other languages
English (en)
Other versions
CN112578604A (zh
Inventor
贾智帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Oppo Mobile Telecommunications Corp Ltd
Original Assignee
Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Oppo Mobile Telecommunications Corp Ltd filed Critical Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority to CN202011573762.2A priority Critical patent/CN112578604B/zh
Publication of CN112578604A publication Critical patent/CN112578604A/zh
Application granted granted Critical
Publication of CN112578604B publication Critical patent/CN112578604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请提供了显示模组及其制备方法、电子设备。其中显示模组包括封装基板，量子点层，薄膜晶体管阵列基板，封装层。量子点层设于封装基板的一侧。薄膜晶体管阵列基板设于量子点层背离封装基板的一侧。封装层设于量子点层的周缘，封装层的相对两端分别连接封装基板与薄膜晶体管阵列基板，且封装层与封装基板及薄膜晶体管阵列基板为一体式结构。通过使封装层对应量子点层的周缘设置，再配合封装基板与薄膜晶体管阵列基板从而形成密闭的隔绝空间，且封装层与封装基板及薄膜晶体管阵列基板为一体式结构，可提高封装层在两端与封装基板和薄膜晶体管阵列基板之间的密封性能，从而提高隔绝空间的致密性，防止水氧进入隔绝空间，提高显示模组的显示性能。

Description

显示模组及其制备方法、电子设备
技术领域
本申请属于显示模组技术领域，具体涉及显示模组及其制备方法、电子设备。
背景技术
在现有的液晶显示领域中，为了提高显示模组的色域，通常需要加入量子点技术。由于量子点对水氧及其敏感。少量水氧的存在便会降低量子点层的性能，因此通常需要对量子点层进行封装处理，使量子点层处于密闭的环境中来隔绝水氧。但现有的封装层无法形成良好的密闭空间，导致量子点水氧失效不良，造成色彩漂移等不良，从而降低显示模组的显示性能。
发明内容
鉴于此，本申请第一方面提供了一种显示模组，包括：
封装基板；
量子点层，所述量子点层设于所述封装基板的一侧；
薄膜晶体管阵列基板，所述薄膜晶体管阵列基板设于所述量子点层背离所述封装基板的一侧；以及
封装层，所述封装层设于所述量子点层的周缘，所述封装层的相对两端分别连接所述封装基板与所述薄膜晶体管阵列基板，且所述封装层与所述封装基板及所述薄膜晶体管阵列基板为一体式结构。
本申请第一方面提供的显示模组，通过使封装层对应量子点层的周缘设置，再配合封装基板与薄膜晶体管阵列基板从而形成密闭的隔绝空间。并且本申请的封装层与封装基板及薄膜晶体管阵列基板为一体式结构，可提高封装层在两端与封装基板和薄膜晶体管阵列基板之间的密封性能，从而提高隔绝空间的致密性，提高显示模组的密封性能，防止水氧进入隔绝空间，提高显示模组的显示性能。
本申请第二方面提供了一种显示模组的制备方法，所述制备方法包括：
提供封装基板；
在所述封装基板的一侧形成量子点层；
在所述封装基板的一侧形成初始封装层，所述初始封装层与所述量子点层设于所述封装基板的同一侧，且所述初始封装层设于所述量子点层的周缘；
提供薄膜晶体管阵列基板，将所述薄膜晶体管阵列基板设于所述初始封装层背离所述封装基板的一侧；以及
烧结所述初始封装层，使所述初始封装层转变为封装层，且所述封装层的相对两侧粘结所述封装基板与所述薄膜晶体管阵列基板，且所述封装层与所述封装基板及所述薄膜晶体管阵列基板为一体式结构。
本申请第二方面提供的制备方法，通过在封装基板的一侧且对应量子点层周缘处采用玻璃粉形成初始封装层，随后设置薄膜晶体管阵列基板后，此时便可形成隔绝空间。随后烧结初始封装层，初始封装层在高温下可变成熔融态并使其相对两端分别粘结封装基板与薄膜晶体管阵列基板，待其冷却后最终可转变为封装层。本申请通过烧结的方式使初始封装层转变为封装层而粘结封装基板与薄膜晶体管阵列基板，使所述封装层与所述封装基板及所述薄膜晶体管阵列基板为一体式结构，可提高封装层在两端与封装基板和薄膜晶体管阵列基板之间的密封性能，防止水氧进入隔绝空间，提高显示模组的显示性能。
本申请第三方面提供了一种电子设备，所述电子设备包括壳体、处理器、电源、以及如本申请第一方面提供的显示模组，所述显示模组设于所述壳体上，所述壳体内具有收容空间，所述处理器与所述电源设于所述收容空间内，且所述处理器分别电连接所述电源与所述显示模组。
本申请第三方面提供的电子设备，通过采用本申请第一方面提供的显示模组，可提高显示模组的密封性能，提高显示模组隔绝水氧的能力，提高显示模组与电子设备的显示性能。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对本申请实施方式中所需要使用的附图进行说明。
图1为本申请一实施方式中显示模组的截面示意图。
图2为本申请另一实施方式中显示模组的截面示意图。
图3为本申请又一实施方式中显示模组的截面示意图。
图4为本申请又一实施方式中显示模组的截面示意图。
图5为本申请又一实施方式中显示模组的截面示意图。
图6为本申请一实施方式中显示模组的制备方法的工艺流程图。
图7-图11分别为图6中S100，S200，S300，S400，S500对应的结构示意图。
图12为本申请一实施方式中在S400、及其前后所包括的工艺流程图。
图13-图14分别为图12中S310，S410对应的结构示意图。
图15为本申请一实施方式中S310所包括的工艺流程图。
图16为图15中S311对应的结构示意图。
图17为本申请一实施方式中电子设备的结构示意图。
标号说明：
显示模组-1，电子设备-2，壳体-3，处理器-4，电源-5，封装基板-10，量子点层-20，薄膜晶体管阵列基板-30，线路区-31，非线路区-32，封装层-40，初始封装层-40a，隔绝空间-41，填充层-50，初始填充层-50a，彩膜基板-60，上偏光片-70，下偏光片-80。
具体实施方式
以下是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。
在介绍本申请的技术方案之前，再详细介绍下相关技术中的技术问题。
显示模组是电子设备中重要的结构件之一，主要起显示图像的功能。显示模组通常包括液晶显示模组和有机发光半导体显示模组。其中为了使液晶显示模组的色域达到与有机发光半导体显示模组相媲美，需要加入量子点技术。目前通常采用红绿量子点层与蓝光芯片的光谱搭配方式。但由于量子点对水氧及其敏感。少量水氧的存在便会降低量子点层的性能，因此通常需要对量子点层进行封装处理，使量子点层处于密闭的环境中来隔绝水氧。
目前对于量子点层的封装主要采用量子管、量子膜、量子扩散等方式。但量子管的封装会导致显示模组入光侧边框加宽，增加非显示区的尺寸。并且机械性能不好，在振动、跌落等过程中容易造成机械损伤。而量子膜也会存在边缘失效的问题，并且在高温高湿环境后，量子点水氧失效不良，造成色彩漂移等不良，从而降低显示模组的显示性能。
鉴于此，为了解决上述问题，本申请提供了一种显示模组。请一并参考图1，图1为本申请一实施方式中显示模组的截面示意图。本实施方式提供了一种显示模组1，包括封装基板10。量子点层20，所述量子点层20设于所述封装基板10的一侧。薄膜晶体管阵列基板30，所述薄膜晶体管阵列基板30设于所述量子点层20背离所述封装基板10的一侧。封装层40，所述封装层40设于所述量子点层20的周缘，所述封装层40的相对两端分别连接所述封装基板10与所述薄膜晶体管阵列基板30，且所述封装层40与所述封装基板10及所述薄膜晶体管阵列基板30为一体式结构。
本实施方式提供的显示模组1包括封装基板10。其中封装基板10是用于为显示模组1的其他部件提供装设与支撑基础。至于封装基板10的材质，本申请在后文会进行详细介绍。
本实施方式提供的显示模组1还包括量子点层20与薄膜晶体管阵列基板30。通过量子点层20与薄膜晶体管阵列基板30的配合，可形成各种颜色不同的光线。可选地，量子点层20为红绿量子点层20。即量子点层20包括红色量子点与绿色量子点，再配合蓝光芯片从而形成各种各样的颜色。另外，薄膜晶体管阵列基板30上可设有阵列排布的多个薄膜晶体管。
本实施方式提供的显示模组1还包括封装层40，封装层40设于所述量子点层20的周缘，即封装层40对应量子点层20的外周缘设置。并且封装层40的相对两端设于封装基板10与所述薄膜晶体管阵列基板30之间，即装层的相对两端分别连接所述封装基板10与所述薄膜晶体管阵列基板30，这样上下设置的封装基板10与薄膜晶体管阵列基板30和侧边设置的封装层40便可形成密闭的隔绝空间41，从而使量子点层20设于该隔绝空间41内，避免与外界的空气接触。
另外，本实施方式还可使所述封装层40与所述封装基板10及所述薄膜晶体管阵列基板30为一体式结构，可提高封装层40在两端与封装基板10和薄膜晶体管阵列基板30之间的密封性能，从而提高隔绝空间的致密性，提高显示模组的密封性能，防止水氧进入隔绝空间，提高显示模组的显示性能。
在相关技术中封装层材质铜材选用高分子材料制备而成的有机封装层。这种封装层在一定程度上能隔绝部分水氧进入隔绝空间，但由于采用高分子制备的封装层的致密度较低，孔隙率加大，封装层还是会使少量水氧进入隔绝空间，从而降低量子点层的性能。因此，本实施方式封装层40的材质包括但不限于玻璃粉，由玻璃粉制备而成的封装层40可提高封装层40可提高连接封装基板10与薄膜晶体管阵列基板30连接的紧密性，从而提高封装层40的相对两端与封装基板10和薄膜晶体管阵列基板30的密封性能。并且玻璃粉制备而成的封装层40相比相关技术中的材料制备而成的封装层40可提高致密度，降低孔隙率，减小封装层40内玻璃粉与玻璃粉之间的间隙，提高封装层40的密封性能，进一步防止水氧进入隔绝空间41，降低量子点层20失效的风险，从而提高显示模组1的显示性能。
请一并参考图2，图2为本申请另一实施方式中显示模组的截面示意图。本实施方式中，所述薄膜晶体管阵列基板30具有线路区31、及设于所述线路区31周缘的非线路区32，所述封装层40在所述薄膜晶体管阵列基板30上的正投影位于所述非线路区32内。
在本实施方式中，薄膜晶体管阵列基板30并不是全部区域均设计导电线路，而是薄膜晶体管阵列基板30具有线路区31与非线路区32。本实施方式可使封装层40在所述薄膜晶体管阵列基板30上的正投影位于所述非线路区32内。在显示模组1的制备过程中，在制备封装层40时需要烧结玻璃粉，因此封装层40对应非线路区32可防止高温对导线线路的影响，从而提高显示模组1的稳定性能
请一并参考图3，图3为本申请又一实施方式中显示模组的截面示意图。本实施方式中，所述量子点层20连接所述封装层40。
在本实施方式中，可使量子点层20连接所述封装层40，即量子点层20的外周侧壁连接封装层40靠近隔绝空间41的侧壁，这样可减小量子点层20与空气接触的面积，从而减小量子点层20失效的风险，提高了显示模组1的稳定性。
请一并参考图4，图4为本申请又一实施方式中显示模组的截面示意图。本实施方式中，所述显示模组1还包括填充层50，所述填充层50设于所述量子点层20与所述薄膜晶体管阵列基板30之间，且所述填充层50连接所述量子点层20、所述薄膜晶体管阵列基板30、以及所述封装层40。
在本实施方式中还可增设填充层50，使填充层50设于所述量子点层20与所述薄膜晶体管阵列基板30之间，即填充层50连接所述量子点层20、所述薄膜晶体管阵列基板30、以及所述封装层40。也可以理解为填充层50将隔绝空间41设于的区域全部填满，从而将隔绝空间41内的空气排出，进一步减小了量子点层20与空气接触的机率与面积，从而进一步减小了量子点层20失效的风险，提高了显示模组1的稳定性。可选地，填充层50的材质包括但不限于固化胶。
可选地，本实施方式中，所述封装基板10与所述薄膜晶体管阵列基板30的材质均包括玻璃，且所述封装基板10的线性膨胀系数为(10-12)*10-6mm/℃。
在相关技术中，显示模组1的封装基板10通常为高分子材质，例如聚对苯二甲酸乙二醇酯(PET)。并且显示模组1在制备完成后需要利用封装基板10的另一侧来与其他部件(例如玻璃、钢材等材质)相连接。但即使封装基板10在一开始连接于玻璃或钢材上，但后续若温度、湿度等其他环境条件发生了变化，由高分子制备的封装基板10的温湿度张缩率或线性膨胀系数与钢材、玻璃等主支撑件的温湿度张缩率或线性膨胀系数不一样，因此便会降低封装基板10与玻璃或钢材的连接性能，严重时封装基板10甚至会脱落导致显示模组1脱落。
因此，为了解决上述问题，本实施方式可使封装基板10设计为玻璃封装基板10，即封装基板10的材质包括但不限于玻璃。并且封装基板10的线性膨胀系数为(10-12)*10-6mm/℃。本实施方式采用玻璃封装基板10，并使其线性膨胀系数与玻璃和刚才的线性膨胀系数相近，这样封装基板10便不会因为外界环境的变化而使封装基板10的连接性能降低，从而提高显示模组1与后续连接部件的连接性能。
另外，当封装层40的材质为玻璃时，采用玻璃制备的封装基板10与薄膜晶体管阵列基板30可进一步提高封装基板10与封装层40之间的连接性能，使封装层40、封装基板10与薄膜晶体管阵列基板30更易形成一体式结构，从而进一步显示模组1的密封性能。
请一并参考图5，图5为本申请又一实施方式中显示模组的截面示意图。本实施方式中，所述显示模组1还包括彩膜基板60、上偏光片70、以及下偏光片80，所述下偏光片80设于所述薄膜晶体管阵列基板30靠近所述封装基板10的一侧，所述彩膜基板60设于所述薄膜晶体管阵列基板30背离所述封装基板10的一侧，所述上偏光片70设于所述彩膜基板60背离所述封装基板10的一侧。
在本实施方式中，显示模组1还可包括彩膜基板60、上偏光片70、以及下偏光片80。其中下偏光片80设于所述薄膜晶体管阵列基板30靠近所述封装基板10的一侧，即下偏光片80也设于隔绝空间41内。并且，彩膜基板60设于所述薄膜晶体管阵列基板30背离所述封装基板10的一侧，所述上偏光片70设于所述彩膜基板60背离所述封装基板10的一侧。通过上述各个部件的相互配合，可进一步提高显示模组1的显示性能。
除了上述显示模组1，本申请实施方式还提供了一种显示模组1的制备方法，本申请实施方式的显示模组1及显示模组1的制备方法都可以实现本申请的优点，二者可以一起使用，当然也可以单独使用，本申请对词没有特别的限制。例如，作为一种选择，可以使用下文的显示模组1的制备方法来制备上文的显示模组1。
请一并参考图6-图11，图6为本申请一实施方式中显示模组的制备方法的工艺流程图。图7-图11分别为图6中S100，S200，S300，S400，S500对应的结构示意图。本实施方式提供了一种显示模组1的制备方法，所述制备方法包括S100，S200，S300，S400，S500。其中，S100，S200，S300，S400，S500的详细介绍如下。
请参考图7，S100，提供封装基板10。
请参考图8，S200，在所述封装基板10的一侧形成量子点层20。
请参考图9，S300，在所述封装基板10的一侧形成初始封装层40a，所述初始封装层40a与所述量子点层20设于所述封装基板10的同一侧，且所述初始封装层40a设于所述量子点层20的周缘。
请参考图10，S400，提供薄膜晶体管阵列基板30，将所述薄膜晶体管阵列基板30设于所述初始封装层40a背离所述封装基板10的一侧。
请参考图11，S500，烧结所述初始封装层40a，使所述初始封装层40a转变为封装层40，且所述封装层40的相对两侧粘结所述封装基板10与所述薄膜晶体管阵列基板30，且所述封装层40与所述封装基板10及所述薄膜晶体管阵列基板30为一体式结构。
本实施方式提供的制备方法，通过在封装基板10的一侧且对应量子点层20周缘处采用玻璃粉先形成初始封装层40a，随后设置薄膜晶体管阵列基板30后，此时初始封装层40a、封装基板10、薄膜晶体管阵列基板30相互配合便可形成隔绝空间41。随后烧结初始封装层40a，玻璃粉材质的初始封装层40a在高温下可变成熔融态并使其相对两端分别粘结封装基板10与薄膜晶体管阵列基板30，待其冷却后最终可转变为封装层40。本实施方式通过烧结的方式使初始封装层40a转变为封装层40而粘结封装基板10与薄膜晶体管阵列基板30，使所述封装层40与所述封装基板10及所述薄膜晶体管阵列基板30为一体式结构，可提高封装层40在两端与封装基板10和薄膜晶体管阵列基板30之间的密封性能，防止水氧进入隔绝空间，提高显示模组的显示性能。
另外，可选地，所述初始封装层40a的材质包括玻璃粉。由于本申请采用玻璃粉材质的封装层40可提高封装层40的致密性，减小封装层40内玻璃粉与玻璃粉之间的间隙，降低封装层40的孔隙率，提高封装层40的密封性能，进一步防止水氧进入隔绝空间41，从而提高显示模组1的显示性能。
可选地，烧结的方法包括激光烧结。
请一并参考图12-图14，图12为本申请一实施方式中在S400、及其前后所包括的工艺流程图。图13-图14分别为图12中S310，S410对应的结构示意图。本实施方式中，所述封装基板10、所述初始封装层40a、以及所述量子点层20围设形成隔绝空间41，在S400“提供薄膜晶体管阵列基板30”之前，还包括S310。其中，S310的详细介绍如下。
请参考图13，S310，在所述隔绝空间41内形成初始填充层50a。
在S400“提供薄膜晶体管阵列基板30”之后，还包括S410。其中，S410的详细介绍如下。
请参考图14，S410，固化所述初始填充层50a，以得到填充层50。
本实施方式还可现在隔绝空间41内形成填充固化胶来形成初始填充层50a，从而将隔绝空间41内的空气排出。当装设完薄膜晶体管30之后，便可采用紫外光固化技术将固化胶进行固化得到填充层50，从而使填充层50来连接隔绝空间41内的各个部件。
请参考图15-图16，图15为本申请一实施方式中S310所包括的工艺流程图。图16为图15中S311对应的结构示意图。本实施方式中，S310“在所述隔绝空间41内形成初始填充层50a”包括S311。其中，S311的详细介绍如下。
请参考图16，S311，在所述隔绝空间41内形成初始填充层50a，并使所述初始填充层50a背离所述封装基板10的一侧表面低于所述所述初始封装层40a背离所述封装基板10的一侧表面。
在本实施方式中，由于在薄膜晶体管30靠近封装基板10的一侧设有下偏光片80，在填充初始填充层50a时，可使初始填充层50a背离所述封装基板10的一侧表面低于所述所述初始封装层40a背离所述封装基板10的一侧表面。这样在装设薄膜晶体管30时下偏光片80可进入隔绝空间41从而使初始填充层50a的高度升高，从而避免初始填充层50a溢出，降低了显示模组1的制备难度与制备成本。
请一并参考图17，图17为本申请一实施方式中电子设备的结构示意图。本实施方式提供了一种电子设备2，其特征在于，所述电子设备2包括壳体3、处理器4、电源5、以及如本申请上述实施方式提供的显示模组1，所述显示模组1设于所述壳体3上，所述壳体3内具有收容空间，所述处理器4与所述电源5设于所述收容空间内，且所述处理器4分别电连接所述电源5与所述显示模组1。
本实施方式提供的电子设备2，通过采用本申请上述实施方式提供的显示模组1，可提高显示模组1的密封性能，提高显示模组1隔绝水氧的能力，提高显示模组1与电子设备2的显示性能。
以上对本申请实施方式所提供的内容进行了详细介绍，本文对本申请的原理及实施方式进行了阐述与说明，以上说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (8)

1.一种显示模组，其特征在于，包括：
封装基板；
量子点层，所述量子点层设于所述封装基板的一侧；
薄膜晶体管阵列基板，所述薄膜晶体管阵列基板设于所述量子点层背离所述封装基板的一侧；
封装层，所述封装层设于所述量子点层的周缘，所述封装层的相对两端分别连接所述封装基板与所述薄膜晶体管阵列基板，且所述封装层与所述封装基板及所述薄膜晶体管阵列基板为一体式结构；
填充层，所述填充层设于所述量子点层与所述薄膜晶体管阵列基板之间，且所述填充层连接所述量子点层、所述薄膜晶体管阵列基板、以及所述封装层；以及
下偏光片，所述下偏光片设于所述薄膜晶体管阵列基板靠近所述封装基板的一侧，且所述下偏光片与所述量子点层之间设有至少部分的所述填充层。
2.如权利要求1所述的显示模组，其特征在于，所述薄膜晶体管阵列基板具有线路区、及设于所述线路区周缘的非线路区，所述封装层在所述薄膜晶体管阵列基板上的正投影位于所述非线路区内。
3.如权利要求1所述的显示模组，其特征在于，所述量子点层连接所述封装层。
4.如权利要求1所述的显示模组，其特征在于，所述封装层的材质包括玻璃粉。
5.如权利要求1所述的显示模组，其特征在于，所述封装基板与所述薄膜晶体管阵列基板的材质均包括玻璃，且所述封装基板的线性膨胀系数为(10-12)*10-6mm/℃。
6.如权利要求1所述的显示模组，其特征在于，所述显示模组还包括彩膜基板、以及上偏光片，所述彩膜基板设于所述薄膜晶体管阵列基板背离所述封装基板的一侧，所述上偏光片设于所述彩膜基板背离所述封装基板的一侧。
7.一种显示模组的制备方法，其特征在于，所述制备方法包括：
提供封装基板；
在所述封装基板的一侧形成量子点层；
在所述封装基板的一侧形成初始封装层，所述初始封装层与所述量子点层设于所述封装基板的同一侧，且所述初始封装层设于所述量子点层的周缘，所述封装基板、所述初始封装层、以及所述量子点层围设形成隔绝空间；
在所述隔绝空间内形成初始填充层，并使所述初始填充层背离所述封装基板的一侧表面低于所述所述初始封装层背离所述封装基板的一侧表面；
提供下偏光片，将所述下偏光片设于所述初始填充层背离所述封装基板的一侧，且所述下偏光片与所述量子点层之间设有至少部分的所述初始填充层；
提供薄膜晶体管阵列基板，将所述薄膜晶体管阵列基板设于所述初始封装层背离所述封装基板的一侧；以及
固化所述初始填充层，以得到填充层；
烧结所述初始封装层，使所述初始封装层转变为封装层，所述封装层的相对两侧粘结所述封装基板与所述薄膜晶体管阵列基板，且所述封装层与所述封装基板及所述薄膜晶体管阵列基板为一体式结构。
8.一种电子设备，其特征在于，所述电子设备包括壳体、处理器、电源、以及如权利要求1-6任一项所述的显示模组，所述显示模组设于所述壳体上，所述壳体内具有收容空间，所述处理器与所述电源设于所述收容空间内，且所述处理器分别电连接所述电源与所述显示模组。
CN202011573762.2A 2020-12-26 2020-12-26 显示模组及其制备方法、电子设备 Active CN112578604B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011573762.2A CN112578604B (zh) 2020-12-26 2020-12-26 显示模组及其制备方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011573762.2A CN112578604B (zh) 2020-12-26 2020-12-26 显示模组及其制备方法、电子设备

Publications (2)

Publication Number Publication Date
CN112578604A CN112578604A (zh) 2021-03-30
CN112578604B true CN112578604B (zh) 2023-04-18

Family

ID=75140076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011573762.2A Active CN112578604B (zh) 2020-12-26 2020-12-26 显示模组及其制备方法、电子设备

Country Status (1)

Country Link
CN (1) CN112578604B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907871B2 (en) * 2012-03-15 2014-12-09 Corning Incorporated Touch screen assemblies for electronic devices
KR101549406B1 (ko) * 2014-04-04 2015-09-03 코닝정밀소재 주식회사 발광 다이오드의 색변환용 기판 및 그 제조방법
CN104460102A (zh) * 2014-12-04 2015-03-25 青岛海信电器股份有限公司 一种液晶屏面板及其制备方法、显示装置
CN108550607B (zh) * 2018-05-04 2020-07-28 京东方科技集团股份有限公司 一种显示面板、显示装置及其封装检测方法
CN108445672A (zh) * 2018-06-26 2018-08-24 东莞市仲磊光电材料有限公司 量子点液晶显示面板及制作方法

Also Published As

Publication number Publication date
CN112578604A (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
US8207546B2 (en) Semiconductor light-emitting device and method for manufacturing the same
US7968373B2 (en) Integrated circuit package on package system
US7521783B2 (en) Ultra thin image sensor package structure and method for fabrication
US20050073036A1 (en) Overmolded optical package
US20060121184A1 (en) Photocurable-resin application method and bonding method
CN101548578B (zh) 有机电致发光面板、有机电致发光显示器、有机电致发光照明装置和它们的制造方法
CN103688377A (zh) 发光装置及其制造方法
EP2629331B1 (en) Method for reducing tilt of optical unit during manufacture of image sensor
CN104576570A (zh) 电子部件、电子装置以及用于制造电子部件的方法
US9184331B2 (en) Method for reducing tilt of optical unit during manufacture of image sensor
KR20140140491A (ko) 표시장치 및 그 제조 방법
JP3182665U (ja) チャンバ切欠を有するイメージセンサ
US20150035133A1 (en) Electronic modules and methods of making electronic modules
US6784534B1 (en) Thin integrated circuit package having an optically transparent window
US7939360B2 (en) Semiconductor device and manufacturing method therefor
WO2019128032A1 (zh) 封装结构及其制备方法与有机电致发光装置
US20090166831A1 (en) Sensor semiconductor package and method for fabricating the same
CN112578604B (zh) 显示模组及其制备方法、电子设备
TWI449167B (zh) 高解析相機模組之結構及製造方法
US11094722B2 (en) Image sensor package and imaging apparatus
JP2010135213A (ja) 有機ｅｌ装置及び電子機器
CN111261657B (zh) 显示面板及显示装置
CN114765167A (zh) 显示模组及其制造方法
CN114063350A (zh) 光源模块、显示模块及光源模块制备方法
JP7206483B2 (ja) 半導体装置の製造方法及びパッケージ部材の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant