CN112563709B - 用于硅基射频收发微系统的三维多通道功分器及制备方法 - Google Patents
用于硅基射频收发微系统的三维多通道功分器及制备方法 Download PDFInfo
- Publication number
- CN112563709B CN112563709B CN202011358363.4A CN202011358363A CN112563709B CN 112563709 B CN112563709 B CN 112563709B CN 202011358363 A CN202011358363 A CN 202011358363A CN 112563709 B CN112563709 B CN 112563709B
- Authority
- CN
- China
- Prior art keywords
- tsv
- power divider
- signal
- layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种用于硅基射频收发微系统的三维多通道功分器及制备方法,功分器包括硅衬底、TSV导电柱、接地金属布线层、介质层、第一金属层、隔离电阻层及第二金属层;在硅衬底中将第一传输结构及第二传输结构做成垂直互联结构,以制备三维多通道的功分器,利用三维立体结构的优势,避免了在多通道传输结构中在连接隔离电阻时的跳线问题,且基于硅基堆叠技术,可大大提高集成度,从而本发明可提供具有等相位、回波损耗小、结构简单、加工精度高、质量好的三维多通道功分器。
Description
技术领域
本发明涉及半导体封装领域,特别是涉及一种用于硅基射频收发微系统的三维多通道功分器及制备方法。
背景技术
随着硅基加工工艺和射频信号收发微系统(RF TR Systerm)的发展,在异构微系统中,采用硅基工艺集成三维无源器件成为下一代军用高集成电子系统技术发展的重要方向。硅基集成三维无源器件是在硅基异构封装的模组中采用与硅转接板相兼容的硅基加工工艺将不同结构的无源器件(包括电阻、电容、电感、天线、功分器、耦合器等)直接制作在硅基转接板上。
功分器作为一种将信号功率分为多份的器件,其作用是将发射通道上的信号分为多束分别进行处理,或者将接收通道上的多束信号合成为一束。作为射频收发系统中的馈线网络,功分器是射频收发微系统中必不可少的组成成分,如理想的一分三功分器为直接将一路输入信号平分为三份信号输出,并且为确保隔离度,三路输出信号中每两路信号线之间(一三路之间,一二路之间,二三路之间)采用隔离电阻进行隔离。
然而,在射频收发微系统中,当采用传统的平面型二维电路集成功分器时,若想要进行如上述一分三的信号输出,每两路信号线之间的互联电阻就需要多层跳线结构,这样就会造成三条支路结构不平衡,引发三等分的不均匀性,同时也会提高工艺成本。为解决上述问题,现有的射频收发系统中大多采用平面多阶功分器的形式,如将一分三功分器进行两阶功分,即先采用一阶一分二的不等分功分器,将信号功率先分为功率比为2:1的两个支路,而后再采用一阶一分二功分器,将两倍的支路平分为功率比为1:1,从而得到一分三功分器。然而这种平面多阶功分器,由于进行了不等功分,两次分路的传输线尺寸差异较大,容易由于三维结构相异性而导致回波损耗较大的问题,并且级联的第二阶一分二功分器容易引起三个支路之间的相位难以控制的问题。
因此,提供一种用于硅基射频收发微系统的三维多通道功分器及制备方法,实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种用于硅基射频收发微系统的三维多通道功分器及制备方法,用于解决现有技术中多通道功分器所面临的上述一系列的问题。
为实现上述目的及其他相关目的,本发明提供一种用于硅基射频收发微系统的三维多通道功分器,包括以下步骤:
提供硅衬底;
于所述硅衬底中形成TSV导电柱,所述TSV导电柱包括显露于所述硅衬底的第一端及位于所述硅衬底中的第二端,且所述TSV导电柱包括信号TSV导电柱及至少1个接地TSV导电柱,以构成第一传输结构;
形成接地金属布线层,所述接地金属布线层与所述接地TSV导电柱的第一端电连接;
形成图形化的介质层,以显露所述接地金属布线层及信号TSV导电柱的第一端;
于所述介质层上形成第一金属层,所述第一金属层包括与所述信号TSV导电柱的第一端电连接的第一信号金属层,以及与所述接地金属布线层电连接的第一接地金属层,以构成第二传输结构,在所述第二传输结构中包括同心的N条信号传输线,N≥3且为整数,每条所述信号传输线均包括内部传输区、过渡传输区及外部传输区;
形成隔离电阻层,所述隔离电阻层与所述第二传输结构对应设置,以在相邻的所述信号传输线之间形成隔离电阻,且所述隔离电阻与所述信号传输线的过渡传输区电连接;
提供临时衬底,并将所述临时衬底与所述第一金属层相结合;
去除部分所述硅衬底,以显露所述TSV导电柱的第二端;
形成与所述TSV导电柱的第二端电连接的第二金属层,所述第二金属层包括与所述信号TSV导电柱的第二端电连接的第二信号金属层,以及与所述接地TSV导电柱的第二端电连接的第二接地金属层;
去除所述临时衬底。
可选地,形成所述TSV导电柱的步骤包括:
刻蚀所述硅衬底,形成TSV孔,所述TSV孔包括信号TSV孔及至少1个接地TSV孔;
于所述TSV孔中形成覆盖所述TSV孔的底部及侧壁的绝缘层;
于所述绝缘层的表面形成种子层;
采用导电材料填充所述TSV孔,以形成所述TSV导电柱。
可选地,形成的所述信号传输线具有相同的特性阻抗,且相邻的所述信号传输线之间具有相同的夹角。
可选地,形成的所述信号传输线包括一段式信号传输线或多段级联式信号传输线。
可选地,所述功分器包括50欧姆功分器、70欧姆功分器及75欧姆功分器中的一种。
本发明还提供一种用于硅基射频收发微系统的三维多通道功分器,所述功分器包括:
硅衬底;
TSV导电柱,所述TSV导电柱包括第一端及第二端,且所述TSV导电柱包括信号TSV导电柱及至少1个接地TSV导电柱,以构成第一传输结构;
接地金属布线层,所述接地金属布线层与所述接地TSV导电柱的第一端电连接;
介质层,所述介质层显露所述接地金属布线层及信号TSV导电柱的第一端;
第一金属层,所述第一金属层包括与所述信号TSV导电柱的第一端电连接的第一信号金属层,以及与所述接地金属布线层电连接的第一接地金属层,以构成第二传输结构,在所述第二传输结构中包括同心的N条信号传输线,N≥3且为整数,每条所述信号传输线均包括内部传输区、过渡传输区及外部传输区;
隔离电阻层,所述隔离电阻层与所述第二传输结构对应设置,以在相邻的所述信号传输线之间形成隔离电阻,且所述隔离电阻与所述信号传输线的过渡传输区电连接;
第二金属层,所述第二金属层包括与所述信号TSV导电柱的第二端电连接的第二信号金属层,以及与所述接地TSV导电柱的第二端电连接的第二接地金属层。
可选地,所述接地TSV导电柱位于所述信号TSV导电柱的外围,相邻的所述接地TSV导电柱之间具有相同的夹角,且所述接地TSV导电柱与所述信号TSV导电柱具有相同的间距。
可选地,所述信号传输线具有相同的特性阻抗,且相邻的所述信号传输线之间具有相同的夹角。
可选地,所述信号传输线包括一段式信号传输线或多段级联式信号传输线。
可选地,所述功分器包括50欧姆功分器、70欧姆功分器及75欧姆功分器中的一种。
如上所述,本发明的用于硅基射频收发微系统的三维多通道功分器及制备方法,功分器包括硅衬底、TSV导电柱、接地金属布线层、介质层、第一金属层、隔离电阻层及第二金属层;在硅衬底中将第一传输结构及第二传输结构做成垂直互联结构,以制备三维多通道的功分器,利用三维立体结构的优势,避免了在多通道传输结构中在连接隔离电阻时的跳线问题,且基于硅基堆叠技术,可大大提高集成度,从而本发明可提供具有等相位、回波损耗小、结构简单、加工精度高、质量好的三维多通道功分器。
附图说明
图1显示为本发明中制备三维多通道功分器的工艺流程示意图。
图2显示为本发明中形成TSV孔后的结构示意图。
图3a~图3d显示为本发明中形成TSV孔后的俯视结构示意图。
图4显示为本发明在TSV孔中形成绝缘层及TSV导电柱的种子层后的结构示意图。
图5显示为本发明中形成TSV导电柱后的结构示意图。
图6显示为本发明中形成接地金属布线层的种子层后的结构示意图。
图7显示为本发明中形成接地金属布线层后的结构示意图。
图8显示为本发明中形成介质层后的结构示意图。
图9显示为本发明中形成第一金属层的种子层及图形化的掩膜层后的结构示意图。
图10显示为本发明中形成第一金属层后的结构示意图。
图11显示为本发明中形成第一金属层后的俯视结构示意图。
图12显示为本发明中形成隔离电阻层后的结构示意图。
图13显示为本发明中形成图形化的掩膜层后的结构示意图。
图14显示为本发明中形成隔离电阻后的结构示意图。
图15显示为本发明中形成隔离电阻后的俯视结构示意图。
图16显示为本发明中形成临时衬底后的结构示意图。
图17显示为本发明中形成图形化的绝缘层后的结构示意图。
图18显示为本发明中形成第二金属层的种子层及图形化的掩膜层后的结构示意图。
图19显示为本发明中形成第二金属层后的结构示意图。
图20显示为本发明中形成第二金属层后的仰视结构示意图。
元件标号说明
110-硅衬底;111-信号TSV孔;112-接地TSV孔;120-绝缘层;130-TSV导电柱的种子层;141-信号TSV导电柱;142-接地TSV导电柱;210-接地金属布线层的种子层;220-接地金属布线层;310-介质层;410-第一金属层的种子层;510-图形化的掩膜层;411-第一信号金属层的种子层;412-第一接地金属层的种子层;421-第一信号金属层;422-第一接地金属层;610-隔离电阻层;710-图形化的掩膜层;611-隔离电阻;810-键合层;820-临时衬底;910-绝缘层;920-第二金属层的种子层;111-图形化的掩膜层;921-第二信号金属层的种子层;922-第二接地金属层的种子层;121-第二信号金属层;122-第二接地金属层;A-内部传输区;B-过渡传输区;C-外部传输区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,其组件布局型态也可能更为复杂。
参阅图1,本实施例提供一种用于硅基射频收发微系统的三维多通道功分器的制备方法,在硅衬底中将第一传输结构及第二传输结构做成垂直互联结构,以制备三维多通道的功分器,利用三维立体结构的优势,避免了在第二传输结构中在连接隔离电阻时的跳线问题,且基于硅基堆叠技术,可大大提高集成度,从而本发明可提供具有等相位、回波损耗小、结构简单、加工精度高、质量好的三维多通道功分器。
下面结合附图和具体实施方式对本发明作进一步说明,关于硅基射频收发微系统的三维多通道功分器的制备方法具体包括如下步骤:
首先,参阅图2~图5,提供硅衬底110,于所述硅衬底110中形成TSV导电柱,所述TSV导电柱包括显露于所述硅衬底110的第一端及位于所述硅衬底110中的第二端,且所述TSV导电柱包括信号TSV导电柱141及至少1个接地TSV导电柱142,以构成第一传输结构。
具体的,参阅图2,首先通过光刻工艺,在硅衬底110上通过涂胶、曝光、显影及刻蚀工艺形成类同轴结构的TSV孔,光刻工艺中的光刻胶可为正胶、负胶、干膜等,涂覆工艺可为喷胶、旋涂、贴膜等工艺,TSV孔的刻蚀工艺可为干法刻蚀,也可为湿法刻蚀,具体可根据需要进行选择。所述TSV孔包括信号TSV孔111及接地TSV孔112,其中,参阅图3a~图3d,所述接地TSV孔112的个数可为M≥1个,如2个、3个、4个、5个、6个等,且多个所述接地TSV孔112位于所述信号TSV孔111的外围,以便于后续形成类同轴传输结构(类TEM结构),使得信号传输线具有良好的传输性能。
接着,在刻蚀好的所述TSV孔中形成覆盖所述TSV孔的底部及侧壁的绝缘层120及于所述绝缘层120的表面形成TSV导电柱的种子层130,得到如图4所示结构。其中,所述绝缘层120可为氧化硅层、氮化硅层等,所述种子层130可为钛、铜、金、银等金属中的一种或多种,所述绝缘层120的沉积方式可为物理气相沉积、化学气相沉积、氧化等一系列成膜工艺,所述种子层130的沉积方式可为物理气相沉积、化学气相沉积、化镀、电镀、蒸镀等一系列成膜工艺,具体可根据需要进行选择。
接着,采用导电材料填充所述TSV孔,以形成所述TSV导电柱,包括信号TSV导电柱141及接地TSV导电柱142,其中,在填充完导电材料后,包括进行退火与平坦化的工艺,以得到如图5所示结构。此处所述TSV孔的填充工艺可以采用电镀、化镀、蒸镀等工艺,填充材料可为金属,也可为掺杂多晶硅等导电材料,退火的工艺参数可根据需要任意调整,以使得导电材料达到良好的晶体晶格结构,此处平坦化工艺可为机械研磨及化学机械抛光中的一种或两者的结合。
本实施例中,优选具有6个所述接地TSV导电柱142,且相邻所述接地TSV导电柱142之间具有相同的夹角,即360度/6,为60度,且所述接地TSV导电柱142与所述信号TSV导电柱141具有相同的间距,但所述接地TSV导电柱142的个数及分布并非局限于此,所述接地TSV导电柱142的个数可以任意调整,以达到工艺成本与电性能之间的良好协调,本领域技术人员可以理解到所述接地TSV导电柱142和所述信号TSV导电柱141之间的排布结构以及尺寸等可以任意调整,以达到工艺良率与电性能之间的良好协调。
接着,参阅图6~图7,形成接地金属布线层220,所述接地金属布线层220与所述接地TSV导电柱142的第一端电连接。
具体的,在上述结构上进行接地金属布线层的种子层210的沉积,此处所述种子层210的沉积方式可为化学气相沉积、物理气相沉积、蒸镀、电镀、化镀等方式,所述种子层210的材质可为钛、铜、银、金等金属,以得到如图6的结构。之后,通过光刻形成所述接地金属布线层220的图形,以及通过薄膜沉积生长工艺在所述硅衬底110表面形成所述接地金属布线层220,并去除光刻胶与部分所述种子层210,以得到如图7所示结构,其中,所述接地金属布线层220与所述接地TSV导电柱142的第一端电连接。此处的金属薄膜沉积生长工艺可为化学气相沉积、物理气相沉积、蒸镀、电镀、化镀等方式,光刻胶的去除方式可为干法去胶、湿法去胶或者两者的结合,所述种子层210的去除方式可为湿法刻蚀,也可为干法刻蚀或者两者的结合,本领域技术人员可以理解所述接地金属布线层220的厚度,形貌等可以任意变化以达到良好匹配与小损耗。
接着,参阅图8,形成图形化的介质层310,以显露所述接地金属布线层210及信号TSV导电柱141的第一端。
具体的,涂覆介质光刻胶,并通过曝光、显影的方式进行图形化,之后通过烘烤形成固化的所述介质层310,得到如图8所示结构,此处介质光刻胶可为正胶、负胶、干膜等,涂覆介质光刻胶的方式可为旋涂、喷涂及贴膜等。本领域技术人员可以理解到此处烘烤的时间与温度可以任意调整以使得所述介质层310达到良好的介电性能,且所述介质层310的厚度可以任意调整以达到良好的匹配与小损耗性能。有关所述介质层310的形貌可以根据需要进行选择,在图形化的所述介质层310中形成的用以上下互联的地孔与信号孔的直径与间距可以任意调整,以达到良好的匹配与小的回波损耗。
接着,参阅图9~图11,于所述介质层310上形成第一金属层,所述第一金属层包括与所述信号TSV导电柱141的第一端电连接的第一信号金属层421,以及与所述接地金属布线层220电连接的第一接地金属层422,以构成第二传输结构,在所述第二传输结构中包括同心的N条信号传输线,N≥3且为整数,每条所述信号传输线均包括内部传输区A、过渡传输区B及外部传输区C。
具体的,在所述介质层310上沉积第一金属层的种子层410,此处所述种子层410可为钛、铜、银、金等金属,沉积方式可为化学气相沉积、物理气相沉积、蒸镀、电镀、化镀等方式。然后通过光刻工艺形成图形化的掩膜层510,此处光刻工艺所采用的所述掩膜层510可为正胶、负胶、干膜等,涂布方式可为旋涂、喷胶或贴膜等方式,以得到如图9所示的结构。之后,通过薄膜沉积生长工艺,形成所述第一金属层,包括与所述信号TSV导电柱141的第一端电连接的第一信号金属层421,以及与所述接地金属布线层220电连接的第一接地金属层422,此处的薄膜沉积生长工艺可为化学气相沉积、物理气相沉积、蒸镀、电镀、化镀等方式,本领域技术人员可以理解,所述第一金属层的厚度、形貌可根据需要任意变化,以达到良好匹配与小损耗的性能。然后,再去除所述掩膜层510和部分所述种子层410,形成分立的种子层411及412,以得到如图10所示的结构,去除所述掩膜层510的方式可为干法去胶,湿法去胶或者两者的结合,所述种子层410的去除方式可为湿法刻蚀,也可为干法刻蚀或者两者的结合。参阅图11,显示为本实施例中形成的一种功分器的俯视结构示意图,其中,所述功分器以一分三功分器作为示例,即N=3,且形成的所述信号传输线具有相同的特性阻抗,相邻的所述信号传输线之间具有相同的夹角360/N,但并非局限于此,相邻的所述信号传输线之间也可具有不相同的夹角,所述功分器也可为一分四功分器、一分五功分器等。本实施例中,所述功分器以50欧姆功分器作为示例,但并非局限于此,所述功分器也可为70欧姆功分器或75欧姆功分器等。参阅图11,本实施例中,由所述第一信号金属层421、第一接地金属层422及介质层310所组成的3条信号输出传输线为直接将类同轴中的1条输入信号传输线平均分成3条特性阻抗在根号3乘以50欧姆左右的位于所述内部传输区A处的传输线结构,其长度为使用波长的四分之一左右,之后3条位于所述内部传输区A处的信号传输线通过所述过渡传输区B过渡到位于所述外部传输区C处的50欧姆信号传输线。本领域技术人员可以理解,3条输出信号传输线的间距、夹角等可以任意调整,以达到功分器的功率分配需求,连接类同轴的输入信号传输线和50欧姆信号传输线之间(即内部传输区A及过渡传输区B处)的所述信号传输线包括一段式信号传输线或多段级联式信号传输线,以满足功分器的使用宽带要求。本领域技术人员可以理解,所述过渡传输区B处的信号传输线的长度与形状可任意调整以达到良好的阻抗匹配特性与驻波特性。其中,在过渡到50欧姆的所述过渡传输区B处,3条信号传输线之间的所述第一接地金属层422中预留有接下来要沉积所述隔离电阻层610的空间,本领域技术人员可以理解,预留的所述隔离电阻层610的空间的大小、结构、位置可以任意调整以使得整个功分器达到良好的电学性能。
接着,参阅图12~图15,形成隔离电阻层610,所述隔离电阻层610与所述第二传输结构对应设置,以在相邻的所述信号传输线之间形成隔离电阻611,且所述隔离电阻611与所述信号传输线的过渡传输区B电连接。
具体的,在上述结构上沉积一层隔离电阻层610,以得到如图12所示的结构,此处隔离电阻层610的沉积方式可为化学气相沉积、物理气相沉积、蒸镀、电镀、化镀等方式。所述隔离电阻层610的材质可包括氮化钽(TaNx)、镍铬合金(NiCr)、氮化硅(SiNx)等。之后通过光刻工艺形成图形化的掩膜层710,以得到如图13所示的结构,此处所述掩膜层710可为正胶、负胶、干膜等,涂布方式可为旋涂、喷胶、贴膜等方式。接着,通过刻蚀工艺将所述隔离电阻层610进行图形化,并去除所述掩膜层710,获得隔离电阻611,以得到如图14所示的结构,所述隔离电阻层610的刻蚀工艺可为干法刻蚀,也可为湿法刻蚀,也可为两者的结合。其中,所述隔离电阻611的阻值在150欧姆左右,所述隔离电阻611与3条信号传输线的连接区域位于所述过渡传输区B处,如图15。本领域技术人员可以理解,所述隔离电阻611的位置可在所述过渡传输区B任意调整,以及所述隔离电阻611的阻值大小可在150欧姆左右任意调整,以达到良好的隔离特性,驻波特性等。
接着,参阅图16,提供临时衬底820,并将所述临时衬底820与所述第一金属层相结合。
具体的,所述临时衬底820可通过键合层810与所述第一金属层相结合,所述键合层810可为旋涂的液态胶,也可为粘贴胶膜等,通过所述临时衬底820提供支撑以便进行后续的工艺操作。所述键合层810优选为LTHC光热转换层,使得后续步骤可以基于激光对所述LTHC光热转换层进行加热,以使所述临时衬底820自所述LTHC光热转换层处分离。
接着,参阅图17~图20,去除部分所述硅衬底110,以显露所述TSV导电柱的第二端,形成与所述TSV导电柱的第二端电连接的第二金属层,所述第二金属层包括与所述信号TSV导电柱141的第二端电连接的第二信号金属层121,以及与所述接地TSV导电柱142的第二端电连接的第二接地金属层122,去除所述临时衬底820。
具体的,首先,采用背部露头工艺,并形成与所述绝缘层120相连接的绝缘层910,以得到如图17所示的结构,所述绝缘层910可为二氧化硅、氮化硅、介质胶等。此处采用的背部露头方式可为方式1)减薄硅衬底-化学机械抛光-硅刻蚀-绝缘层沉积-绝缘层化学机械抛光-金属层化学机械抛光,也可为方式2)研磨露头-绝缘层沉积-光刻-绝缘层图形刻蚀。
接着,在硅衬底110上沉积第二金属层的种子层920,所述种子层920可为钛、铜、银、金等金属,沉积方式可为化学气相沉积、物理气相沉积、蒸镀、电镀、化镀等方式。通过光刻工艺形成图形化的掩膜层111,如图18所示,此处光刻工艺掩膜层111可为正胶、负胶、干膜等,所述掩膜层111的涂布方式可为旋涂、喷胶、贴膜等。
接着,通过薄膜沉积工艺形成所述第二金属层,包括与所述信号TSV导电柱141的第二端电连接的第二信号金属层121,以及与所述接地TSV导电柱142的第二端电连接的第二接地金属层122,并去除所述掩膜层111以及部分种子层920,形成分立的种子层921及922,以及拆除所述临时衬底820,以得到如图19所示的结构,薄膜沉积工艺可为化学气相沉积、物理气相沉积、蒸镀、电镀、化镀等方式,所述第二金属层使用的材料可为铜、金、银、钛、锡、钯等金属中的一种或者几种,此处所述掩膜层111的去除方式可为干法去胶,湿法去胶或者两者的结合,所述种子层920的去除可为湿法刻蚀,也可为干法刻蚀,或者两者的结合。与所述信号TSV导电柱141的第二端电连接的第二信号金属层121,以及与所述接地TSV导电柱142的第二端电连接的第二接地金属层122所形成的形貌如图20所示。本领域技术人员可以理解,所述第二金属层材质的选用可以任意调整,以满足所述功分器上下互连组装等装配的要求,所述第二金属层的厚度可以任意调整以达到良好的匹配效果,为达到信号端口输入匹配性能良好,驻波性能良好,装配互连方便,可靠性高的目的,此处第二信号金属层121可为圆形、方形、多边形等图形,所述第二接地金属层122中包围所述第二信号金属层121的空缺位置的图形可为圆形、方形、多边形等图形,所述第二信号金属层121与所述第二接地金属层122之间的间距与相对位置可任意调整。
如图15、图19及图20,本发明还提供一种用于硅基射频收发微系统的三维多通道功分器,所述功分器可采用上述制备方法制备,但并非局限于此,本实施例中所述功分器直接采用上述制备方法制备,从而有关所述功分器的具体材质、工艺等此处不作赘述。
具体的,所述功分器包括硅衬底110、TSV导电柱、接地金属布线层220、介质层310、第一金属层、隔离电阻层610及第二金属层;其中,所述TSV导电柱包括第一端及第二端,且所述TSV导电柱包括信号TSV导电柱141及至少1个接地TSV导电柱142,以构成第一传输结构;所述接地金属布线层220与所述接地TSV导电柱142的第一端电连接;所述介质层310显露所述接地金属布线层220及信号TSV导电柱141的第一端;所述第一金属层包括与所述信号TSV导电柱141的第一端电连接的第一信号金属层421,以及与所述接地金属布线层220电连接的第一接地金属层422,以构成第二传输结构,在所述第二传输结构中包括同心的N条信号传输线,N≥3且为整数,每条所述信号传输线均包括内部传输区A、过渡传输区B及外部传输区C;所述隔离电阻层610与所述第二传输结构对应设置,以在相邻的所述信号传输线之间形成隔离电阻611,且所述隔离电阻611与所述信号传输线的过渡传输区B电连接;所述第二金属层包括与所述信号TSV导电柱141的第二端电连接的第二信号金属层121,以及与所述接地TSV导电柱142的第二端电连接的第二接地金属层122。
作为示例,所述接地TSV导电柱142位于所述信号TSV导电柱141的外围,相邻的所述接地TSV导电柱142之间具有相同的夹角,且所述接地TSV导电柱142与所述信号TSV导电柱141具有相同的间距。
作为示例,所述信号传输线具有相同的特性阻抗,且相邻的所述信号传输线之间具有相同的夹角。
作为示例,所述信号传输线包括一段式信号传输线或多段级联式信号传输线。
作为示例,所述功分器包括50欧姆功分器、70欧姆功分器及75欧姆功分器中的一种。
综上所述,本发明的用于硅基射频收发微系统的三维多通道功分器及制备方法,功分器包括硅衬底、TSV导电柱、接地金属布线层、介质层、第一金属层、隔离电阻层及第二金属层;在硅衬底中将第一传输结构及第二传输结构做成垂直互联结构,以制备三维多通道的功分器,利用三维立体结构的优势,避免了在多通道传输结构中在连接隔离电阻时的跳线问题,且基于硅基堆叠技术,可大大提高集成度,从而本发明可提供具有等相位、回波损耗小、结构简单、加工精度高、质量好的三维多通道功分器。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种用于硅基射频收发微系统的三维多通道功分器的制备方法,其特征在于,包括以下步骤:
提供硅衬底;
于所述硅衬底中形成TSV导电柱,所述TSV导电柱包括显露于所述硅衬底的第一端及位于所述硅衬底中的第二端,且所述TSV导电柱包括信号TSV导电柱及至少1个接地TSV导电柱,以构成第一传输结构;
形成接地金属布线层,所述接地金属布线层与所述接地TSV导电柱的第一端电连接;
形成图形化的介质层,以显露所述接地金属布线层及信号TSV导电柱的第一端;
于所述介质层上形成第一金属层,所述第一金属层包括与所述信号TSV导电柱的第一端电连接的第一信号金属层,以及与所述接地金属布线层电连接的第一接地金属层,以构成第二传输结构,在所述第二传输结构中包括同心的N条信号传输线,N≥3且为整数,每条所述信号传输线均包括内部传输区、过渡传输区及外部传输区;
形成隔离电阻层,所述隔离电阻层与所述第二传输结构对应设置,以在相邻的所述信号传输线之间形成隔离电阻,且所述隔离电阻与所述信号传输线的过渡传输区电连接;
提供临时衬底,并将所述临时衬底与所述第一金属层相结合;
去除部分所述硅衬底,以显露所述TSV导电柱的第二端;
形成与所述TSV导电柱的第二端电连接的第二金属层,所述第二金属层包括与所述信号TSV导电柱的第二端电连接的第二信号金属层,以及与所述接地TSV导电柱的第二端电连接的第二接地金属层;
去除所述临时衬底。
2.根据权利要求1所述的功分器的制备方法,其特征在于,形成所述TSV导电柱的步骤包括:
刻蚀所述硅衬底,形成TSV孔,所述TSV孔包括信号TSV孔及至少1个接地TSV孔;
于所述TSV孔中形成覆盖所述TSV孔的底部及侧壁的绝缘层;
于所述绝缘层的表面形成种子层;
采用导电材料填充所述TSV孔,以形成所述TSV导电柱。
3.根据权利要求1所述的功分器的制备方法,其特征在于:形成的所述信号传输线具有相同的特性阻抗,且相邻的所述信号传输线之间具有相同的夹角。
4.根据权利要求1所述的功分器的制备方法,其特征在于:形成的所述信号传输线包括一段式信号传输线或多段级联式信号传输线。
5.根据权利要求1所述的功分器的制备方法,其特征在于:所述功分器包括50欧姆功分器、70欧姆功分器及75欧姆功分器中的一种。
6.一种用于硅基射频收发微系统的三维多通道功分器,其特征在于,所述功分器包括:
硅衬底;
TSV导电柱,所述TSV导电柱包括第一端及第二端,且所述TSV导电柱包括信号TSV导电柱及至少1个接地TSV导电柱,以构成第一传输结构;
接地金属布线层,所述接地金属布线层与所述接地TSV导电柱的第一端电连接;
介质层,所述介质层显露所述接地金属布线层及信号TSV导电柱的第一端;
第一金属层,所述第一金属层包括与所述信号TSV导电柱的第一端电连接的第一信号金属层,以及与所述接地金属布线层电连接的第一接地金属层,以构成第二传输结构,在所述第二传输结构中包括同心的N条信号传输线,N≥3且为整数,每条所述信号传输线均包括内部传输区、过渡传输区及外部传输区;
隔离电阻层,所述隔离电阻层与所述第二传输结构对应设置,以在相邻的所述信号传输线之间形成隔离电阻,且所述隔离电阻与所述信号传输线的过渡传输区电连接;
第二金属层,所述第二金属层包括与所述信号TSV导电柱的第二端电连接的第二信号金属层,以及与所述接地TSV导电柱的第二端电连接的第二接地金属层。
7.根据权利要求6所述的功分器,其特征在于:所述接地TSV导电柱位于所述信号TSV导电柱的外围,相邻的所述接地TSV导电柱之间具有相同的夹角,且所述接地TSV导电柱与所述信号TSV导电柱具有相同的间距。
8.根据权利要求6所述的功分器,其特征在于:所述信号传输线具有相同的特性阻抗,且相邻的所述信号传输线之间具有相同的夹角。
9.根据权利要求6所述的功分器,其特征在于:所述信号传输线包括一段式信号传输线或多段级联式信号传输线。
10.根据权利要求6所述的功分器,其特征在于:所述功分器包括50欧姆功分器、70欧姆功分器及75欧姆功分器中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011358363.4A CN112563709B (zh) | 2020-11-27 | 2020-11-27 | 用于硅基射频收发微系统的三维多通道功分器及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011358363.4A CN112563709B (zh) | 2020-11-27 | 2020-11-27 | 用于硅基射频收发微系统的三维多通道功分器及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112563709A CN112563709A (zh) | 2021-03-26 |
CN112563709B true CN112563709B (zh) | 2021-08-27 |
Family
ID=75046420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011358363.4A Active CN112563709B (zh) | 2020-11-27 | 2020-11-27 | 用于硅基射频收发微系统的三维多通道功分器及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112563709B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102484304A (zh) * | 2009-08-26 | 2012-05-30 | 国际商业机器公司 | 硅通孔威尔金森功率分配器的方法、结构及设计结构 |
CN111540997A (zh) * | 2020-04-29 | 2020-08-14 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 集成垂直过渡功分器 |
CN111600108A (zh) * | 2019-12-30 | 2020-08-28 | 华南理工大学 | 一种多路任意功分比Gysel型功分器的设计方法 |
CN111968995A (zh) * | 2020-07-13 | 2020-11-20 | 深圳市汇芯通信技术有限公司 | 一种集成无源器件及其制作方法和集成电路 |
-
2020
- 2020-11-27 CN CN202011358363.4A patent/CN112563709B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102484304A (zh) * | 2009-08-26 | 2012-05-30 | 国际商业机器公司 | 硅通孔威尔金森功率分配器的方法、结构及设计结构 |
CN111600108A (zh) * | 2019-12-30 | 2020-08-28 | 华南理工大学 | 一种多路任意功分比Gysel型功分器的设计方法 |
CN111540997A (zh) * | 2020-04-29 | 2020-08-14 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 集成垂直过渡功分器 |
CN111968995A (zh) * | 2020-07-13 | 2020-11-20 | 深圳市汇芯通信技术有限公司 | 一种集成无源器件及其制作方法和集成电路 |
Non-Patent Citations (2)
Title |
---|
"Novel On-Chip Through-Silicon-Via Wilkinson Power Divider";Wayne Woods 等;《2010 Proceedings 60th Electronic Components and Technology Conference (ECTC)》;20100621;全文 * |
"基于高效垂直互连的X频段三维交叉合路网络";付浩 等;《遥测遥控》;20200131;第41卷(第1期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112563709A (zh) | 2021-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112490610B (zh) | 用于硅基射频收发微系统的三维多通道功分器及制备方法 | |
US10813214B2 (en) | Cavities containing multi-wiring structures and devices | |
US11295979B2 (en) | Semiconductor package device with integrated antenna and manufacturing method thereof | |
US9666930B2 (en) | Interface between a semiconductor die and a waveguide, where the interface is covered by a molding compound | |
US9472859B2 (en) | Integration of area efficient antennas for phased array or wafer scale array antenna applications | |
TWI528519B (zh) | 封裝結構及傳輸線之形成方法 | |
US20190103680A1 (en) | 3d ic antenna array with laminated high-k dielectric | |
US10586752B2 (en) | 3D-microstrip branchline coupler | |
TW201131592A (en) | Inductors and methods for integrated circuits | |
Hacker et al. | A 16-element transmit/receive Q-band electronically steerable subarray tile | |
US8643191B2 (en) | On-chip radial cavity power divider/combiner | |
WO2002085040A1 (en) | Ltcc-based modular mems phased array | |
CN112563709B (zh) | 用于硅基射频收发微系统的三维多通道功分器及制备方法 | |
KR20140135930A (ko) | 신규한 전송 라인을 갖는 ic 지지 기판 | |
CN112234143B (zh) | 片上集成ipd封装结构及其封装方法、三维封装结构 | |
US7067352B1 (en) | Vertical integrated package apparatus and method | |
Wojnowski et al. | Novel embedded Z line (EZL) vertical interconnect technology for eWLB | |
CN110649002A (zh) | 一种集成天线的扇出型封装结构及其制造方法 | |
CN112992851B (zh) | 转接板及其制备方法 | |
CN110911835B (zh) | 天线器件及其制备方法 | |
CN109461661B (zh) | 滤波器封装结构及其封装方法 | |
CN112062085B (zh) | 一种硅基光刻胶介质横向传输线结构的制作工艺 | |
CN113035834B (zh) | 转接板及其制备方法 | |
CN113932927B (zh) | 基于cmos工艺的红外探测器的制备方法及红外探测器 | |
CN113945286B (zh) | 具有实心柱的cmos红外探测器的制备方法及红外探测器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |