CN112563288A - 显示面板及其制作方法及电子设备 - Google Patents

显示面板及其制作方法及电子设备 Download PDF

Info

Publication number
CN112563288A
CN112563288A CN201910916342.0A CN201910916342A CN112563288A CN 112563288 A CN112563288 A CN 112563288A CN 201910916342 A CN201910916342 A CN 201910916342A CN 112563288 A CN112563288 A CN 112563288A
Authority
CN
China
Prior art keywords
layer
dielectric layer
substrate
capacitor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910916342.0A
Other languages
English (en)
Other versions
CN112563288B (zh
Inventor
俞凤至
王冠贵
张子建
马应海
张明福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN201910916342.0A priority Critical patent/CN112563288B/zh
Publication of CN112563288A publication Critical patent/CN112563288A/zh
Application granted granted Critical
Publication of CN112563288B publication Critical patent/CN112563288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例涉及一种显示面板及其制作方法及电子设备，显示面板包括：基底，基底包括晶体管区以及电容区，晶体管区的基底的一侧具有依次堆叠设置的有源层、栅介质层以及第一导电层，有源层包括掺杂区，且掺杂区位于第一导电层相对两侧；层间介质层，层间介质层位于晶体管区且覆盖第一导电层；第二导电层，第二导电层位于层间介质层远离基底的一侧，且第二导电层位于电容区；电容介质层，电容介质层位于电容区，且覆盖第二导电层；第三导电层，第三导电层位于电容介质层远离基底的一侧，第三导电层位于电容区，且第三导电层在基底上的正投影与第二导电层在基底上的正投影至少部分重合。本发明有利于改善对有源层的补氢效果，提高显示面板的性能。

Description

显示面板及其制作方法及电子设备
技术领域
本发明涉及显示技术领域，特别涉及一种显示面板及其制作方法及电子设备。
背景技术
当前，随着信息社会的发展和电子设备的普及，用于呈现信息的平板显示器的需求逐渐增加。平板显示器装置包括液晶显示装置(LCD)、等离子体显示面板(PDP)、有机发光显示装置(OLED)和电泳显示装置(ED)。
平板显示器的显示面板可包括具有以矩阵形式分布在每个像素区中的薄膜晶体管。目前主要使用的薄膜晶体管为低温多晶硅薄膜晶体管(Low Temperature Poly-silicon，Thin Film Transistor，LTPS TFT)。然而，现有技术的显示面板的性能仍有待提高。
发明内容
本发明实施例提供一种显示面板及其制作方法及电子设备，提高显示面板的性能。
为解决上述技术问题，本发明实施例提供一种显示面板，包括：基底，所述基底包括晶体管区以及电容区，所述晶体管区的所述基底一侧具有依次堆叠设置的有源层、栅介质层以及第一导电层，所述有源层包括掺杂区，且所述掺杂区位于所述第一导电层相对的两侧；层间介质层，所述层间介质层位于所述晶体管区，且所述层间介质层覆盖所述第一导电层；第二导电层，所述第二导电层位于所述层间介质层远离所述基底的一侧，且所述第二导电层位于所述电容区；电容介质层，所述电容介质层位于所述电容区，且所述电容介质层覆盖所述第二导电层；第三导电层，所述第三导电层位于所述电容介质层远离所述基底的一侧，且所述第三导电层位于所述电容区，其中，所述第三导电层在所述基底上的正投影与所述第二导电层在所述基底上的正投影至少部分重合。
层间介质层相较于电容介质层更靠近有源层，因此层间介质层中的氢离子扩散至有源层的过程中，不再受到电容介质层的阻拦作用，使得氢离子更易扩散至有源层内。
另外，所述显示面板还包括第四导电层，所述第四导电层位于所述晶体管区，且所述第四导电层位于所述电容介质层远离所述基底的一侧；导电过孔，所述导电过孔贯穿所述电容介质层以及所述层间介质层，且所述导电过孔一端与所述第四导电层电连接，另一端与所述掺杂区电连接；优选地，所述第四导电层、所述导电过孔及所述第三导电层的材料相同；优选地，所述栅介质层在所述基底上的正投影至少覆盖所述有源层在所述基底上的正投影，，导电过孔还贯穿栅介质层。由于第四导电层、导电过孔及第三导电层的材料相同，使得三者可以在同一掩膜工艺下形成，有利于减少工艺制程中的掩膜数量，降低工艺成本。
另外，所述电容介质层的材料包括高相对介电常数的材料；优选地，电容介质层的材料的相对介电常数大于层间介质层的材料的介电常数；优选地，所述电容介质层的材料包括二氧化锆或二氧化铪。采用高相对介电常数材料作为电容介质层的材料，能够在不增加第二导电层与第三导电层正对面积的情况下提高存储电容，进而提高产品性能。
另外，所述层间介质层包含氮硅化物层；优选地，所述氮硅化物层的厚度为
Figure BDA0002216236640000021
在此厚度范围内时，层间介质层所具有的氢离子含量可满足有源层氢化的需求，同时有利于控制显示面板的整体厚度。
另外，所述层间介质层为叠层结构，所述层间介质层包括与所述第二导电层接触的氧硅化物层；优选地，所述栅介质层的材料为氧硅化物，所述与第二导电层接触的氧硅化物层的厚度大于所述栅介质层的厚度。层间介质层中氧硅化物起到阻隔作用，用于减少向上扩散至其他薄膜晶体管有源层的氢离子；此外，层间介质层中氧硅化物层的厚度大于栅介质层的厚度，使得层间介质层中的氧硅化物层对氢离子的阻隔效果优于栅介质层对氢离子的阻隔效果，进而使得相对更多的氢离子扩散至位于层间介质层下方的有源层中。相应的，本发明实施例还提供一种显示面板的制作方法，包括：提供基底，所述基底包括晶体管区和电容区，所述晶体管区的所述基底一侧具有依次堆叠设置的有源层、栅介质层以及第一导电层，所述有源层包括掺杂区，且所述掺杂区位于所述第一导电层相对的两侧；在所述晶体管区形成层间介质层，且所述层间介质层覆盖所述第一导电层；在所述层间介质层远离所述基底的一侧形成第二导电层，且所述第二导电层位于所述电容区；在所述电容区形成电容介质层，所述电容介质层覆盖所述第二导电层；在所述电容介质层远离所述基底的一侧形成第三导电层，且所述第三导电层位于所述电容区，其中，所述第三导电层在所述基底上的正投影与所述第二导电层在所述基底上的正投影至少部分重合。
在形成电容介质层之前形成层间介质层，使得层间介质层位于电容介质层和有源层之间，层间介质层中的氢离子扩散至有源层的过程中，不再受到电容介质层的阻拦作用，使得氢离子更容易扩散至有源层内。
另外，在形成所述电容介质层之后，还包括：形成贯穿所述电容介质层以及所述层间介质层的导电过孔，所述导电过孔的一端与所述掺杂区电连接；在所述晶体管区形成第四导电层，所述第四导电层位于所述电容介质层远离所述基底的一侧，且所述第四导电层与所述导电过孔的另一端电连接；优选地，所述第四导电层、所述导电过孔及所述第三导电层的材料相同。第四导电层、导电过孔及第三导电层的材料相同，使得三者可以在同一掩膜工艺下形成，有利于减少工艺制程中所需掩膜数量，进而降低制造成本。
另外，在所述形成层间介质层后，进行退火补氢工艺；优选地，在所述形成层间介质层之后、在所述形成第二导电层之前，进行退火补氢工艺。在形成层间介质层之后进行退火补氢工艺，有利于减轻退火补氢工艺对产品性能造成的影响。
另外，所述退火补氢工艺的温度范围为300℃～450℃；优选地，所述退火补氢工艺的时间范围为15min～30min。在该温度范围内进行退火补氢工艺，既能保证氢离子的有效扩散，又能避免温度过高对显示面板的性能造成影响；此外，由于氢离子的扩散不再电容介质层的阻隔，缩短了退火补氢工艺的所需时间，提高了工艺制程的速率。
相应的，本发明实施例还提供一种电子设备，所述电子设备包括上述任一项所述的显示面板。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，层间介质层位于晶体管区以及电容区的基底上，层间介质层覆盖栅介质层，而电容介质层位于所晶体管区以及电容区的层间介质层上。如此，使得层间介质层中的氢离子在扩散至有源层过程中，不再受到电容介质层的阻隔作用，层间介质层中的氢离子更易扩散至有源层内，从而改善有源层的补氢效果，提高显示面板的性能。
另外，采用高相对介电常数的材料作为电容介质层，能够在不增加第二导电层和第三导电层正对面积的情况下提高电容，进而提高产品性能。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
图1为一种显示面板的剖面结构示意图；
图2为本发明一实施例提供的一种显示面板的剖面结构示意图；
图3至图8为本发明一实施例提供的显示面板的制作方法各步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有的显示面板的性能有待提高。
图1为一种显示面板的剖面结构示意图。参考图1，目前显示面板包括有源层110、位于有源层110上的栅介质层120、电容介质层130以及层间介质层140，其中，有源层110的中间部分为沟道区111。有源层110内包含氢离子，该氢离子有利于填补有源层110中多晶硅原子的未结合键和未饱和键，进而钝化有源层110内的缺陷以及改善有源层110与栅介质层120之间的界面态，达到改善显示面板的性能的目的。
氢离子的来源主要为层间介质层140。具体地，在形成层间介质层140后，采用退火补氢工艺对沟道区111进行补氢，层间介质层140中的氢离子发生扩散，氢离子穿过电容介质层130和栅介质层120而到达沟道区111表面及内部，实现对沟道区111的补氢。
上述方案中，电容介质层130会对氢离子的扩散起到阻拦作用，在一定程度上影响氢离子扩散至有源层内。电容介质层130的致密性越好，对氢离子的阻拦作用越明显；尤其地，为了满足显示面板对于电容值的要求，需要采用高相对介电常数材料作为电容介质层130的材料，高相对介电常数材料通常具有良好的致密性，因而会对氢离子的扩散起到较强的阻隔作用，影响有源层110的补氢效果。
此外，通常的，电容介质层130的致密性还与其形成工艺有关，为了保证电容介质层130对氢离子的阻拦作用在可接受范围内，通常会对电容介质层130的形成工艺进行限制。
为此，本发明实施例提供一种显示面板，层间介质层相较于电容介质层而言更靠近有源层，有利于改善层间介质层对有源层的补氢效果，且电容介质层的材料和形成工艺具有更多的选择，从而提高显示面板的性能。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图2为本发明一实施例提供的一种显示面板的结构示意图。
参考图2，本实施例中，显示面板包括：基底200，基底200包括晶体管区21以及电容区20，晶体管区21的基底200一侧具有依次堆叠设置的有源层206、栅介质层209以及第一导电层210，有源层206包括掺杂区207，且掺杂区207位于第一导电层210相对两侧；层间介质层213，层间介质层213位于晶体管区21，且层间介质层213覆盖第一导电层210；第二导电层214，第二导电层214位于层间介质层213远离基底200的一侧，且第二导电层214位于电容区20；电容介质层215，电容介质层215位于电容区20，且电容介质层215覆盖第二导电层214；第三导电层216，第三导电层216位于电容介质层215远离基底200的一侧，且第三导电层216位于电容区20，第三导电层216在基底200上的正投影与第二导电层214在基底200上的正投影至少部分重合。
以下将结合附图对本发明实施例提供的显示面板进行详细说明。
本实施例中，以显示面板应用于柔性显示技术领域作为示例。
本实施例中，基底200为柔性基底，可以包括依次层叠设置的第一基底层201、第一阻隔层202、第二基底层203、第二阻隔层204及第三阻隔层205，其中，第一基底层201和第二基底层203为柔性基底。具体地，柔性基底的材料可以为聚酰亚胺(polyimide，PI)。
需要说明的是，在其他实施例中，显示面板还可以应用于刚性显示技术领域，相应的，基底为刚性基底。
第一阻隔层202和第二阻隔层204起到水氧隔离的作用，其材料可以选用氧化硅和/或氮化硅。第三阻隔层205用于进一步阻隔水氧进入显示面板内部；另一方面还在显示面板的制造工艺中对基底200中的柔性材料提供保护作用，防止柔性材料受到损伤或污染。
第三阻隔层205的材料包括水氧隔绝性能好的氧化硅和/或氮化硅。需要说明的是，本实施例中，位于基底200上的有源层206的材料为多晶硅，当第三阻隔层205包括氮化硅层和氧化硅层时，氧化硅层与有源层206接触。氧化硅层与有源层206之间的材料差异性较氮化硅层与有源层206之间的材料差异性小，因而氧化硅层与有源层206之间具有良好的界面性能。
本实施例中，基底200包括晶体管区21和电容区20，晶体管区21对应具有晶体管，该晶体管可以为低温多晶硅薄膜晶体管，电容区20对应具有电容。
有源层206包括沟道区208以及位于沟道区208相对两侧的掺杂区207。
有源层206的材料包括晶体和非晶体，晶体包括单晶或多晶，非晶体包括非晶、微晶或纳晶。在本实施例中，以有源层206的材料为多晶硅作为示例。晶体管区21的晶体管为NMOS晶体管时，掺杂区207中的掺杂离子类型为N型；晶体管区21的晶体管为PMOS晶体管时，掺杂区207中的掺杂离子类型为P型。
本实施例中，栅介质层209覆盖有源层206顶部表面，还覆盖有源层206侧壁表面，且还位于电容区20，也就是说，栅介质层209在基底200上的正投影至少覆盖有源层206在基底200上的正投影，如此，形成栅介质层209的工艺步骤中无需进行图形化处理，即减少掩膜数量，从而降低制造成本。
需要说明的是，在其他实施例中，栅介质层也可以仅位于晶体管区，栅介质层覆盖有源层整个表面；或者，栅介质层在基底上的正投影还可以位于有源层在基底上的正投影内，保证有源层206中的掺杂区位于栅介质层209相对两侧即可，即有源层206的掺杂区在基底上的正投影位于栅介质层209在基底上的正投影的相对的两侧。
栅介质层209的材料包括氧化硅或者氮化硅中的一种，栅介质层209的结构包括单层或叠层。在本实施例中，以栅介质层209为单层结构，且材料为氧硅化物作为示例。可以理解的是，在其他实施例中，栅介质层的材料也可以为高相对介电常数材料，如二氧化锆、二氧化铪或二氧化钛。
第一导电层210和栅介质层209共同构成晶体管的栅极结构，掺杂区207位于第一导电层210相对两侧。第一导电层210的材料包括金属材料或多晶硅，其中，金属材料包括铜、钨、铝、铬、钼、镍或氧化钛中一种或多种。
本实施例中，层间介质层213位于晶体管区21以及电容区20的基底200上，且覆盖第一导电层210。
其中，由于栅介质层209位于基底200的整个表面，也就是在基底200的一侧整面设置，相应的，层间介质层213位于栅介质层209远离基底200的表面。需要说明的是，在其他实施例中，栅介质层仅位于晶体管区，此时，晶体管区的层间介质层位于栅介质层远离基底的表面，电容区的层间介质层位于电容区的基底表面。
一般的，氮硅化物中所具有的氢离子浓度大于氧硅化物中所具有的氢离子浓度，也就是说，在需要提供的氢离子含量相同的情况下，所需氮硅化物的厚度小于所需氧硅化物的厚度。因而，本实施例中，层间介质层213包含氮硅化物层211，以氮硅化物作为层间介质层213中氢离子的来源。
本实施例中，氮硅化物层211的厚度为
Figure BDA0002216236640000071
例如为
Figure BDA0002216236640000072
Figure BDA0002216236640000073
在这一厚度范围内，层间介质层213在满足有源层206氢化需求的情况下，还有利于控制显示面板的整体厚度，保证显示面板具有较薄的厚度。
本实施例中，层间介质层213为叠层结构，其中包括与第二导电层214接触的氧硅化物层212，氧硅化物层212的材料包括二氧化硅。氧硅化物层212有利于抑制层间介质层213中的氢离子的向层间介质层213远离基底200的方向扩散，进而避免氢离子扩散进入位于层间介质层213远离基底200的膜层内，进而避免氢离子对该膜层产生消极影响，进一步的改善显示面板的性能。
可以理解的是，在其他实施例中，层间介质层中的氧硅化物层也可以位于氮硅化物层与栅介质层之间，或者，层间介质层可以仅包括氧硅化物层或者氮硅化物层。
此外，在本实施例，栅介质层209的材料为氧硅化物，栅介质层209中氧硅化物的材料与层间介质层213中氧硅化物的类型相同，且层间介质层213中氧硅化物层212的厚度大于栅介质层209的厚度。由于层间介质层213中氧硅化物层212的厚度大于栅介质层209的厚度，层间介质层213中氧硅化物层212对扩散的氢离子的阻隔作用大于栅介质层209对扩散的氢离子的阻隔作用，使得氢离子更易扩散至栅介质层209下方的有源层206中，进一步避免氢离子对位于层间介质层213上方的膜层产生消极影响。
第二导电层214作为电容的电极板之一。本实施例中，第二导电层214覆盖电容区20的至少部分层间介质层213，第二导电层214的材料包括铝、铬、钼、镍或氧化钛中一种或至少两种。
电容介质层215作为电容的两个电极板之间的绝缘层。本实施例中，电容介质层215除覆盖第二导电层214顶部和侧壁外，且还位于晶体管区21的层间介质层上。需要说明的是，在其他实施例中，电容介质层也可以仅位于电容区。
层间介质层213位于有源层206和电容介质层215之间，使得层间介质层213中的氢离子在扩散至有源层206的过程中，不再受到电容介质层215的阻隔作用，层间介质层213中的氢离子更易扩散至有源层206内，从而改善有源层206的补氢效果，提高显示面板的性能。
电容介质层215的材料包括高相对介电常数的材料，高相对介电常数的材料指的是相对介电常数高于氧化硅的相对介电常数的材料；电容介质层215的材料可以是二氧化锆或二氧化铪。
电容介质层215为高相对介电常数材料，有利于在第二导电层214和第三导电层216正对面积不变的情况，提高第二导电层214、电容介质层215及第三导电层216组成的电容所能存储的电量，进而提高驱动能量，提高显示面板的性能。
此外，本实施例中，电容介质层215的材料的相对介电常数大于层间介质层213的材料的相对介电常数。相对于采用层间介质层的材料作为电容介质的方案而言，选择相对介电常数高于层间介质层213的相对介电常数的材料作为电容介质层215，有利于提高电容所能存储的电量。
此外，电容介质层215能够对氢离子的向上扩散起到抑制作用。
第三导电层216作为电容的电极板之一。本实施例中，第三导电层216在基底200上的正投影与第二导电层214在基底200上正投影完全重合，有利于增加电容的电容值。
第三导电层216的材料包括依次层叠设置的钛层、铝层及钛层。依次层叠设置的钛层、铝层及钛层作为电极板，具有较小的电阻率，有利于提升电容的性能。
晶体管区21的电容介质层215上具有两个第四导电层218，其中一者作为源极，另一者作为漏极。具体地，第四导电层218位于晶体管区21，且第四导电层218位于电容介质层215远离基底200的一侧。显示面板还包括：导电过孔217，导电过孔217贯穿电容介质层215以及层间介质层213，且导电过孔217一端与第四导电层218电连接，另一端与掺杂区207电连接。
本实施例中，由于栅介质层209覆盖有源层206，因而导电过孔217还贯穿栅介质层209。需要说明的是，在其他实施例中，当栅介质层仅位于有源层部分表面时，导电过孔仅贯穿电容介质层和层间介质层。
在本实施例中，第四导电层218、导电过孔217及第三导电层216的材料相同。如此，使得三者可以在同一掩膜工艺下进行沉积，其中，第三导电层216和第四导电层218可以位于同层，有利于减少工艺制程中的所需掩膜数量，降低工艺成本。需要说明的是，在其他实施例中，导电过孔217的材料还包括铝、铬、镍及铜等金属中一种或多种，或者掺杂多晶硅。
显示面板还可以包括：平坦层219；位于平坦层219上的像素电极层221；位于平坦层219上且覆盖像素电极层221边缘区域的像素定义层222。
平坦层219位于在晶体管区21和电容区20的电容介质层215上，且覆盖第四导电层218和第三导电层216。平坦层219的材料包括电介质材料，例如为SiN、SiO、SiON或其他任何适当的电介质材料。
像素电极层221与第四半导体层218电连接。具体地，像素电极221通过电连接过孔220与第四半导体层218电连接，电连接过孔220贯穿平坦层219且与第四半导体层218电连接。
像素定义层222覆盖部分像素电极221表面，暴露出的像素电极221用于与发光层(未图示)接触，发光层位于像素电极221远离平坦层219的一侧。其中，像素电极221的材料包括氧化铟锡、掺铝的氧化锌或掺氟的氧化锡等。
在像素定义层222上还具有支撑柱223。支撑柱223用于支撑上层的封装部件(未图示)。
在本实施例中，层间介质层213位于有源层206和电容介质层215之间，如此，使得层间介质层213中的氢离子在扩散至有源层206过程中，不再受到电容介质层215的阻隔作用，层间介质层213中的氢离子更易扩散至有源层206内，从而改善有源层206的补氢效果，当有源层206具有良好的补氢效果时，有源层206表面和内部的未结合键和未饱和键会被氢离子填补，从而有利于减少有源层206内部的晶粒间缺陷以及增加有源层206与栅介质层209的接触面积，进而提升载流子的迁移率以及阈值电压均匀性，提高显示面板的性能。
此外，由于电容介质层215不再对氢离子的扩散起到阻拦作用，电容介质层215的材料和工艺的选择性更宽，可以在改善电容性能的基础上选择合适的材料和工艺，且能保证良好的补氢效果。
此外，由于电容介质层215不再对氢离子的扩散起到阻拦作用，层间介质层213中所具有氢离子含量也可以相应减少，相应的，层间介质层213的厚度也可以相应减薄，并且在减薄的情况下依旧能够保证对沟道区208的补氢效果，因而有利于减小显示面板的厚度。
此外，采用高相对介电常数的材料作为电容介质层215，能够在不增加第二导电层214和第三导电层216正对面积的情况下提高存储电容，进而提高显示面板性能。
相应的，本发明实施例还提供了一种可用于制作上述显示面板的制作方法，包括：提供基底，基底包括晶体管区和电容区，晶体管区的基底一侧具有依次堆叠的有源层、栅介质层以及第一导电层；在晶体管区形成层间介质层，层间介质层覆盖第一导电层；在层间介质层上形远离基底的一侧形成第二导电层，且第二导电层位于电容区；在电容区形成电容介质层，且电容介质层覆盖第二导电层。如此，在形成电容介质层之前形成层间介质层，使得层间介质层位于电容介质层和有源层之间，层间介质层中的氢离子扩散至有源层的过程中，不再受到电容介质层的阻拦作用，使得氢离子更容易扩散至有源层内。
以下将结合附图对本发明实施例提供的显示面板的制作方法进行详细说明。需要说明的是，与前一实施例相同或相应的部分，可参考前述实施例的详细说明，以下将不做详细赘述。
图3至图8为本发明一实施例提供的显示面板的制作方法各步骤对应的剖面结构示意图。
参考图3，提供基底200，晶体管区21的基底200的一侧具有依次堆叠设置的有源层206、栅介质层209以及第一导电层210，有源层206包括掺杂区207，且掺杂区207位于第一导电层210相对两侧。
本实施例中，形成有源层206、栅介质层209、第一导电层210以及掺杂区207的工艺步骤包括：在晶体管区21和电容区20的基底200上形成有源膜；图形化该有源膜，形成位于晶体管区21的部分基底200上的有源层206；形成覆盖有源层206以及电容区20的基底200上的栅介质层209；在晶体管区21的栅介质层209上形成导电膜；图形化该导电膜形成第一导电层210，且第一导电层210位于有源层206远离基底200的一侧，且第一导电层210在基底200上正投影位于有源层206在基底200上的正投影内；在第一导电层210两侧的有源层206内形成掺杂区207。
需要说明的是，在其他实施例中，形成覆盖全部有源层表面或部分有源层表面的栅介质层。
参考图4，在晶体管区21形成层间介质层213，层间介质层213覆盖第一导电层210。
具体地，在本实施例中，在晶体管区21和电容区20的栅介质层209表面上形成层间介质层213，层间介质层213覆盖第一导电层210。需要说明的是，在其他实施例中，在晶体管区的栅介质层以及在电容区的基底上形成层间介质层。
在本实施例中，形成层间介质层213的步骤包括：在晶体管区21和电容区20的栅介质层209远离基底200的一侧形成氮硅化物层211，氮硅化物层211覆盖第一导电层210；在晶体管区21和电容区20的氮硅化物层211远离基底200的一侧形成氧硅化物层212。
本实施例中，氮硅化物层211中的氢离子浓度大于氧硅化物层212中的氢离子浓度。其原因包括：氮硅化物和氧硅化物中的氢离子都来源于合成反应物，例如甲硅烷；在反应过程中，等离子状态的甲硅烷会生成氢离子，在反应结束后，部分氢离子未形成氢气逸出，而是留在了氮硅化物内。此外，由于氮硅化物中氮硅键的键距大于氧硅化物中氧硅键的键距，以及氮硅化物中的不饱和键数多于氧硅化物中的不饱和键数，使得氮硅化物相对于氧硅化物能够保存更多的氢离子。
如此，氧化硅层能够对氢离子的扩散起到一定的阻隔作用，有利于抑制层间介质层213中的氢离子的向远离有源层206的一侧扩散，保证位于氮硅化物层211中的氢离子大部分扩散至有源层206中。
此外，该氧硅化物层212的厚度还可以大于栅介质层209的厚度。由于形成的氧硅化物层212的厚度大于栅介质层209的厚度，层间介质层213中氧硅化物层212对扩散的氢离子的阻隔作用大于栅介质层209对扩散的氢离子的阻隔作用，使得氢离子更易扩散至栅介质层209下方的有源层206中，进一步提高扩散至有源层206中的氢离子的量，从而进一步地改善补氢效果。
参照图5，在形成层间介质层213之后，进行退火补氢工艺。
具体地，本实施例中，在形成层间介质层213之后，在后续形成第二导电层之前，进行退火补氢工艺。
如此，既可以避免氢离子向远离有源层206方向的扩散，又能避免高温对在层间介质层213之后形成的膜层如第二导电层造成影响，进而既可以提升补氢效果，又能减小退火补氢工艺对显示面板的产品性能所造成的影响。此外，在后续形成第二导电层之前进行退火补氢工艺，能够避免氢离子扩散至第二导电层中，从而防止氢离子对第二导电层造成的不良影响。
需要说明的是，在其他实施例中，还可以利用其他步骤的退火工艺进行退火补氢工艺，无需进行单独的退火补氢工艺步骤。
由于层间介质层213和栅介质层209之间不包含电容介质层，层间介质层213中的氢离子在扩散至有源层206的过程中无需再穿透电容介质层，因而达到有源层206中的氢离子的含量增加，从而改善对有源层206的补氢效果。
由于电容介质层不再对氢离子的扩散起到阻隔作用，氢离子扩散较易扩散至有源层206，因此使得氢离子热扩散所需要的温度可以适应性降低，退火补氢工艺所进行的时间也可以适应性缩短。退火补氢工艺在此温度范围以及时间范围内时，既可以满足对有源层206进行氢化的需求，又可以减小退火补氢工艺对显示面板的其他膜层所造成的不良影响。
为此，本实施例中，退火补氢工艺的温度范围为300℃～450℃，例如为320℃、350℃、380℃、400℃，且退火补氢工艺的时间范围为15min～30min。
需要说明的是，在进行退火补氢工艺之前，层间介质层213中氮硅化物层211的氢离子浓度大于氧硅化物层212的氢离子浓度。
此外，在其他实施例中，当退火补氢工艺进行之前层间介质层表面上具有其他膜层时，由于层间介质层中氧硅化物层与栅介质层对氢离子的阻拦效果不同，可以通过调整退火补氢工艺的参数，例如温度和时间使得氢离子仅穿透下层的栅介质层而不穿透层间介质层中的氧化物层，或者较之层间介质层中的氧化物层，扩散的氢离子更多地穿过栅介质层，从而进一步避免层间介质层中的氢离子向上扩散，进而保护位于层间介质层上方的膜层。
参照图6，在形成层间介质层213之后，在层间介质层213远离基底200的一侧形成第二导电层214，且第二导电层214位于电容区20。
具体地，本实施例中，在电容区20的层间介质层213表面上形成第二导电层214。需要说明的是，在其他实施例中，在电容区的栅介质层表面上，或者，在电容区的基底表面上形成第二导电层。
第二导电层214的材料包括铝、铬、钼、镍或氧化钛中一种或多种。
参照图7，在电容区20形成电容介质层215，电容介质层215覆盖第二导电层214。
具体地，本实施例中，在晶体管区21以及电容区20的层间介质层213表面上形成电容介质层215，电容介质层215覆盖第二导电层214。
需要说明的是，在其他实施例中，在晶体管区的层间介质层表面以及电容区的栅介质层表面形成电容介质层，或者，在晶体管区的层间介质层表面以及电容区的基底表面形成电容介质层，电容介质层覆盖第二导电层。
本实施例中，电容介质层215的材料包括高相对介电常数的材料，高相对介电常数的材料指的是相对介电常数高于氧化硅的相对介电常数的材料，电容介质层215的材料可以是二氧化锆或二氧化铪。需要说明的是，在其他实施例中，电容介质层的材料也可以是氧化硅。
电容介质层215为高相对介电常数材料，有利于在第二导电层214和第三导电层216正对面积不变的情况，提高第二导电层214、电容介质层215及后续形成的第三导电层组成的存储电容所能存储的电量，进而提高驱动能量，提高显示面板的性能。
本实施例中，电容介质层215的材料的相对介电常数大于层间介质层213的材料的相对介电常数。相对于采用层间介质层213的材料作为电容介质的方案而言，选择相对介电常数高于层间介质层213的相对介电常数的材料作为电容介质层215，有利于提高电容所能存储的电量。此外，由于电容介质层215形成在层间介质层213表面上，电容介质层215不再对氢离子的扩散起到阻拦作用，电容介质层215的材料和工艺的选择性更宽，可以在改善电容性能的基础上选择合适的材料和工艺，且不会对补氢效果造成影响。
例如为，采用原子层沉积工艺沉积电容介质层215。原子层沉积工艺所沉积的电容介质层215具有良好的致密性，使得第二导电层214与电容介质层215之间，以及电容介质层215与后续形成的第三导电层之间都具有良好的接触界面。
参考图8，在电容介质层215远离基底200的一侧形成第三导电层216，且第三导电层216位于电容区20；在晶体管区21中形成贯穿电容介质层215、层间介质层213以及栅介质层209的导电过孔217；在晶体管区21形成第四导电层218，第四导电层218位于电容介质层215远离基底200的一侧。
在本实施例中，第四导电层218的材料、导电过孔217的材料以及第三导电层216的材料相同，第四导电层218、导电过孔217以及第三导电层216在同一掩膜工艺中形成，其中，第四导电层218与第三导电层216可同层设置。如此，有利于减少工艺制程中所需使用的掩膜数量，降低制造成本。
需要说明的是，在其他实施例中，栅介质层仅位于有源层部分表面，贯穿孔仅贯穿电容介质层和层间介质层。
导电过孔217的一端与掺杂区207电连接，第四导电层218与导电过孔217的另一端电连接。形成后的第三导电层216在基底200上的正投影与第二导电层214在基底200上的正投影至少部分重合，以形成存储电容。
参考图2，在形成第四导电层218之后，依次形成平坦层219、像素电极221、像素定义层222以及支撑柱223。
形成平坦层219、像素电极221、像素定义层222以及支撑柱223的工艺步骤包括：在晶体管区21和电容区20的电容介质层215上形成绝缘膜，平坦化该绝缘膜，形成位于晶体管区21以及电容区20的平坦层219，平坦层219覆盖第三导电层216和第四导电层218；图形化平坦层219，形成暴露一个第四导电层218的接触孔，填充该接触孔以形成电连接过孔220；在晶体管区21和电容区20的平坦层219表面上形成导电膜，图形化该导电膜形成像素电极221，像素电极221与电连接过孔220电连接；在像素电极221上填充绝缘材料，图形化该绝缘材料，形成像素定义层222，像素定义层222暴露出部分像素电极221；在像素定义层222部分表面形成支撑柱223。
在本实施例中，在形成层间介质层213之后形成电容介质层215，避免了电容介质层215对层间介质层213中氢离子的阻拦作用，从而有利于改善层间介质层213中氢离子的扩散效果以及氢离子对沟道区208的补氢效果，进入沟道区208表面和内部的氢离子能够填补多晶硅原子的未结合键和未饱和键，从而改变多晶硅晶粒间的粒界态以及有源层206与栅介质层209之间的界面态，从而提升沟道区208的载流子迁移率以及阈值电压均匀性等。
此外，采用高相对介电常数的材料作为电容介质层215，能够在不增加第二导电层214和第三导电层216正对面积的情况下提高存储电容，进而提高产品性能。
相应的，本发明实施例还提供了一种电子设备，该电子设备包括上述显示面板。
由于显示面板中沟道区多晶硅晶粒之间的粒界态以及有源层与栅介质层之间的界面态得到改善，从而提升了显示面板的载流子迁移率以及阈值电压均匀性，使得包括上述显示面板的电子设备的性能得以改善。
此外，在不增加电子设备体积的前提下，增加存储电容，提高了电容存储电荷量，从而提升了电容存储能力，使得在体积不变的情况下，电子设备能够拥有更多的像素点，提高电子设备的像素密度。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (10)

1.一种显示面板，其特征在于，包括：
基底，所述基底包括晶体管区以及电容区，所述晶体管区的所述基底一侧具有依次堆叠设置的有源层、栅介质层以及第一导电层，所述有源层包括掺杂区，且所述掺杂区位于所述第一导电层相对的两侧；
层间介质层，所述层间介质层位于所述晶体管区，且所述层间介质层覆盖所述第一导电层；
第二导电层，所述第二导电层位于所述层间介质层远离所述基底的一侧，且所述第二导电层位于所述电容区；
电容介质层，所述电容介质层位于所述电容区，且所述电容介质层覆盖所述第二导电层；
第三导电层，所述第三导电层位于所述电容介质层远离所述基底的一侧，且所述第三导电层位于所述电容区，其中，所述第三导电层在所述基底上的正投影与所述第二导电层在所述基底上的正投影至少部分重合。
2.根据权利要求1所述的显示面板，其特征在于，还包括：第四导电层，所述第四导电层位于所述晶体管区，且所述第四导电层位于所述电容介质层远离所述基底的一侧；导电过孔，所述导电过孔贯穿所述电容介质层以及所述层间介质层，且所述导电过孔一端与所述第四导电层电连接，另一端与所述掺杂区电连接；
优选地，所述第四导电层、所述导电过孔及所述第三导电层的材料相同；
优选地，所述栅介质层在所述基底上的正投影至少覆盖所述有源层在所述基底上的正投影，所述导电过孔还贯穿所述栅介质层。
3.根据权利要求1所述的显示面板，其特征在于，所述电容介质层的材料包括高相对介电常数的材料；优选地，所述电容介质层的材料的相对介电常数大于所述层间介质层的材料的相对介电常数；优选地，所述电容介质层的材料包括二氧化锆或二氧化铪。
4.根据权利要求1所述的显示面板，其特征在于，所述层间介质层包含氮硅化物层；优选地，所述氮硅化物层的厚度为
Figure FDA0002216236630000021
5.根据权利要求1至4中任一项所述的显示面板，其特征在于，所述层间介质层为叠层结构，所述层间介质层包括与所述第二导电层接触的氧硅化物层；优选地，所述栅介质层的材料为氧硅化物，所述与所述第二导电层接触的氧硅化物层的厚度大于所述栅介质层的厚度。
6.一种显示面板的制作方法，其特征在于，包括：
提供基底，所述基底包括晶体管区和电容区，所述晶体管区的所述基底一侧具有依次堆叠设置的有源层、栅介质层以及第一导电层，所述有源层包括掺杂区，且所述掺杂区位于所述第一导电层相对的两侧；
在所述晶体管区形成层间介质层，且所述层间介质层覆盖所述第一导电层；
在所述层间介质层远离所述基底的一侧形成第二导电层，且所述第二导电层位于所述电容区；
在所述电容区形成电容介质层，所述电容介质层覆盖所述第二导电层；
在所述电容介质层远离所述基底的一侧形成第三导电层，且所述第三导电层位于所述电容区，其中，所述第三导电层在所述基底上的正投影与所述第二导电层在所述基底上的正投影至少部分重合。
7.根据权利要求6所述的显示面板的制作方法，其特征在于，在形成所述电容介质层之后，还包括：形成贯穿所述电容介质层以及所述层间介质层的导电过孔，所述导电过孔的一端与所述掺杂区电连接；在所述晶体管区形成第四导电层，所述第四导电层位于所述电容介质层远离所述基底的一侧，且所述第四导电层与所述导电过孔的另一端电连接；
优选地，所述第四导电层、所述导电过孔及所述第三导电层的材料相同。
8.根据权利要求6所述的显示面板的制作方法，其特征在于，在所述形成层间介质层后，进行退火补氢工艺；
优选地，在所述形成层间介质层之后、在所述形成第二导电层之前，进行所述退火补氢工艺。
9.根据权利要求8所述的显示面板的制作方法，其特征在于，所述退火补氢工艺的温度范围为300℃～450℃；
优选地，所述退火补氢工艺的时间范围为15min～30min。
10.一种电子设备，其特征在于，所述电子设备包括如权利要求1至5中任一项所述的显示面板。
CN201910916342.0A 2019-09-26 2019-09-26 显示面板及其制作方法及电子设备 Active CN112563288B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910916342.0A CN112563288B (zh) 2019-09-26 2019-09-26 显示面板及其制作方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910916342.0A CN112563288B (zh) 2019-09-26 2019-09-26 显示面板及其制作方法及电子设备

Publications (2)

Publication Number Publication Date
CN112563288A true CN112563288A (zh) 2021-03-26
CN112563288B CN112563288B (zh) 2023-08-04

Family

ID=75029707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910916342.0A Active CN112563288B (zh) 2019-09-26 2019-09-26 显示面板及其制作方法及电子设备

Country Status (1)

Country Link
CN (1) CN112563288B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713388A (zh) * 2004-06-24 2005-12-28 日本电气株式会社 半导体器件及其制造方法、电子设备
CN104218091A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器
US20160163745A1 (en) * 2014-12-03 2016-06-09 Apple Inc. Organic Light-Emitting Diode Display With Double Gate Transistors
CN106783628A (zh) * 2017-02-27 2017-05-31 武汉华星光电技术有限公司 薄膜晶体管的制作方法、薄膜晶体管及显示器
CN108122928A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 包括多类型薄膜晶体管的有机发光显示装置
US20190006448A1 (en) * 2017-06-28 2019-01-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and preparing method therefor, and oled display device
CN208521937U (zh) * 2018-05-30 2019-02-19 云谷（固安）科技有限公司 柔性显示面板
CN109411355A (zh) * 2018-12-03 2019-03-01 武汉华星光电半导体显示技术有限公司 一种薄膜晶体管的制备方法
US20190123069A1 (en) * 2017-10-23 2019-04-25 Boe Technology Group Co., Ltd. Array substrate, preparation method thereof and display panel

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1713388A (zh) * 2004-06-24 2005-12-28 日本电气株式会社 半导体器件及其制造方法、电子设备
US20060051910A1 (en) * 2004-06-24 2006-03-09 Nec Corporation Semiconductor device, manufacturing method for the same, and electronic device
CN104218091A (zh) * 2013-05-31 2014-12-17 三星显示有限公司 薄膜晶体管及包括该薄膜晶体管的有机发光二极管显示器
US20160163745A1 (en) * 2014-12-03 2016-06-09 Apple Inc. Organic Light-Emitting Diode Display With Double Gate Transistors
CN108122928A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 包括多类型薄膜晶体管的有机发光显示装置
CN106783628A (zh) * 2017-02-27 2017-05-31 武汉华星光电技术有限公司 薄膜晶体管的制作方法、薄膜晶体管及显示器
US20190006448A1 (en) * 2017-06-28 2019-01-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and preparing method therefor, and oled display device
US20190123069A1 (en) * 2017-10-23 2019-04-25 Boe Technology Group Co., Ltd. Array substrate, preparation method thereof and display panel
CN208521937U (zh) * 2018-05-30 2019-02-19 云谷（固安）科技有限公司 柔性显示面板
CN109411355A (zh) * 2018-12-03 2019-03-01 武汉华星光电半导体显示技术有限公司 一种薄膜晶体管的制备方法

Also Published As

Publication number Publication date
CN112563288B (zh) 2023-08-04

Similar Documents

Publication Publication Date Title
KR101847355B1 (ko) 박막 트랜지스터 및 그 제조 방법과 디스플레이 장치
US10134785B2 (en) Semiconductor device and method for manufacturing same
CN107507841B (zh) 阵列基板及其制作方法、显示装置
US8420462B2 (en) Display device and manufacturing method thereof
JP5015471B2 (ja) 薄膜トランジスタ及びその製法
CN104508808B (zh) 半导体装置及其制造方法
US8389343B2 (en) Method for manufacturing semiconductor device
US10535779B2 (en) Thin film transistor and method for manufacturing thin film transistor
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN107017287A (zh) 薄膜晶体管、显示装置及薄膜晶体管的制造方法
US10276722B2 (en) Thin film transistor
TW201310646A (zh) 半導體裝置及其製造方法
CN104205341A (zh) 半导体器件及其制造方法
US8748222B2 (en) Method for forming oxide thin film transistor
US11367741B2 (en) Array substrate, manufacturing method thereof, display panel, and electronic device
KR20180005580A (ko) 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US11895870B2 (en) Display panel and display device
CN111900195B (zh) 显示基板及其制备方法和显示装置
CN111785740A (zh) 一种薄膜晶体管阵列基板及显示装置
TW200539293A (en) Thin film transistor
CN112563288B (zh) 显示面板及其制作方法及电子设备
JP2004253520A (ja) 表示装置とその製造方法
US20220254933A1 (en) Active device substrate and fabrication method of active device substrate
CN1285107C (zh) 低温多晶硅薄膜晶体管的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant