CN112559408B - 一种主板及其信号转接系统 - Google Patents
一种主板及其信号转接系统 Download PDFInfo
- Publication number
- CN112559408B CN112559408B CN202011395165.5A CN202011395165A CN112559408B CN 112559408 B CN112559408 B CN 112559408B CN 202011395165 A CN202011395165 A CN 202011395165A CN 112559408 B CN112559408 B CN 112559408B
- Authority
- CN
- China
- Prior art keywords
- hard disk
- signal
- interface
- cpu
- bmc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012546 transfer Methods 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 241000699813 Pedetes Species 0.000 description 15
- 238000000034 method Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种信号转接系统，硬盘接口本身能够给出指示自身所连接硬盘类型的信号，而本申请中的信号通道切换器能够根据硬盘接口所接硬盘的类型而适应性地选择将自身第一端与第二端或第三端连通，也即在所接硬盘为NVMe硬盘时，可以直接连通硬盘接口与CPU，在所接硬盘为SATA硬盘时，可以在CPU以及硬盘接口之间连接协议转换器进行协议转换，因此用户可任意选择SATA硬盘或者NVMe硬盘进行连接使用，提高了硬盘选择的灵活性，提升了用户体验。本发明还公开了一种主板，具有如上信号转接系统相同的有益效果。
Description
技术领域
本发明涉及计算机领域，特别是涉及一种信号转接系统，本发明还涉及一种主板。
背景技术
在计算机设备中，某些CPU本身可以对SATA(Serial Advanced TechnologyAttachment，串行高级技术附件)协议的信号以及NVMe(Non-Volatile Memory express，非易失性存储器标准)协议的信号进行处理，因此该种CPU可以通过物理接口任意连接NVMe硬盘(基于NVMe协议通信的硬盘)或者SATA硬盘(基于SATA协议通信的硬盘)进行使用，然而存在某些CPU仅仅可以对NVMe协议的信号进行处理，因此用户在使用具有该种CPU的计算机设备时，仅仅可以选用NVMe硬盘，硬盘选择的灵活性较差，影响了用户体验。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种信号转接系统，用户可任意选择SATA硬盘或者NVMe硬盘进行连接使用，提高了硬盘选择的灵活性，提升了用户体验；本发明的另一目的是提供一种包括上述信号转接系统的主板，用户可任意选择SATA硬盘或者NVMe硬盘进行连接使用，提高了硬盘选择的灵活性，提升了用户体验。
为解决上述技术问题，本发明提供了一种信号转接系统，包括：
第一端与检测端均与硬盘接口连接，第二端与协议转换器连接，第三端与CPU连接的信号通道切换器，用于在检测到所述硬盘接口连接非易失性存储器标准NVMe硬盘时，连通自身的第一端以及第三端，在检测到所述硬盘接口连接串行高级技术附件SATA硬盘时，连通自身的第一端以及第二端；
与所述CPU连接的所述协议转换器，用于将接收到的数据的协议类型转换为NVMe以及SATA中的另一者。
优选地，该信号转接系统还包括：
分别与基板管理控制器BMC以及所述硬盘接口连接的通信装置，用于所述BMC通过其读取与所述硬盘接口连接的硬盘的预存基本信息；
所述BMC。
优选地，所述通信装置为分别与所述BMC以及所述硬盘接口的总线接口连接的电平转换芯片。
优选地，该信号转接系统还包括：
分别与所述硬盘接口、所述BMC以及所述CPU连接的复杂可编程逻辑器件CPLD，用于将所述硬盘接口的状态信息发送至所述BMC以及所述CPU；
其中，所述状态信息包括所连接硬盘类型以及硬盘在位状态。
优选地，所述CPLD还用于：
所述CPU通过其控制所述硬盘接口复位。
优选地，所述CPLD还与所述协议转换器连接；
则所述CPLD还用于所述CPU通过其控制所述协议转换器复位。
优选地，所述硬盘接口为M.2连接器接口。
优选地，所述CPU为Ampere处理器。
优选地，该信号转接系统还包括提示器；
所述BMC还用于控制提示器提示所述预存基本信息。
为解决上述技术问题，本发明还提供了一种主板，包括如上所述的信号转接系统。
本发明提供了一种信号转接系统，硬盘接口本身能够给出指示自身所连接硬盘类型的信号，而本申请中的信号通道切换器能够根据硬盘接口所接硬盘的类型而适应性地选择将自身第一端与第二端或第三端连通，也即在所接硬盘为NVMe硬盘时，可以直接连通硬盘接口与CPU，在所接硬盘为SATA硬盘时，可以在CPU以及硬盘接口之间连接协议转换器进行协议转换，因此用户可任意选择SATA硬盘或者NVMe硬盘进行连接使用，提高了硬盘选择的灵活性，提升了用户体验。
本发明还提供了一种主板，具有如上信号转接系统相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种信号转接系统的结构示意图；
图2为本发明提供的另一种信号转接系统的结构示意图。
具体实施方式
本发明的核心是提供一种信号转接系统，用户可任意选择SATA硬盘或者NVMe硬盘进行连接使用，提高了硬盘选择的灵活性，提升了用户体验；本发明的另一核心是提供一种包括上述信号转接系统的主板，用户可任意选择SATA硬盘或者NVMe硬盘进行连接使用，提高了硬盘选择的灵活性，提升了用户体验。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明提供的一种信号转接系统的结构示意图，该信号转接系统包括：
第一端与检测端均与硬盘接口连接，第二端与协议转换器2连接，第三端与CPU连接的信号通道切换器1，用于在检测到硬盘接口连接非易失性存储器标准NVMe硬盘时，连通自身的第一端以及第三端，在检测到硬盘接口连接串行高级技术附件SATA硬盘时，连通自身的第一端以及第二端；
与CPU连接的协议转换器2，用于将接收到的数据的协议类型转换为NVMe以及SATA中的另一者。
具体的，考虑到如上背景技术中的技术问题，为了能兼容SATA硬盘，则可以增加硬件用以将SATA协议转换为NVMe协议以供CPU进行处理，但是若连接的是NVMe硬盘，则无需将数据通过协议转换器2，因此可以通过信号通道切换器1进行信号通道的切换，以便能在连接不同协议的硬盘时，能够使得CPU正常进行工作，考虑到硬盘接口本身能够给出指示自身所连接硬盘类型的信号，因此可以将信号通道切换器1的检测端与硬盘接口连接，以便通过硬盘接口提供的信号来区分硬盘接口所接硬盘的协议类型并相应地进行信号通道的连通，从而可以使得CPU所在计算机设备兼容NVMe协议以及SATA协议的硬盘，用户可以灵活选用，提升了用户体验。
具体的，协议转换器2具体可以为多种类型，例如可以采用协议转换器2ASM1062R，ASM1062R支持硬RAID(Redundant Arrays of Independent Disks，磁盘阵列)，支持RAID0和RAID1满足服务器组RAID需求，可转换出2路6Gbps SATA信号。
其中，信号通道切换器1具体可以为多种类型，例如可以采用高速信号切换器PI3DBS16212ZBBEX，PI3DBS16212ZBBEX支持高达20Gbps高速信号，2路差分信号A可进行B/C通道切换，Ampere平台服务器M.2要求支持PCIe GEN 4和SATA 3.2，需要满足PCIe GEN4为16Gbps和SATA3.2 6Gbps通信速率要求，PI3DBS16212ZBBEX可以满足设计使用要求。
本发明提供了一种信号转接系统，硬盘接口本身能够给出指示自身所连接硬盘类型的信号，而本申请中的信号通道切换器能够根据硬盘接口所接硬盘的类型而适应性地选择将自身第一端与第二端或第三端连通，也即在所接硬盘为NVMe硬盘时，可以直接连通硬盘接口与CPU，在所接硬盘为SATA硬盘时，可以在CPU以及硬盘接口之间连接协议转换器进行协议转换，因此用户可任意选择SATA硬盘或者NVMe硬盘进行连接使用，提高了硬盘选择的灵活性，提升了用户体验。
为了更好地对本发明实施例进行说明，请参考图2，图2为本发明提供的另一种信号转接系统的结构示意图，在上述实施例的基础上：
作为一种优选的实施例，该信号转接系统还包括：
分别与基板管理控制器BMC 4以及硬盘接口连接的通信装置3，用于BMC 4通过其读取与硬盘接口连接的硬盘的预存基本信息；
BMC 4。
具体的，考虑到计算机设备通常情况下需要管理自身所连接硬件的基本信息，因此本发明实施例中，BMC 4可以通过通信装置3以及硬盘接口来读取所接硬盘的预存基本信息，便于对所接硬盘的基本信息进行获取并管理。
其中，预存基本信息可以为多种类型，例如可以把偶偶硬盘容量大小以及品牌等，该预存基本信息可以存储在硬盘的FRU(Field Replace Unit，现场可更换单元)中。
其中，BMC 4可以为多种类型，例如可以选用通用BMC 4芯片AST2500，具有14路I2C总线和多路GPIO(General-purpose input/output，通用输入输出接口)，本发明实施例中的BMC 4可以具有1路I2C和2路GPIO接口，I2C接口用于与M.2连接器接口的I2C接口通信，实现SATA/NVMe M.2接口硬盘FRU信息读取。
具体的，图2中的信号通道切换器1的A通道即上述的第一端，B通道即上述的第二端，C通道即上述的第三端。
作为一种优选的实施例，通信装置3为分别与BMC 4以及硬盘接口的总线接口连接的电平转换芯片。
具体的，在实际应用中BMC 4的I2C电平可以为+3.3V，M.2连接器接口的I2C接口的电平可以为+1.8V，因此通过电平转换芯片可以实现BMC 4与M.2连接器接口之间I2C通信电平转换功能。
具体的，电平转换芯片具体可以为多种类型，例如可以选用I2C repeater芯片PCA9617A，用于I2C接口电平转换，以及可提高I2C驱动能力等，本发明实施例在此不做限定。
作为一种优选的实施例，该信号转接系统还包括：
分别与硬盘接口、BMC 4以及CPU连接的复杂可编程逻辑器件CPLD 5，用于将硬盘接口的状态信息发送至BMC 4以及CPU；
其中，状态信息包括所连接硬盘类型以及硬盘在位状态。
具体的，为了便于BMC 4以及CPU分别对硬盘接口的状态信息进行管理，本发明实施例中可以利用接口众多的CPLD 5来获取硬盘接口的状态信息并将其发送至BMC 4以及CPU。
其中，除了所连接硬盘类型以及硬盘在位状态外，状态信息还可以为其他多种类型，本发明实施例在此不做限定。
作为一种优选的实施例，CPLD 5还用于：
CPU通过其控制硬盘接口复位。
具体的，考虑到某些情况下，需要对硬盘接口进行复位操作，例如在硬盘数据交互异常的情况下通过复位硬盘接口尝试修复等，因此CPU还可以通过CPLD 5对硬盘接口进行复位，CPLD 5可以接收CPU下发的指令并对硬盘接口进行复位控制。
作为一种优选的实施例，CPLD 5还与协议转换器2连接；
则CPLD 5还用于CPU通过其控制协议转换器2复位。
具体的，考虑到某些情况下，需要对协议转换器2进行复位操作，例如在协议转换器2工作异常的情况下，可以在CPU的控制下控制协议转换器2进行复位以便进行故障恢复。
具体的，CPLD 5可以为多种类型，例如可以选用CPLD 5芯片LCMXO2-7000HC-4FG484C，本发明使用CPLD 5设计M.2连接器接口复位信号和协议转换器2复位信号，以及传递M.2连接器接口的PEDET、PRESENT、PEWAKE_n信号分别到BMC 4的GPIO[2:0]以及Ampere处理器的GPIO[2:0]，本发明Ampere平台服务器的BIOS(Basic Input Output System，基本输入输出系统)可以利用CPU0_GPIO[19:16]编码设计CPLD 5设计M.2连接器接口复位信号和协议转换器2的复位信号，CPLD 5可以根据预设的复位设置真值表进行复位控制，CPLD 5平时输出M.2连接器接口的复位信号为高电平，输出协议转换器2的复位信号高电平，当CPLD5检测到CPU0_GPIO[19:16]状态为0011时，可以触发M.2连接器接口和协议转换器2同时复位，可以输出150ms低脉冲信号控制复位，当CPLD 5检测到CPU0_GPIO[19:16]状态为0111时，可以单独复位M.2连接器接口，当CPLD 5检测到CPU0_GPIO[19:16]状态为1000时，单独复位协议转换器2。
另外，CPLD 5可以传递M.2连接器接口的PEDET、PRESENT_n以及PEWAKE_n信号到BMC 4的GPIO[2:0]，若两个接口的电压特性一致则可以直接相连，由于传递到Ampere处理器的GPIO[2:0]的电压特性不一致，需要进行防漏电设计，因此在PEDET、PRESENT_n、PEWAKE_n信号通路上均串接防漏电二极管。
其中，PEDET电平高低可以表示所接硬盘的类型，例如当PEDET为低电平时，可以表示所接硬盘类型为SATA硬盘，当PEDET为高电平时，可以表示所接硬盘类型为NVMe硬盘，而PRESENT_n信号的电平高低可以表示硬盘是否在位，例如可以通过低电平表示硬盘在位，通过高电平表示硬盘不在位，PEWAKE_n默认可以为高阻状态，其为低电平时可以触发PCIe(Peripheral Component Interconnect express，高速串行计算机扩展总线标准)唤醒，PERST_n为M.2连接器接口的输入信号，该信号用于复位SATA/NVMe M.2硬盘，本发明实施例在此不做限定。
作为一种优选的实施例，硬盘接口为M.2连接器接口。
具体的，M.2连接器接口具有体积小、价格低以及寿命长等优点。
当然，除了M.2连接器接口外，硬盘接口还可以为其他多种类型，本发明实施例在此不做限定。
作为一种优选的实施例，CPU为Ampere处理器。
具体的，Ampere处理器具有性能强以及功能多等优点。
其中，Ampere处理器采用Altra/Altra Max处理器，该处理器基于ARM NeoverseN1企业级内核架构，四发射超标量乱序执行，支持ARM v8.2指令集，并借鉴了ARM v8.3、v8.5的部分特性，具备两个SIMD(Single Instruction Multiple Data，单指令多数据流)128位单元，支持FP16浮点、INT整数运算，Altra与Altra Max Pin to Pin兼容可替换使用，Altra Max为其增强型。所有核心通过Mesh网格网络串联在一起，每个核心具备64KB一级指令缓存、64KB一级数据缓存、1MB二级缓存，所有核心共享32MB三级缓存，而且各级缓存都支持ECC(Error Correcting Code，错误检查和纠正)。内存支持八通道DDR4-3200 ECC，每通道最多两条，总计单路最多16条，最大容量4TB。它支持单路或双路并行，每颗提供128条PCIe 4.0总线，其中32条用于彼此互连、96条对外，双路就可以提供192条PCIe 4.0。Ampere处理器是本发明平台核心，本发明相关硬件资源包括GPIO[4:0]，GPIO[21:16]以及CPU0_RCB0A_D[5:0]。GPIO[2:0]用于读取M.2连接器接口信号PEDET，PRESENT_n，PEWAKE_n，Ampere处理器通过GPIO[2:0]分别可以识别到SATA/NVMe M.2硬盘类型，是否在位以及被触发PEWAKE_n唤醒。GPIO[4:3]与协议转换器2的MODE控制引脚GPIO[1:0]相连，可根据下表1控制协议转换器2的工作模式。Ampere处理器的CPU0_RCB0A_D[5:4]与协议转换器2相连，可以扩展出SATA_A和SATA_B两路SATA信号。Ampere处理器的CPU0_RCB0A_D[3:0]与信号通道切换器1相连，可以将NVMe所需PCIe x4引入信号通道切换器1供M.2连接器4使用。
表1
具体的，本发明实施例中的信号通道切换器1的SEL与M.2连接器接口的PEDET信号相连，信号通道切换器1的PD引脚接地。根据下表2可知，当PEDET为低电平时，An to Bn将协议转换器2的SATA信号传入A通道；当PEDET为高电平时，An to Cn将Ampere处理器对应的PCIe信号传入A通道。
表2
其中，时钟CLK gen采用8通道PCIe Clock产生器9FGL0851CKILFT，用于产生多通道PCIe时钟。本发明CLK gen可以分别与Ampere处理器、协议转换器2以及M.2连接器接口，提供三者100MHz PCIe时钟，本发明采用PCIe时钟同源同相设计，符合Ampere平台设计要求。
具体的，在使用过程中，Ampere平台服务器上电开机，BMC 4可以通过I2C总线访问M.2连接器接口所插硬盘，可以读取硬盘的容量大小、品牌等FRU信息；另外，BMC 4和Ampere处理器均可通过各自的GPIO[2：0]与CPLD5相连，间接可读取M.2连接器的PEDET、PRESENT_n以及PEWAKE_n状态。通过读取M.2连接器PEDET状态，可以知道M.2连接器接口所插硬盘类型，通过读取M.2连接器PRESENT_n状态，可以知道M.2连接器接口是否有插硬盘。通过读取M.2连接器PEWAKE_n信号为低电平信号，BMC 4和Ampere处理器可触发中断，可以通过该信号进行服务器唤醒功能。Ampere处理器的PCIe资源比较丰富，设计并编码GPIO[19:16]用于PCIe外设复位，初始上电GPIO[19:16]输出为“0000”可触发所有PCIe外设全局复位，使用过程中设定GPIO[19:16]输出“0011”时，将触发M.2连接器接口和协议转换器2同时复位，复位将输出150ms低脉冲信号。CPLD 5检测到CPU0_GPIO[19:16]状态为“0111”时，单独复位M.2连接器接口，检测到CPU0_GPIO[19:16]状态为“1000”时，单独复位协议转换器2，此时协议转换器2的寄存器将恢复默认上电状态。将Ampere处理器的信号CPU0_RCB0A_D[5:4]经过协议转换器2转换为SATA信号并接入信号通道切换器1的B通道，将Ampere处理器CPU0_RCB0A_D[3:0]直接接入信号通道切换器1的C通道。信号通道切换器1的A通道与M.2连接器接口相连，信号通道切换器1的A通道切换控制信号SEL受控于M.2连接器接口信号PEDET。当M.2连接器接口接入SATAM.2硬盘时，M.2连接器接口信号PEDET为低电平，此时信号通道切换器1A通道与B通道相连，当M.2连接器接口接入NVMe M.2硬盘时，M.2连接器接口信号PEDET为高电平，此时信号通道切换器1的A通道与C通道相连。
当然，除了Ampere处理器外，CPU还可以为其他多种类型，本发明实施例在此不做限定。
作为一种优选的实施例，该信号转接系统还包括提示器；
BMC 4还用于控制提示器提示预存基本信息。
具体的，考虑到某些情况下用户存在对于已连接硬盘的基本信息进行查看的需求，因此本发明实施例中的BMC 4还可以控制提示器将获取到的预存基本信息提示出来，便于用户通过提示器了解已连接硬盘的相关信息，满足了用户需求。
其中，提示器可以为多种类型，例如可以为显示器等，本发明实施例在此不做限定。
本发明还提供了一种主板，包括如上的信号转接系统。
对于本发明实施例提供的主板的介绍请参照前述的信号转接系统的实施例，本发明实施例在此不再赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种信号转接系统，其特征在于，包括：
第一端与检测端均与硬盘接口连接，第二端与协议转换器连接，第三端与CPU连接的信号通道切换器，用于在检测到所述硬盘接口连接非易失性存储器标准NVMe硬盘时，连通自身的第一端以及第三端，在检测到所述硬盘接口连接串行高级技术附件SATA硬盘时，连通自身的第一端以及第二端；
与所述CPU连接的所述协议转换器，用于将接收到的数据的协议类型转换为NVMe以及SATA中的另一者。
2.根据权利要求1所述的信号转接系统，其特征在于，该信号转接系统还包括：
分别与基板管理控制器BMC以及所述硬盘接口连接的通信装置，用于所述BMC通过其读取与所述硬盘接口连接的硬盘的预存基本信息；
所述BMC。
3.根据权利要求2所述的信号转接系统，其特征在于，所述通信装置为分别与所述BMC以及所述硬盘接口的总线接口连接的电平转换芯片。
4.根据权利要求2所述的信号转接系统，其特征在于，该信号转接系统还包括：
分别与所述硬盘接口、所述BMC以及所述CPU连接的复杂可编程逻辑器件CPLD，用于将所述硬盘接口的状态信息发送至所述BMC以及所述CPU；
其中，所述状态信息包括所连接硬盘类型以及硬盘在位状态。
5.根据权利要求4所述的信号转接系统，其特征在于，所述CPLD还用于：
所述CPU通过其控制所述硬盘接口复位。
6.根据权利要求5所述的信号转接系统，其特征在于，所述CPLD还与所述协议转换器连接；
则所述CPLD还用于所述CPU通过其控制所述协议转换器复位。
7.根据权利要求2所述的信号转接系统，其特征在于，所述硬盘接口为M.2连接器接口。
8.根据权利要求2所述的信号转接系统，其特征在于，所述CPU为Ampere处理器。
9.根据权利要求2至8任一项所述的信号转接系统，其特征在于，该信号转接系统还包括提示器；
所述BMC还用于控制提示器提示所述预存基本信息。
10.一种主板，其特征在于，包括如权利要求1至9任一项所述的信号转接系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011395165.5A CN112559408B (zh) | 2020-12-03 | 2020-12-03 | 一种主板及其信号转接系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011395165.5A CN112559408B (zh) | 2020-12-03 | 2020-12-03 | 一种主板及其信号转接系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112559408A CN112559408A (zh) | 2021-03-26 |
| CN112559408B true CN112559408B (zh) | 2022-03-22 |
Family
ID=75047420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011395165.5A Active CN112559408B (zh) | 2020-12-03 | 2020-12-03 | 一种主板及其信号转接系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112559408B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114356814A (zh) * | 2021-12-06 | 2022-04-15 | 广州致存科技有限责任公司 | 协议转换方法、转换设备及存储介质 |
| CN114676082B (zh) * | 2022-03-25 | 2023-08-29 | 苏州浪潮智能科技有限公司 | 一种ampere服务器接口扩展结构及配置方法 |
| CN114896916B (zh) * | 2022-04-28 | 2024-01-16 | 苏州浪潮智能科技有限公司 | 一种CPU连接硬盘的Colay设计结构 |
| CN114691586B (zh) * | 2022-05-26 | 2022-10-04 | 阿里巴巴（中国）有限公司 | 服务器、传输数据的方法以及带外管理芯片 |
| CN115061958A (zh) * | 2022-07-05 | 2022-09-16 | 中国长城科技集团股份有限公司 | 一种硬盘识别方法、识别系统、存储介质和计算机设备 |
| CN117407348B (zh) * | 2023-12-15 | 2024-03-22 | 成都电科星拓科技有限公司 | PCIe自适应转接方法、装置、存储介质及电子设备 |
| CN118503164A (zh) * | 2024-07-17 | 2024-08-16 | 苏州元脑智能科技有限公司 | 一种硬盘背板和服务器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009139408A1 (ja) * | 2008-05-13 | 2009-11-19 | 株式会社バッファロー | Ｏｓ起動方法及びプロトコル変換器 |
| CN107291649A (zh) * | 2017-06-20 | 2017-10-24 | 郑州云海信息技术有限公司 | 一种灵活支持pcie与sata 协议m.2自识别的设计方法及装置 |
| CN107688376A (zh) * | 2017-09-28 | 2018-02-13 | 郑州云海信息技术有限公司 | 一种支持自适应硬盘接口的硬盘背板 |
| CN108804360A (zh) * | 2018-05-21 | 2018-11-13 | 郑州云海信息技术有限公司 | 一种兼容sas/sata/nvme硬盘的存储卡 |
| CN209265429U (zh) * | 2019-02-27 | 2019-08-16 | 苏州浪潮智能科技有限公司 | 一种兼容sas-sata和nvme的硬盘背板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6886057B2 (en) * | 2002-06-06 | 2005-04-26 | Dell Products L.P. | Method and system for supporting multiple bus protocols on a set of wirelines |
| US9183168B2 (en) * | 2013-02-22 | 2015-11-10 | Dell Products, Lp | Dual mode USB and serial console port |
-
2020
- 2020-12-03 CN CN202011395165.5A patent/CN112559408B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009139408A1 (ja) * | 2008-05-13 | 2009-11-19 | 株式会社バッファロー | Ｏｓ起動方法及びプロトコル変換器 |
| CN107291649A (zh) * | 2017-06-20 | 2017-10-24 | 郑州云海信息技术有限公司 | 一种灵活支持pcie与sata 协议m.2自识别的设计方法及装置 |
| CN107688376A (zh) * | 2017-09-28 | 2018-02-13 | 郑州云海信息技术有限公司 | 一种支持自适应硬盘接口的硬盘背板 |
| CN108804360A (zh) * | 2018-05-21 | 2018-11-13 | 郑州云海信息技术有限公司 | 一种兼容sas/sata/nvme硬盘的存储卡 |
| CN209265429U (zh) * | 2019-02-27 | 2019-08-16 | 苏州浪潮智能科技有限公司 | 一种兼容sas-sata和nvme的硬盘背板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112559408A (zh) | 2021-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112559408B (zh) | 一种主板及其信号转接系统 | |
| CN107346293B (zh) | 动态重新配置系统的至少一外围总线交换器的方法及系统 | |
| US7447934B2 (en) | System and method for using hot plug configuration for PCI error recovery | |
| US8892944B2 (en) | Handling a failed processor of multiprocessor information handling system | |
| US7610423B2 (en) | Service interface to a memory system | |
| TW396305B (en) | Method and apparatus for power management of Distributed Direct Memory Access (DDMA) devices | |
| CN101110047B (zh) | 存储器重放机制 | |
| US11199890B2 (en) | Peripheral device expansion card system | |
| US11372790B2 (en) | Redundancy in a PCI express system | |
| US20170068630A1 (en) | Runtime drive detection and configuration | |
| CN109189203B (zh) | 服务器节电系统及其节电方法 | |
| TWI394048B (zh) | 系統裝置、處理器及存取記憶體單元之方法 | |
| US10846159B2 (en) | System and method for managing, resetting and diagnosing failures of a device management bus | |
| CN211427190U (zh) | 一种基于飞腾处理器2000+的服务器电路和主板 | |
| CN103235760B (zh) | 基于CLB总线的高利用率NorFLASH存储接口芯片 | |
| CN207650802U (zh) | 一种具有扩展功能的服务器系统 | |
| US10846256B2 (en) | Multi-endpoint device sideband communication system | |
| TWI754183B (zh) | 硬碟背板管理裝置 | |
| TWI739127B (zh) | 提供系統資料之方法、系統及伺服器 | |
| CN103116551A (zh) | 应用于CLB总线的NorFLASH存储接口模块 | |
| US10474612B1 (en) | Lane reversal detection and bifurcation system | |
| CN206931082U (zh) | 一种多类型接口的m.2设备扩展卡 | |
| US20180081550A1 (en) | System and method for detecting redundant array of independent disks (raid) controller state from baseboard management controller (bmc) | |
| CN113824741A (zh) | 一种iic设备的通信方法、装置、设备、系统及介质 | |
| WO2021088368A1 (zh) | 一种存储器的修复方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20241009 Address after: 2324, Building 1, Aosheng Building, No. 1166 Xinluo Street, High tech Zone, Jinan City, Shandong Province, 250000 Patentee after: Inspur Computer Technology Co.,Ltd. Country or region after: China Address before: 35th floor, S01 building, Inspur science and Technology Park, 1036 Inspur Road, Jinan area, Jinan pilot Free Trade Zone, Jinan City, Shandong Province Patentee before: Shandong Yunhai guochuang cloud computing equipment industry innovation center Co.,Ltd. Country or region before: China |