CN112543024B - 频率侦测器及射频电路 - Google Patents

频率侦测器及射频电路 Download PDF

Info

Publication number
CN112543024B
CN112543024B CN201911029038.0A CN201911029038A CN112543024B CN 112543024 B CN112543024 B CN 112543024B CN 201911029038 A CN201911029038 A CN 201911029038A CN 112543024 B CN112543024 B CN 112543024B
Authority
CN
China
Prior art keywords
circuit
impedance
impedance circuit
signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911029038.0A
Other languages
English (en)
Other versions
CN112543024A (zh
Inventor
简惠庆
陈智圣
林昭毅
许瀞文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richwave Technology Corp
Original Assignee
Richwave Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richwave Technology Corp filed Critical Richwave Technology Corp
Publication of CN112543024A publication Critical patent/CN112543024A/zh
Application granted granted Critical
Publication of CN112543024B publication Critical patent/CN112543024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

频率侦测器包含第一阻抗电路及第二阻抗电路。第一阻抗电路的第一端接收输入信号，及第一阻抗电路的第二端输出分压信号。第二阻抗电路的第一端耦接于第一阻抗电路的第二端，及第二阻抗电路的第二端耦接于系统电压端。第一阻抗电路及第二阻抗电路具有相异的频率响应。第一阻抗电路的阻抗值、第二阻抗电路的阻抗值及分压信号随着输入信号的频率而变化。

Description

频率侦测器及射频电路
技术领域
本发明是有关于一种射频电路，特别是一种具有频率侦测器的射频电路。
背景技术
随着网络通讯应用的发展越发多元，电子装置也需要支持较宽的频段来支持不同的应用。甚至在现有技术中，也有些电子装置会同时支持两个以上的不同的频段，例如有些应用在无线网络的电子装置就可以同时支持2.4G赫兹的频段及5G赫兹的频段。
然而，由于电子装置内部的电子组件在不同频率下会有不同的频率响应，因此即使是设计成能够支持较大带宽的电子装置，也难以在所有频段上都维持相同的信号质量。举例来说，当电子装置透过放大电路将输入信号放大时，由于放大电路中各组件的频率响应有所差异，因此对于部分频段的信号会具有较差的线性度，造成信号失真，并使电子装置的通讯质量下降。
发明内容
本发明的一实施例提供一种频率侦测器。频率侦测器包含第一阻抗电路及第二阻抗电路。第一阻抗电路具有第一端及第二端，第一阻抗电路的第一端接收输入信号，而第一阻抗电路的第二端输出分压信号。第二阻抗电路具有第一端及第二端，第二阻抗电路的第一端耦接于第一阻抗电路的第二端，而第二阻抗电路的第二端耦接于第一系统电压端。第一阻抗电路及第二阻抗电路具有相异的频率响应。第一阻抗电路的阻抗值、第二阻抗电路的阻抗值及分压信号随着输入信号的频率而变化。
本发明的另一实施例提供一种射频电路。射频电路包含频率侦测器及信号处理单元。频率侦测器包含第一阻抗电路及第二阻抗电路。第一阻抗电路具有第一端及第二端，第一阻抗电路的第一端接收输入信号，而第一阻抗电路的第二端输出分压信号。第二阻抗电路具有第一端及第二端，第二阻抗电路的第一端耦接于第一阻抗电路的第二端，而第二阻抗电路的第二端耦接于第一系统电压端。信号处理单元处理输入信号，并根据侦测信号调整信号处理单元的频率响应。第一阻抗电路及第二阻抗电路具有相异的频率响应。第一阻抗电路的阻抗值、第二阻抗电路的阻抗值及分压信号随着输入信号的频率而变化。
附图说明
图1是本发明一实施例的频率侦测器的示意图。
图2是图1的第一阻抗电路及第二阻抗电路的频率响应图
图3是本发明另一实施例的频率侦测器的示意图。
图4是本发明另一实施例的频率侦测器的示意图。
图5是本发明一实施例的射频电路的示意图。
图6是本发明另一实施例的射频电路的示意图。
图7是本发明另一实施例的射频电路的示意图。
【符号说明】
100、200、300 频率侦测器
110 第一阻抗电路
120 第二阻抗电路
112 虚部阻抗电路
R1至R8、244、RB1、RB2 电阻
C0、C1、C2、246、C3、C4、C5、 电容
C1A、C2A、C3A
L1、L2、L1A、L2A、L3A 电感
SIGIN 输入信号
SIGOUT 输出信号
SIGDVS 分压信号
L110 实线
L120 虚线
NV1 第一系统电压端
NV2 第二系统电压端
230 轨对轨放大电路
240 信号整流电路
SIGDTC 侦测信号
232 反相器
30、40、50 射频电路
32、42、52 信号处理单元
320 Cherry-Hooper放大器
34 耦合组件
OP1至OPN 放大器
CMP1、CMP2、CMP3 比较器
SW1 开关
FB 反馈单元
BC1 偏压电路
VB0、VB1、VB2 偏压
Vref 参考电压
242、M1至M9 晶体管
521 旁通电路
具体实施方式
图1是本发明一实施例的频率侦测器100的示意图。频率侦测器100包含第一阻抗电路110及第二阻抗电路120。
第一阻抗电路110具有第一端及第二端，第一阻抗电路110的第一端可接收输入信号SIGIN，例如为射频信号，而第一阻抗电路110的第二端可输出分压信号SIGDVS。第二阻抗电路120具有第一端及第二端，第二阻抗电路120的第一端可耦接于第一阻抗电路110的第二端，而第二阻抗电路120的第二端可耦接于第一系统电压端NV1。
在有些实施例中，第一阻抗电路110及第二阻抗电路120可具有相异的频率响应。也就是说，当输入信号SIGIN的频率产生变化时，第一阻抗电路110的阻抗值及第二阻抗电路120的阻抗值也会随之变化，导致分压信号SIGDVS的电压也会随之变化。也就是说，分压信号SIGDVS的电压变化会与输入信号SIGIN的频率相关，因此频率侦测器100可以透过分压信号SIGDVS来侦测输入信号SIGIN的频率。
在本发明的有些实施例中，若在频率侦测器100的待测频段中，第一阻抗电路110的阻抗对频率的变化趋势与第二阻抗电路120的阻抗对频率的变化趋势相反，就可以确保在其待测频段中，分压信号SIGDVS的电压随输入信号SIGIN的频率的变化趋势保持同向，亦即在待测频段内，当输入信号SIGIN的频率越高时，分压信号SIGDVS的电压会随之越高或者随之越低，如此一来，就可以较为明确地判断输入信号SIGIN的频率。
图2是本发明一实施例的第一阻抗电路110及第二阻抗电路120的频率响应图，其中纵轴表示阻抗，横轴表示频率，实线L110为第一阻抗电路110的频率响应，而虚线L120为第二阻抗电路120的频率响应。在图2中，在5G赫兹至5.5G赫兹的频率区间内，第一阻抗电路110的阻抗会随着输入信号SIGIN的频率上升而增加，而第二阻抗电路120的阻抗则会随着输入信号SIGIN的频率上升而降低。在此情况下，若输入信号SIGIN的平均电压维持在2V，则当输入信号SIGIN的频率自5G赫兹上升至5.5G赫兹时，分压信号SIGDVS的电压就可能会从1.5V降低至0.6V，如此一来，根据分压信号SIGDVS的电压就可以推知输入信号SIGIN的频率大小。
在图1中，第一阻抗电路110可包含串联在第一阻抗电路110的第一端及第二端之间的电阻R1、电容C0及虚部阻抗单元112。虚部阻抗单元112可包含彼此并联的电感L1及电容C1。此外，第二阻抗电路120可包含串联在第二阻抗电路120的第一端及第二端之间的电容C2及电感L2。在此情况下，透过选择适当的电阻R1、电感L1、L2及电容C0、C1及C2，就可以在待测频段内设计出具有所需频率响应的阻抗电路110及120，而根据阻抗电路110及120的频率响应，就可以推知分压信号SIGDVS的电压与输入信号SIGIN的频率之间的关系。
此外，图1所示的第一阻抗电路110及第二阻抗电路120是用以作为例示性的说明，而在本发明的其他实施例中，第一阻抗电路110及第二阻抗电路120也可能包含其他的电子组件，或者以其他的结构来实作。
图3是本发明一实施例的频率侦测器200的示意图。频率侦测器200与频率侦测器100具有相似的结构，并且可以根据相似的原理操作，然而频率侦测器200还可包含信号调整电路及信号整流电路240。在本实施例中，信号调整电路可以例如是轨对轨(rail torail)放大电路230。
在图3的实施例中，由于输入信号SIGIN中包含载波，因此电压振幅变化较大，若直接利用第一阻抗电路110及第二阻抗电路120来分压，所得出的分压信号SIGDVS会具有较大的噪声。在此情况下，轨对轨放大电路230可耦接于第一阻抗电路110的第一端，而频率侦测器200可以透过轨对轨放大电路230来调整输入信号SIGIN的波形，而第一阻抗电路110的第一端便可接收调整过后的输入信号SIGIN。由于调整过后的输入信号SIGIN可具有较规则的电压振幅变化，因此分压信号SIGDVS的电压变化能够与输入信号SIGIN的频率较为准确地对应。
此外，频率侦测器200还可透过信号整流电路240将分压信号SIGDVS整流成电压变化更加稳定的侦测信号SIGDTC，以便后续的电路做进一步的判别及应用。
在图3中，信号整流电路240可耦接于第一阻抗电路110的第二端，信号整流电路240可接收分压信号SIGDVS，并对分压信号SIGDVS进行整流以输出侦测信号SIGDTC。信号整流电路240可包含晶体管242、电阻244及电容246。晶体管242具有第一端、第二端及控制端，晶体管242的第一端可耦接于第二系统电压端NV2，而晶体管242的控制端可耦接于第一阻抗电路110的第二端。在此实施例中，晶体管242可以是金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)，其功能为源极跟随器(SourceFollower)，然而在其他实施例中，晶体管242也可以是双极结型晶体管(Bipolar JunctionTransistor,BJT)，并可作为射极跟随器(Emitter Follower)。
电阻244具有第一端及第二端，电阻244的第一端可耦接于晶体管242的第二端，而电阻244的第二端可耦接于第一系统电压端NV1。电容246具有第一端及第二端，电容246的第一端可耦接于晶体管242的第二端，而电容246的第二端可耦接于第一系统电压端NV1。透过信号整流电路240，就可以将分压信号SIGDVS转变为电压波动(ripple)较小的侦测信号SIGDTC。
由于信号整流电路240只有在分压信号SIGDVS具有高电压的工作周期内会被充电，因此图3的信号整流电路240可视为半波整流器，然而在本发明的其他实施例中，也可利用全波整流器来实作信号整流电路240以使侦测信号SIGDTC的电压更加稳定。举例来说，信号整流电路240也可以利用差动对的结构来达到全波整流的效果。
在图3的实施例中，轨对轨(rail to rail)放大电路230可包含复数个串接的反相器232。在此情况下，轨对轨放大电路230调整后所得到的输入信号SIGIN可例如为方波，因此分压信号SIGDVS的波形也会类似于方波。然而，在本发明的其他实施例中，频率侦测器200也可以利用其他的电路来调整输入信号SIGIN的波形。举例来说，频率侦测器200可以根据系统的需求，将信号调整电路以透过Cherry-Hooper放大器的方式实施，来调整输入信号SIGIN的波形。
图4是本发明一实施例的频率侦测器300的示意图。频率侦测器300与频率侦测器200具有相似的结构并且可以根据相似的原理操作，然而频率侦测器300可包含Cherry-Hooper放大器320来调整输入信号SIGIN的波型。
Cherry-Hooper放大器320包含晶体管M1至M8、电阻R3至R8及电容C4及C5。电阻R3具有第一端及第二端，电阻R3的第一端可耦接于第二系统电压端NV2。晶体管M1具有第一端、第二端及控制端，晶体管M1的第一端可耦接于电阻R3的第一端，而晶体管M1的控制端可耦接于电阻R3的第二端。电阻R7具有第一端及第二端，而电阻R7的第一端可耦接于晶体管M1的第二端。电阻R5具有第一端及第二端，而电阻R5的第一端可耦接于晶体管M1的控制端。晶体管M3具有第一端、第二端及控制端，晶体管M3的第一端可耦接于电阻R5的第二端，而晶体管M3的控制端可耦接于电阻R7的第二端。晶体管M5具有第一端、第二端及控制端，晶体管M5的第一端可耦接于电阻R7的第二端，而晶体管M5的控制端可接收输入信号SIGIN。晶体管M7具有第一端、第二端及控制端，晶体管M7的第一端可耦接于晶体管M5的第二端，晶体管M7的第二端可耦接于第一系统电压端NV1，而晶体管M7的控制端可接收偏压VB2。晶体管M8具有第一端、第二端及控制端，晶体管M8的第一端可耦接于晶体管M3的第二端，晶体管M8的第二端可耦接于第一系统电压端NV1，而晶体管M8的控制端可接收偏压VB2。
电阻R4具有第一端及第二端，电阻R4的第一端可耦接于第二系统电压端NV2。晶体管M2具有第一端、第二端及控制端，晶体管M2的第一端可耦接于电阻R4的第一端，而晶体管M2的控制端可耦接于电阻R4的第二端。电阻R8具有第一端及第二端，而电阻R8的第一端可耦接于晶体管M2的第二端。电阻R6具有第一端及第二端，而电阻R6的第一端可耦接于晶体管M2的控制端，而电阻R6的第二端可耦接至第一阻抗单元110的第一端。晶体管M4具有第一端、第二端及控制端，晶体管M4的第一端可耦接于电阻R6的第二端，晶体管M4的第二端可耦接于晶体管M3的第二端，而晶体管M4的控制端可耦接于电阻R8的第二端。晶体管M6具有第一端、第二端及控制端，晶体管M6的第一端可耦接于电阻R8的第二端，晶体管M6的第二端可耦接于晶体管M5的第二端，而晶体管M6的控制端可耦接至系统电压端NV1。此外，电容C4可耦接于晶体管M4的控制端及第二端之间，而电容C5可耦接于晶体管M2的控制端及第二端之间。
图5是本发明一实施例的射频电路30的示意图。射频电路30包含频率侦测器200及信号处理单元32。在图5的实施例中，射频电路30可以利用频率侦测器200来侦测输入信号SIGIN的频率，然而在有些其他实施例中，射频电路30也可以利用频率侦测器100或300来侦测输入信号SIGIN的频率。
此外，射频电路30可以透过信号处理单元32来处理输入信号SIGIN，并且根据侦测信号SIGDTC调整信号处理单元32的频率响应特性。举例来说，信号处理单元32可包含放大器OP1，且放大器OP1可以用来放大输入信号SIGIN。然而一般来说，放大器OP1在不同频段的线性表现可能有所差异，因此当输入信号SIGIN的频率在不同的频段之间变换时，放大器OP1所输出的放大信号就可能产生失真。在此情况下，信号处理单元32可以根据侦测信号SIGDTC来调整放大器OP1的匹配阻抗。
举例来说，信号处理单元32可以透过比较器CMP1将侦测信号SIGDTC与默认的参考电压Vref相比较。当侦测信号SIGDTC的电压大于参考电压Vref时，表示输入信号SIGIN可能处于较为低频的区段，此时比较器CMP1可输出低电压信号以截止开关SW1，而部分输入信号SIGIN会流入电容C3及电阻R2所形成的路径。反之，当侦测信号SIGDTC的电压小于参考电压Vref时，表示输入信号SIGIN可能处于较为高频的区段，此时比较器CMP1可输出高电压信号以导通开关SW1，而大部分的输入信号SIGIN将不再流入电容C3及电阻R2所形成的路径，而会流入开关SW1导通后所产生的路径。如此一来，就可以在输入信号SIGIN较为高频时，减少放大器OP1的输入阻抗，使得放大器OP1在输入信号频率不同的情况下，能够维持稳定的线性表现。
也就是说，射频电路30可以根据输入信号SIGIN的频率来调整信号处理单元32的匹配阻抗，因此当输入信号SIGIN的频率产生变化时，信号处理单元32中的放大器OP1仍然可以维持稳定的线性表现。
在有些实施例中，放大器OP1还可能包含其他用以调整阻抗的开关，而射频电路30也可以利用比较器CMP1来控制这些开关以达到根据输入信号SIGIN的频率来调整匹配阻抗的功效。再者，在有些实施例中，射频电路30也可包含多个比较器，并将侦测信号SIGDTC与多个参考电压作比较，以更精确地得知输入信号SIGIN的频率所属的频率区段，并针对所对应的频率区段来控制不同的开关以调整放大器OP1的阻抗。
此外，在有些实施例中，射频电路30也可透过耦合组件34接收输入信号SIGIN并分送至频率侦测器200及信号处理单元32，以避免频率侦测器200在侦测频率的过程干扰到信号处理单元32所欲处理的输入信号SIGIN。举例而言，耦合组件34可以是但不限于习知的耦合器(coupler)。
在图5中，在信号处理单元32接收输入信号SIGIN的路径上还可设置电感L3A及电容C1A以阻隔低频噪声。另外，放大器OP1则可经由电感L1A及L2A分别耦接至偏压VB1及第一系统电压端NV1，以减少高频噪声。再者，放大器OP1可经由电容C2A输出输出信号SIGOUT，以阻隔直流信号。
此外，在有些实施例中，信号处理单元32还可以根据侦测信号SIGDTC来调整放大器OP1所接受的偏压VB1，使得放大器OP1在处理不同频率的信号时，能够维持稳定的线性度表现。图6是本发明一实施例的射频电路40的示意图。射频电路40包含频率侦测器200及信号处理单元42。在图6中，信号处理单元42可包含偏压电路BC1及放大器OP1。偏压电路BC1可包含放大器CMP2、晶体管M9及反馈单元FB。放大器CMP2的第一输入端可耦接于反馈单元FB，放大器CMP2的第二输入端可接收侦测信号SIGDTC，而放大器CMP2的输出端可耦接至晶体管M9的控制端。
晶体管M9的第一端可接收偏压VB0，而晶体管M9的第二端可输出偏压VB1并耦接至反馈单元FB。在图6中，反馈单元FB可例如以分压电阻RB1及RB2来实作。举例来说，电阻RB1的第一端可耦接于晶体管M9的第二端，而电阻RB1的第二端可耦接于放大器CMP2的第一输入端。电阻RB2的第一端可耦接于放大器CMP2的第一输入端，而电阻RB2的第二端可耦接于第一系统电压端NV1。此外，在图6中，信号处理单元42还可包含电容C3A以减少偏压VB1中的高频噪声。电容C3A可具有第一端及第二端，电容C3A的第一端可耦接于偏压电路BC1中晶体管M9的第二端，而电容C3A的第二端可耦接至第一系统电压端NV1。
也就是说，信号处理单元42可以根据侦测信号SIGDTC调整放大器OP1所接受的偏压VB1。在有些实施例中，射频电路40也可包含射频电路30中的放大器CMP1，并可调整放大器OP1的匹配阻抗，也就是说，在有些实施例中，射频电路40可以同时根据侦测信号SIGDTC来调整放大器OP1的匹配阻抗以及放大器OP1所接收的偏压VB1。
图7是本发明一实施例的射频电路50的示意图。射频电路50包含频率侦测器200及信号处理单元52。在图7的实施例中，信号处理单元52可包含复数个放大器OP1至OPN，N为正整数，而信号处理单元52则可以根据侦测信号SIGDTC启用对应数量的放大器。
举例来说，当信号处理单元52根据侦测信号SIGDTC判断目前输入信号SIGIN的频率属于相对高频的区段时，例如当侦测信号SIGDTC大于参考电压Vref时，比较器CMP3可输出低电压，此时旁通电路521截止，因此输入信号SIGIN可经由N个放大器OP1至OPN放大以产生输出信号SIGOUT。反之，当信号处理单元52根据侦测信号SIGDTC判断目前输入信号SIGIN的频率属于相对低频的区段时，比较器CMP3可输出高电压，此时信号处理单元52便可将放大器OP1的旁通电路521导通，而输入信号SIGIN将可经由旁通电路521传送至放大器OP2至放大器OPN输出，以使得信号处理单元52的放大倍率降低。如此一来，就可以根据输入信号SIGIN所属的频段来调整信号处理单元52放大输入信号SIGIN的倍率，使得射频电路50的操作更有效率。
综上所述，本发明的实施例所提供的频率侦测器及射频电路可以透过频率响应相异的阻抗电路来侦测输入信号的频率，并且可以根据输入信号的频率来调整射频电路中信号处理单元的频率响应特性，例如但不限于匹配阻抗及放大倍率，使得射频电路在接收到不同频率的输入信号时，能够有稳定的线性表现，近而提升通讯质量。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种频率侦测器，其特征在于，包含：
一第一阻抗电路，具有一第一端接收一输入信号，及一第二端用以输出一分压信号，还包含串联在该第一阻抗电路的该第一端及该第二端之间的一电阻、一电容及一虚部阻抗单元；及
一第二阻抗电路，具有一第一端耦接于该第一阻抗电路的该第二端，及一第二端耦接于一第一系统电压端；
其中：
该第一阻抗电路及该第二阻抗电路具有相异的频率响应；
该第一阻抗电路的阻抗值、该第二阻抗电路的阻抗值及该分压信号随着该输入信号的频率而变化；
在一待测频段中，该第一阻抗电路的一阻抗对频率的变化趋势与该第二阻抗电路的一阻抗对频率的变化趋势相反。
2.如权利要求1所述的频率侦测器，其特征在于，其中该虚部阻抗单元包含彼此并联的一第一电感及一第一电容。
3.如权利要求1所述的频率侦测器，其特征在于，其中该第二阻抗电路包含串联在该第二阻抗电路的该第一端及该第二端之间的一第二电容及一第二电感。
4.如权利要求1所述的频率侦测器，其特征在于，另包含：
一信号调整电路，耦接于该第一阻抗电路的该第一端，用以调整该输入信号的一波形，
以使调整过后的该输入信号具有较规则的电压振幅变化，且该第一阻抗电路的该第一端接收调整过后的该输入信号。
5.如权利要求4所述的频率侦测器，其特征在于，其中该信号调整电路包含：
一轨对轨放大电路，耦接于该第一阻抗电路的该第一端，用以调整该输入信号的一波形，
以使该第一阻抗电路的该第一端接收调整过后的该输入信号；或
一Cherry-Hooper放大器，耦接于该第一阻抗电路的该第一端，用以调整该输入信号的一波形，以使该第一阻抗电路的该第一端接收调整过后的该输入信号。
6.一种频率侦测器，其特征在于，包含：
一第一阻抗电路，具有一第一端接收一输入信号，及一第二端用以输出一分压信号；
一第二阻抗电路，具有一第一端耦接于该第一阻抗电路的该第二端，及一第二端耦接于一第一系统电压端；及
一信号整流电路，耦接于该第一阻抗电路的该第二端，用以接收该分压信号，并对该分压信号进行整流以输出一侦测信号；
其中：
该第一阻抗电路及该第二阻抗电路具有相异的频率响应；及
该第一阻抗电路的阻抗值、该第二阻抗电路的阻抗值及该分压信号随着该输入信号的频率而变化。
7.如权利要求6所述的频率侦测器，其特征在于，其中该信号整流电路包含：
一晶体管，具有一第一端耦接于一第二系统电压端，一第二端，及一控制端耦接于该第一阻抗电路的该第二端；
一电阻，具有一第一端耦接于该晶体管的该第二端，及一第二端耦接于该第一系统电压端；及
一电容，具有一第一端耦接于该晶体管的该第二端，及一第二端耦接于该第一系统电压端。
8.如权利要求6所述的频率侦测器，其特征在于，其中该信号整流电路为一半波整流器或一全波整流器。
9.一种射频电路，其特征在于，包含：
一频率侦测器，包含：
一第一阻抗电路，具有一第一端接收一输入信号，及一第二端用以输出一分压信号，其中该频率侦测器根据该分压信号输出一侦测信号；
一第二阻抗电路，具有一第一端耦接于该第一阻抗电路的该第二端，及一第二端耦接于一第一系统电压端；及
一信号处理单元，用以处理该输入信号，及根据该侦测信号调整该信号处理单元的一频率响应；
其中，
该第一阻抗电路及该第二阻抗电路具有相异的频率响应；
该第一阻抗电路的阻抗值、该第二阻抗电路的阻抗值及该分压信号随着该输入信号的频率而变化；
该信号处理单元包含：
一放大器，且该信号处理单元用以根据该侦测信号调整该放大器的一匹配阻抗；或
复数个放大器，且该信号处理单元用以根据该侦测信号启用一对应数量的放大器以调整该信号处理单元放大该输入信号的一放大倍率；或
一放大器，且该信号处理单元用以根据该侦测信号调整该放大器所接收的一偏压。
10.如权利要求9所述的射频电路，其特征在于，其中在一待测频段中，该第一阻抗电路的一阻抗对频率的变化趋势与该第二阻抗电路的一阻抗对频率的变化趋势相反。
11.如权利要求9所述的射频电路，其特征在于，其中该第一阻抗电路包含串联在该第一阻抗电路的该第一端及该第二端之间的一电阻、一电容及一虚部阻抗单元。
12.如权利要求11所述的射频电路，其特征在于，其中该虚部阻抗单元包含彼此并联的一第一电感及一第一电容。
13.如权利要求9所述的射频电路，其特征在于，其中该第二阻抗电路包含串联在该第二阻抗电路的该第一端及该第二端之间的一第二电容及一第二电感。
14.如权利要求9所述的射频电路，其特征在于，其中该频率侦测器另包含：
一信号调整电路，耦接于该第一阻抗电路的该第一端，用以调整该输入信号的一波形，
以使调整过后的该输入信号具有较规则的电压振幅变化，且该第一阻抗电路的该第一端接收调整过后的该输入信号。
15.如权利要求9所述的射频电路，其特征在于，其中该频率侦测器另包含一信号整流电路，耦接于该第一阻抗电路的该第二端，用以接收该分压信号，并对该分压信号进行整流以输出该侦测信号。
16.如权利要求15所述的射频电路，其特征在于，其中该信号整流电路包含：
一晶体管，具有一第一端耦接于一第二系统电压端，一第二端，及一控制端耦接于该第一阻抗电路的该第二端；
一电阻，具有一第一端耦接于该晶体管的该第二端，及一第二端耦接于该第一系统电压端；及
一电容，具有一第一端耦接于该晶体管的该第二端，及一第二端耦接于该第一系统电压端。
CN201911029038.0A 2019-09-20 2019-10-28 频率侦测器及射频电路 Active CN112543024B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108133916A TWI692207B (zh) 2019-09-20 2019-09-20 頻率偵測器及射頻電路
TW108133916 2019-09-20

Publications (2)

Publication Number Publication Date
CN112543024A CN112543024A (zh) 2021-03-23
CN112543024B true CN112543024B (zh) 2024-08-30

Family

ID=71134584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911029038.0A Active CN112543024B (zh) 2019-09-20 2019-10-28 频率侦测器及射频电路

Country Status (4)

Country Link
US (1) US11601100B2 (zh)
EP (1) EP3796561B1 (zh)
CN (1) CN112543024B (zh)
TW (1) TWI692207B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710223B (zh) * 2019-07-15 2020-11-11 立積電子股份有限公司 射頻訊號傳輸電路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333677B1 (en) * 2000-10-10 2001-12-25 Rf Micro Devices, Inc. Linear power amplifier bias circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642915B2 (en) * 2005-01-18 2010-01-05 Checkpoint Systems, Inc. Multiple frequency detection system
DE102008015160B4 (de) * 2008-03-20 2010-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Detektoreinrichtung und korrespondierendes Verfahren
CN203180933U (zh) * 2013-04-16 2013-09-04 成都世旗电子科技有限公司 一种无线电频率嗅探器
CN104198891B (zh) * 2014-09-15 2017-04-12 昆明理工大学 一种利用恢复电压延时半周期叠加检测拍频的瞬时性故障判别方法
US10008933B1 (en) 2016-12-16 2018-06-26 Stmicroelectronics Asia Pacific Pte Ltd Frequency detection to perform dynamic peak current control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333677B1 (en) * 2000-10-10 2001-12-25 Rf Micro Devices, Inc. Linear power amplifier bias circuit

Also Published As

Publication number Publication date
TWI692207B (zh) 2020-04-21
CN112543024A (zh) 2021-03-23
TW202114353A (zh) 2021-04-01
US11601100B2 (en) 2023-03-07
US20210091727A1 (en) 2021-03-25
EP3796561B1 (en) 2024-07-17
EP3796561A1 (en) 2021-03-24

Similar Documents

Publication Publication Date Title
US10122326B2 (en) Systems and methods providing loadline modulation of a power amplifier
Chen et al. A 4.5 μW 2.4 GHz wake-up receiver based on complementary current-reuse RF detector
JP2018169719A (ja) 電源回路
CN112543024B (zh) 频率侦测器及射频电路
CN111030605B (zh) 一种射频功率放大器的增益压缩补偿电路
JP6196299B2 (ja) 狭域通信用の超低電力無線機
CN111294012B (zh) 电容器电路及电容倍增式滤波器
US11223337B2 (en) Logarithmic power detector
US11705867B2 (en) Dynamically biased power amplification
CN117639826A (zh) 功率检测装置及射频前端组件
US7183858B2 (en) Wireless transmitter having multiple programmable gain amplifiers (PGAs) with tuned impedance to provide substantially linear magnitude and phase responses
US11990875B2 (en) Bias circuit and power amplifier circuit
US11848646B2 (en) Amplifier circuit using voltage-to-current conversion and associated envelope tracking supply modulator using the same
CN218276697U (zh) 功率检测装置及射频前端组件
CN112448682B (zh) 放大装置
KR101040544B1 (ko) 전력 검출기
CN111293984B (zh) 混频模组
JP5799745B2 (ja) 信号検波回路
CN116032231A (zh) 一种应用于ir-uwb通信的自动增益控制电路及射频接收电路
WO2009115989A2 (en) Low-noise mixing unit
GB2481755A (en) A combined linear and switching amplifier for an envelope supply modulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant