CN112542994A - 用于三倍化频率的电子电路 - Google Patents
用于三倍化频率的电子电路 Download PDFInfo
- Publication number
- CN112542994A CN112542994A CN202010997959.2A CN202010997959A CN112542994A CN 112542994 A CN112542994 A CN 112542994A CN 202010997959 A CN202010997959 A CN 202010997959A CN 112542994 A CN112542994 A CN 112542994A
- Authority
- CN
- China
- Prior art keywords
- coupled
- input
- transistor
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009466 transformation Effects 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000004804 winding Methods 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000001629 suppression Effects 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Superheterodyne Receivers (AREA)
Abstract
本公开的实施例涉及一种用于三倍化频率的电子电路。在一个实施例中，用于三倍化频率的电路被配置成接收具有正弦形状和基频率的输入电压(Vin)。该电路具有交叉耦合的第一晶体管对和第二晶体管对，并且具有接近由下式给出的多项式标称变换特性的变换特性f(Vin)：
其中A表示输入电压的振幅，并且gm是第一晶体管对和第二晶体管对的晶体管的跨导。
Description
相关申请的交叉引用
本申请要求2019年09月20日提交的意大利专利申请号102019000016871的权益，该申请通过引用并入于此。
技术领域
本发明涉及一种电子电路，并且在特定实施例中，涉及一种用于三倍化频率的电子电路。
背景技术
众所周知，近年来，由于宽的可用带宽从而产生较高的数据传输容量，毫米波(mm-wave)范围处的通信已经引起了广泛的关注。因此，当前的系统使用这样的收发器，该收发器将所交换的信号从基频率转换为所选择的通信频率，反之亦然。为此，收发器使用电路装置来生成本地振荡(LO)。本地振荡收发器的设计至关重要，因为许多冲突的参数会影响性能，例如，调谐范围、相位噪声、输出功率和杂音的水平。与在其他射频处通常所追求的不同，利用包括在期望输出频率处的VCO(压控振荡器)的PLL(锁相环)电路进行本地振荡生成在毫米波范围处是不可行的。实际上，硅技术中的寄生结构和效应的严重影响、以及无源组件(主要地，可变电容器)的低品质因数损害了可实现的调谐范围和相位噪声。此外，PLL中的传统分频器导致过多的功率消耗。
一种较有前途的途径包括提供在较低范围内(例如，在10GHz-20GHz范围内)是PLL，其中硅VCO以最佳品质因数为特征，跟随有频率倍增器链。
例如，图1示出了一个典型的频率倍增器系统1，用于获得6倍的倍增，例如，用于从10GHz的源获得60GHz的电压。这里，低频电压生成器2将在基频率f0处(例如，在10GHz处)的输入电压Vin提供给频率三倍器3，频率三倍器3生成在三倍频率(3f0)处的中间电压V1。中间电压V1通过第一缓冲器4而在第一输出O1处可用，并且被馈送到频率二倍器5，频率二倍器5生成在输出频率6f0处的输出电压Vo。通过第二缓冲器6使输出电压Vo在第二输出O2处可用。
为了不损害收发器性能，频率倍增器系统1需要提供对驱动信号和不期望的谐波的良好抑制。特别地，在频率倍增器系统1中，期望的是，第一级(频率三倍器3)以最高的抑制为特征，因为其杂音通过经级联的级的互调制(intermodulation)而移位到最终的LO频率附近。此外，这个问题对于奇数阶倍增器更至关重要，因为偶数阶倍增器(这里，频率二倍器5)可以利用推-推(push-push)式晶体管以用于抑制在不期望的频率处的信号分量。
奇数阶倍增器(诸如，频率倍增器系统1的频率三倍器3)通常包括具有低导通角的晶体管(例如，C类偏置(Class-C biased)晶体管)，该晶体管生成富谐波电流，并且所期望的分量利用带通滤波器或注入锁定振荡器来选择。
例如，图2示出了由10指示的C类三倍器电路的基本结构。C类三倍器电路10包括这里是双极型的晶体管11，晶体管11通过输入电容器12在基极端子B处馈送如下输入电压
Vin＝A sin(2πfot)
并且晶体管11通过电阻器13耦合到偏置电压Vb。晶体管11具有接地的发射极端子E，并且具有集电极端子C，集电极端子C耦合到输出端子14、并且通过被调谐在3f0处的LC谐振电路15而耦合到供电电压VCC。
以本身已知的方式，C类三倍器电路10传导电流Io，电流Io的谐波含量由导通角θ设置，导通角θ由偏置电压Vb确定并且在图3A和图3B的仿真中被示出。
详细地，图3A示出了针对基波(If0)、三次谐波(I3f0)和五次谐波(I5f0)的输出电流密度Jo(归一化到晶体管11的面积A的输出电流Io)的绘图。图3B示出了作为导通角θ的函数的归一化的基频率Jf0的振幅与归一化的三次谐波(J3f0)的振幅的比率If0/I3f0(＝Jf0/J3f0)的绘图。
如从图3A中可以看到，总谐波抑制比率HRR由基波Jf0(即，驱动信号的泄漏)主导，基波Jf0总是大于归一化的三次谐波J3f0。在导通角θ≈150°处，归一化的三次谐波J3f0的振幅最大化(图3A中的点M)，但基频率Jf0仍比三次谐波J3f0大9dB(在图3B中也可见)。即使尺寸化LC谐振电路15以将抑制最大化同时对带宽进行折中(compromise)，C类三倍器电路10具有不佳的抑制，其不能增加到20dB以上。
原理上，C类三倍器电路可以通过使用更复杂的滤波器拓扑或通过级联多个滤波级来改进，但代价是高设计复杂度、大面积、带宽限制和较高的功率消耗。
尽管注入锁定振荡器解决方案(例如，参见N.Mazor等人，“A high suppressionfrequency tripler for 60-GHz transceivers”，2015 IEEE MTT-S InternationalMicrowave Symposium，2015年，第1-4页)也提供了较佳的抑制(高达大约30dB)，但其不能满意地解决该问题。
发明内容
一些实施例提供了一种频率三倍器，其改进了在输出处对驱动信号频率的抑制。
一些实施例涉及三倍化频率，特别地，以用于毫米波范围内的射频应用。
一些实施例涉及用于三倍化频率的电子电路。一些实施例涉及对应的方法。
附图说明
为了理解本发明，现在参考附图来描述纯粹作为非限制性示例的本发明的实施例，其中：
图1示出了频率倍增器链的总体结构的框图；
图2是已知的频率倍增器的电路图；
图3A和图3B是与图2的电路有关的量的绘图；
图4是根据本发明的一个实施例的频率三倍器的电路图；
图5示出了根据本发明的一个实施例的图4的电路的期望的变换特性(trans-characteristic)和实际特性的绘图；
图6是根据本发明的一个实施例的包括图4的电路的三倍器设备的电路图；
图7是图6的三倍器设备的框的一个实施例的电路图；
图8示出了根据本发明的一个实施例的与图4的电路有关的量的绘图；以及
图9示出了利用图4的电路和利用图1的电路获得的功率谱的比较绘图。
具体实施方式
图4示出了根据本发明的一个实施例的三倍器电路20，其允许获得对不期望的谐波的高抑制。
三倍器电路20表示理想的基于晶体管的三倍器电路的实施方式，其具有根据以下等式(1)的多项式变换特性f(Vin)(后面也被称为理想多项式变换特性)：
其中gm是三倍器电路中的晶体管的跨导(在特定的DC偏置条件下)。
特别地，如利用一些计算可以证明的，在三倍器电路的输入处接收如下的、具有振幅A和基频率f0的正弦驱动电压的情况下Vin＝A sin(2πf0 t)＝A sin(ω0 t)
，上述理想变换特性允许三倍器电路能够生成仅具有三次谐波(3f0)的输出电流Io：
Io＝f(Vin)＝gm sin(3 2πf0 t)＝gm sin(3ω0 t)。
图4示出了三倍器电路20的结构，如稍后讨论的，三倍器电路20具有接近上述多项式变换特性f(Vin)的变换特性。
详细地，参考图4，三倍器电路20包括彼此交叉耦合的第一晶体管对和第二晶体管对。特别地，第一晶体管对包括第一晶体管和第二晶体管Q1、Q2，在此其是双极NPN型的，并且第二晶体管对包括第三晶体管和第四晶体管Q3、Q4，在此其也是双极NPN型的。晶体管Q1-Q4具有相同的参数，特别地具有相同的发射极面积。
详细地，第一晶体管和第二晶体管Q1、Q2具有：彼此耦合并且耦合到共同节点21的发射极端子、分别耦合到第一输入节点22和第二输入节点23的基极端子、以及分别耦合到第一输出节点24和第二输出节点25的集电极端子，第一输出节点24和第二输出节点25分别提供第一单端电流Io-和第二单端电流Io+。
第三晶体管Q3和第四晶体管Q4具有：彼此耦合并且耦合到共同节点21的发射极端子、分别耦合到第三输入节点27和第四输入节点28的基极端子、以及分别耦合到第二输出节点25和第一输出节点24的集电极端子。
偏置电流源26耦合在共同节点21与地之间，偏置电流源26被配置成生成偏置电流Ib。
第一输入节点22和第二输入节点23均接收如下分数，该分数等于输入电压Vin的1/2、以及其反相(counter-phase)，两者均减去DC电压(偏移电压Vos)。第三输入节点27和第四输入节点28均接收输入电压的衰减α/2、以及其反相，衰减α被选择，使得在操作期间，在输入电压Vin的低值处并且还考虑偏移电压Vos，第一对晶体管Q1、Q2仍然关断，而第二对晶体管Q3、Q4导通，如下面详细讨论的。
具体地，第一输入节点22接收第一电压Vl：
V1＝Vin/2-Vos；
第二输入节点23接收电压V2：
V2＝-Vin/2-Vos；
第三输入节点27接收电压V3：
V3＝αVin/2；并且
第四输入节点28接收电压V4：
V4＝-αVin/2
如上面所指示的，其中Vos是DC偏移电压，并且α是衰减。
图4的三倍器电路20操作如下。如上面所指示的，在输入电压Vin的小的值处，第一晶体管和第二晶体管Q1、Q2具有低的基极-发射极偏置电压并且关断；因此，输出电流Io+和Io-仅受第三晶体管和第四晶体管Q3、Q4的控制，从而接近等式(1)。当输入电压Vin的值增加时，第一晶体管和第二晶体管Q1、Q2导通，从而从输出节点24、25减去一电流。特别地，在达到其最大振幅后，输出差分电流Io＝Io+-Io-减小，从而将变换特性的斜率反转。
由图5中绘制的曲线A示出了图4的三倍器电路20的变换特性，其中作为归一化的输出电流Ion的虚线对归一化的输入电压Vin/A。作为参考，图5还利用实线B示出了理想变换特性(1)。
特别地，归一化的输出电流Ion是相对于其最大振幅(等于Ib)而进行归一化的差分电流Io+-Io-。
衰减值α和偏移电压Vos的值被选择，使得三倍器电路20的变换特性跟踪等式(1)的理想多项式变换特性，即，使得三倍器电路20的变换特性在Vin＝0处为零，然后以与理想多项式变换特性相似的斜率增加，然后跟随理想变换特性再次降低到零并且到负值。对于Vin的负值则相反。
特别地，当第三晶体管Q3的基极端子处(在第三输入节点27处)的电压等于第一晶体管Q1的基极端子处(在第一输入节点22处)的电压、以及当第四晶体管Q4的基极端子处(在第四输入节点28处)的电压等于第二晶体管Q2的基极端子处(在第二输入节点23处)的电压时，即当满足条件(2)时：
三倍器电路20的变换特性的零交叉(除了在Vin＝0处的零交叉之外)出现。
因此，零交叉在输入电压Vin的以下值处出现：
另一方面，变换特性(1)的零交叉(除了在Vin＝0处的零交叉之外)在输入电压Vin的以下值处出现：
因此，当衰减α和偏移电压Vos满足以下条件时，三倍器电路20的变换特性与理想变换特性具有相同的零交叉：
对理想多项式变换特性(1)的导数的分析表明，其在
的零交叉处的斜率是原点的斜率的±2倍。另外的电路分析证明，设计衰减α＝0.2足以使两个变换特性的斜率在零交叉处相同，以便三倍器电路20的实际变换特性的形状保持尽可能接近理想的变换特性的形状(参见图5)。然而，电路分析证明，被在0.1至0.35的范围内的衰减系数α的值允许三倍器电路20的变换特性与理想多项式变换特性(1)的绘图适当地拟合。实际上，如下面讨论的，衰减α的值的扩展可以通过偏移电压Vos来补偿。
通过将衰减α的值固定，基于条件(5)，偏移电压Vos的值作为输入电压Vin的振幅A的线性函数而获得。
在该情况下，也可以设置衰减α的非最佳值，并且包络检测器作为能够补偿和维持条件(5)的线性期望关系的开环来操作。
例如，图6示出了根据本发明的一个实施例的由30指示的三倍器电路，其包括图5的三倍器20和包络检测器。
在图6中，输入变压器T1具有耦合在第一电路输入32与第二电路输入33之间的初级绕组31，并且具有耦合在三倍器电路20的输入节点22、23之间的次级绕组35。次级绕组35具有中心抽头36，中心抽头36连接到包络检测器38的第一输出37，并且被设置在第一偏置电压Vb1处。
电容性类型的分压器40耦合在三倍器电路20的输入节点22、23之间，并且包括第一支路41和第二支路42。
分压器40的第一支路41包括串联连接的第一电容器45、第一电阻器46、第二电阻器47和第二电容器48。第一电容器45和第二电容器48具有相同的电容C1；第一电阻器和第二电阻器46、47具有相同的电阻R。
第一支路41具有在第一电阻器46与第二电阻器47之间的中心抽头，该中心抽头耦合到包络检测器38的第二输出50，第二输出50生成第二偏置电压Vb2。第一支路41还具有在第一电容器45与第一电阻器46之间的第一中间节点51，并且具有在第二电阻器47与第二电容器48之间的第二中间节点52。电压差Vb2-Vb1形成图5的三倍器20的偏移电压VOS
分压器40的第二支路42包括耦合在第一中间节点51与第二中间节点52之间的第三电容器54。第三电容器54具有电容C2。第一间节点51和第二中间节点52还分别耦合到三倍器电路20的第三输入节点27和第四输入节点28。
三倍器电路20的第一输入节点22和第二输入节点23也通过相应的电容器57、58分别耦合到包络检测器38的第一输入55、第二输入56。
三倍器电路30还包括输出变压器T2，输出变压器T2具有耦合在三倍器20的第一输出节点24和第二输出节点25之间的初级绕组61，并且具有耦合在第一电路输出64和第二电路输出65之间的次级绕组62；并且LC网络66耦合在三倍器20的共同节点21和地之间，LC网络66由分流电容器67和尾部电感器68形成。
第一电路输出64和第二电路输出65可以连接到类似于图1的频率倍增器系统1的第一缓冲器4的输出缓冲器，和/或连接到诸如图1的频率倍增器系统1的频率二倍器5的频率倍增器。
在图6的三倍器电路30中，第一变压器T1操作以用于线路适配(作为平衡-不平衡变压器，balun transformer)，并且生成差分信号(对应于图4的输入电压Vin，并且因此用相同的附图标记标识)，该差分信号被直接施加在三倍器电路20的第一输入节点22和第二输入节点23上(并且因此在第一晶体管和第二晶体管Q1、Q2的基极端子上)。差分信号Vin通过电容性分压器40而减小了衰减α，并且被施加到三倍器电路20的第三输入节点27和第四输入节点28(并且因此被施加在第三晶体管和第四晶体管Q3、Q4的基极端子上)。
尾部电感器68与在共同节点21处存在的分流等效电容谐振，并且分流电容67被定大小为足够大以在共同节点21的操作频率(其为2f0)处用作AC短路。实际上，LC网络66允许共同节点21处的分流寄生电容使用与尾部电感器68交换的电流而在高频处进行充电-放电，因此当在高输入频率处操作时不会滞后于输入晶体管Q1-Q4的基极电压。
图7示出了根据本发明的一个实施例的包络检测器38的一个示例性实施方式，包络检测器38生成满足条件(5)的偏移电压VOS。
在图7中所示的特定实施方式中，包络检测器38包括输入差分对70，输入差分对70由第五晶体管Q5和第六晶体管Q6形成，并且由输入电压Vin驱动。生成第二基准电流2IREF(基准电流IREF的两倍)的电流源71耦合到第五晶体管Q5和第六晶体管Q6的发射极端子，并且耦合到平均RC滤波器72。平均滤波器RC 72包括具有电阻RE的平均电阻器73，并且耦合到第一电压生成网络75。第一电压生成网络75包括第一电流生成支路76和第一电流镜像支路77。第一电流生成支路76包括生成基准电流IREF的第一电流源80，并且包括晶体管Q7；第一电流镜像支路77包括晶体管Q8，晶体管Q8基极耦合到第一电流生成支路76的晶体管Q7，晶体管Q8具有形成包络检测器38的第一输出37并且生成第一偏置电压Vb1的集电极端子。第二电压生成网络81具有与第一电压生成网络75相同基本结构，第二电压生成网络81具有耦合的晶体管Q9和Q10，并且在晶体管Q9的集电极处生成第二偏置电压Vb2，晶体管Q9的集电极耦合到包络检测器38的第二输出50。第二电压生成网络81还包括生成基准电流IREF的第二电流源82。
供电电压VCC被施加到第五晶体管Q5和第六晶体管Q6的集电极端子，并且被施加到第一和第二电压生成网络75、81的供电节点。供电电压VCC也被施加到第二变压器T2的中心抽头。
包络检测器38中的所有晶体管Q5-Q10共享相同的偏置电压VCM。以此方式，晶体管Q5-Q6(由|Vin(t)|驱动)和Q7使平均电阻器73上的电压VRE等于|Vin(t)|的平均值。由于Vin(t)＝Asin(2πf0t)，所以平均电阻器73上的电压为VRE＝(4/π)A，并且通过它的电流为IRE＝(4/π)A/RE。第一电压生成网络75中的MOSFET晶体管M1、M2将电流IREF+IRE镜像到具有电阻R1的第一输出电阻器85(耦合到包络检测器38的第一输出37)，而第二电压生成网络81中的MOSFET晶体管M3、M4将电流IREF镜像到具有电阻R2的第二输出电阻器86(耦合到包络检测器38的第二输出50)。因此：
Vb1＝VCC-(IREF+IRE)·R1，
Vb2＝VCC-IREF·R2.
假设R1＝R2，
则Vos＝Vb2-Vb1＝R1·IRE＝(4/π)(R1/RE)A.。
比率R1/RE被设计，使得Vos满足条件(5)，因此允许与输入信号的振幅无关地维持对基频率分量的良好抑制。
由申请人进行的测量证实，三倍器电路20几乎完全抑制了输出电流Io中的基频率f0处的分量。例如，图8示出了当输入功率Pin在12.5GHz被扫描时，在3f0处测量的输出功率P3f0的绘图，并且示出了利用频率三倍器20获得的输出功率Pf0(在f0处测得)和P5f0(在5f0处测量)的总和Psum的绘图。可以看出，在-5dBm至10dBm的范围内，输出功率P3f0在几乎整个输入功率范围内比总功率Psum高大约40dBm，并且在任何情况下都不低于36dBm。
三倍器电路20相对于使用C类操作晶体管的常规三倍器的改进也从图9中可见，图9示出了利用本频率三倍器20可获得的输出频谱(曲线Tr1_3f0)、利用使用C类操作晶体管的常规三倍器可获得的在f0处的不期望的输出频谱(曲线Tr2_f0)、以及利用本频率三倍器20可获得的在f0处的不期望的输出频谱(曲线Tr1_f0)。如可见的，曲线Tr1_f0比曲线Tr2_f0低20dB，并且比曲线Tr1_3f0低40dB。
根据上文，本发明的实施例的优点是明显的。例如，所强调的是，在一些实施例中，三倍器电路能够以比常规电路好得多的方式有利地抑制不期望的基波和谐波。
在一些实施例中，与利用C类晶体管和滤波器的常规设计相比，三倍器电路有利地以低功率操作。
最后，明显的是，可以对本文描述和图示的三倍频电子电路进行许多变化和修改，所有这些都落入如所附权利要求中限定的本发明的范围内。
例如，双极型晶体管Q1-Q10可以由MOSFET晶体管代替；可以以任何技术制作晶体管，诸如硅、砷化镓(GaAs)、磷化铟(InP)等技术；包络检测器的结构可以是任何其他结构，只要该包络检测器执行上述功能即可，特别地，它使Vb2-Vb1＝Vos满足关系式(5)。
Claims (23)
1.一种用于三倍化频率的电路，所述电路包括：
第一输入节点和第二输入节点，被配置成接收具有正弦形状和基频率的输入电压；以及
第一晶体管对和第二晶体管对，所述第一晶体管对和所述第二晶体管对被交叉耦合，所述电路具有接近于由下式定义的多项式标称变换特性的变换特性：
其中f(Vin)表示所述电路的所述变换特性，Vin表示所述输入电压，A表示所述输入电压的振幅，gm是所述第一晶体管对和所述第二晶体管对中的晶体管的跨导。
2.根据权利要求1所述的电路，还包括第三输入节点和第四输入节点、以及第一输出节点和第二输出节点，其中：
所述第一晶体管对包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管具有相应的第一导电端子和第二导电端子、以及相应的控制端子；
所述第二晶体管对包括第三晶体管和第四晶体管，所述第三晶体管和第四晶体管具有相应的第一导电端子和第二导电端子、以及相应的控制端子；
所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的所述第一导电端子被耦合在一起；
所述第一晶体管和所述第四晶体管的所述第二导电端子被耦合在一起，并且被耦合到所述第一输出节点；
所述第二晶体管和所述第三晶体管的所述第二导电端子被耦合在一起，并且被耦合到所述第二输出节点；
所述第一晶体管的所述控制端子被耦合到所述第一输入节点，并且被配置成接收所述输入电压的第一分数减去偏移电压；
所述第二晶体管的所述控制端子被耦合到所述第二输入节点，并且被配置成接收所述输入电压的所述第一分数的反相减去偏移电压；
所述第三晶体管的所述控制端子被耦合到所述第三输入节点，并且被配置成接收所述输入电压的第二分数；并且
所述第四晶体管的所述控制端子被耦合到所述第四输入节点，并且被配置成接收所述输入电压的所述第二分数的反相。
3.根据权利要求2所述的电路，其中所述第一分数是1/2。
4.根据权利要求2所述的电路，其中所述第二分数被选择为使得所述电路的所述变换特性和所述多项式标称变换特性在零交叉处具有相同的斜率。
5.根据权利要求2所述的电路，其中所述第二分数被包括在0.1与0.35之间。
6.根据权利要求5所述的电路，其中所述第二分数是0.2。
7.根据权利要求2所述的电路，其中所述偏移电压满足
其中VOS表示所述偏移电压，并且α是基于所述第二分数的衰减因子。
8.根据权利要求2所述的电路，还包括包络检测器，所述包络检测器被耦合到所述第一输入节点和所述第二输入节点，所述包络检测器被配置成生成所述偏移电压。
9.根据权利要求8所述的电路，还包括：
输入变压器，具有被耦合在第一输入端子与第二输入端子之间的初级绕组，并且具有被耦合在所述第一输入节点与所述第二输入节点之间的次级绕组，所述次级绕组具有与所述包络检测器的第一输出耦合的中心抽头；以及
分压器网络，被耦合在所述第一输入节点与所述第二输入节点之间，并且具有与所述包络检测器的第二输出耦合的中心抽头。
10.根据权利要求9所述的电路，其中所述分压器网络包括第一支路，所述第一支路包括第一电阻器和第二电阻器、以及第一电容器和第二电容器。
11.根据权利要求10所述的电路，其中：
所述分压器网络包括第二支路，所述第二支路包括第三电容器，所述第三电容器被耦合在所述第三输入节点与所述第四输入节点之间；
所述第一电容器具有被耦合到所述第一输入节点的第一端子、以及被耦合到所述第一电阻器且被耦合到所述第三输入节点的第二端子；
所述第二电容器具有被耦合到所述第二输入节点(23)的第一端子、以及被耦合到所述第二电阻器且被耦合到所述第四输入节点的第二端子；并且
所述第一电阻器和所述第二电阻器在所述分压器网络的所述中心抽头处被耦合在一起。
12.根据权利要求9所述的电路，其中所述包络检测器包括：
输入差分对，被耦合到所述第一输入节点和所述第二输入节点；
第一电压生成网络，被耦合在所述输入差分对与所述包络检测器的所述第一输出之间；以及
第二电压生成网络，被耦合到所述包络检测器的所述第二输出。
13.根据权利要求2所述的电路，其中所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管是双极晶体管或金属氧化物半导体场效应晶体管。
14.根据权利要求1所述的电路，还包括LC网络，被耦合到所述第一晶体管对和所述第二晶体管对，所述LC网络包括被串联耦合的尾部电感器和分流电容器。
15.一种用于三倍化频率的方法，所述方法包括：
接收具有正弦形状和基频率的输入电压；以及
将所述输入电压施加到三倍器电路，所述三倍器电路包括第一晶体管对和第二晶体管对，所述第一晶体管对和所述第二晶体管对被交叉耦合，并且具有接近由下式定义的多项式标称变换特性的变换特性：
其中f(Vin)表示所述电路的所述变换特性，Vin表示所述输入电压，A表示所述输入电压的振幅，并且gm是所述第一晶体管对和所述第二晶体管对中的晶体管的跨导；以及
生成输出电流，所述输出电流具有正弦形状、以及所述基频率的三倍的输出频率。
16.根据权利要求15所述的方法，其中：
所述第一晶体管对包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管具有相应的第一导电端子和第二导电端子、以及相应的控制端子；
所述第二晶体管对包括第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管具有相应的第一导电端子和第二导电端子、以及相应的控制端子；
所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管的所述第一导电端子被耦合到共同节点；
所述第一晶体管和所述第四晶体管的所述第二导电端子被耦合到第一输出节点；
所述第二晶体管和所述第三晶体管的所述第二导电端子被耦合到第二输出节点；
施加所述输入电压包括：
将所述输入电压的第一分数减去偏移电压施加到所述第一晶体管的所述控制端子，
将所述输入电压的所述第一分数的反相减去所述偏移电压的施加到所述第二晶体管的所述控制端子，
将所述输入电压的第二分数施加到所述第三晶体管的所述控制端子，
将所述输入电压的所述第二分数的反相施加到所述第四晶体管的所述控制端子；以及
生成输出电流包括生成在所述第一输出节点处的第一单端电流、以及生成在所述第二输出节点处的第二单端电流。
17.根据权利要求16所述的方法，其中所述第一分数是1/2，并且所述第二分数被选择为使得所述三倍器电路的所述变换特性和所述多项式标称变换特性具有相同的斜率。
18.根据权利要求16所述的方法，其中所述第二分数被包括在0.1与0.35之间。
19.根据权利要求18所述的方法，其中所述第二分数是0.2。
20.根据权利要求16所述的方法，其中所述偏移电压满足以下条件：
其中VOS表示所述偏移电压，α是基于所述第二分数的衰减因子。
21.根据权利要求16所述的方法，还包括检测所述输入电压的所述振幅并且生成所述偏移电压。
22.一种包括频率三倍器的系统，包括：
第一输入节点和第二输入节点，被配置成接收具有正弦形状和基频率的输入电压；
第三输入节点和第四输入节点；
第一输出节点和第二输出节点；以及
第一双极晶体管对和第二双极晶体管对，所述第一双极晶体管对和所述第二双极晶体管对被交叉耦合，所述第一双极晶体管对包括第一双极晶体管和第二双极晶体管，所述第一双极晶体管和所述第二双极晶体管具有相应的第一导电端子和第二导电端子、以及相应的控制端子，所述第二双极晶体管对包括第三双极晶体管和第四双极晶体管，所述第三双极晶体管和第四双极晶体管具有相应的第一导电端子和第二导电端子、以及相应的控制端子，其中所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的所述第一导电端子被耦合在一起，所述第一晶体管和所述第四晶体管的所述第二导电端子被耦合在一起、并且被耦合到所述第一输出节点，并且所述第二晶体管和所述第三晶体管的所述第二导电端子被耦合在一起、并且被耦合到所述第二输出节点，其中所述频率三倍器具有接近由下式定义的多项式标称变换特性的变换特性：
其中f(Vin)表示所述频率三倍器的所述变换特性，Vin表示所述输入电压，A表示所述输入电压的振幅，并且gm是所述第一晶体管对和所述第二晶体管对中的双极晶体管的跨导。
23.根据权利要求22所述的系统，还包括：
低频电压生成器，被配置成向所述频率三倍器提供所述输入电压；以及
频率二倍器，被配置成基于所述频率三倍器的输出，生成输出电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102019000016871A IT201900016871A1 (it) | 2019-09-20 | 2019-09-20 | Circuito elettronico per triplicare la frequenza, in particolare per applicazioni in radiofrequenza nell'intervallo delle onde millimetriche |
| IT102019000016871 | 2019-09-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112542994A true CN112542994A (zh) | 2021-03-23 |
| CN112542994B CN112542994B (zh) | 2024-06-25 |
Family
ID=
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115270896A (zh) * | 2022-09-28 | 2022-11-01 | 西华大学 | 一种用于识别航空发动机主轴承松动故障的智能诊断方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576653A (en) * | 1992-12-08 | 1996-11-19 | Nec Corporation | Analog multiplier operable on a low supply voltage |
| WO2010058247A1 (en) * | 2008-11-24 | 2010-05-27 | Freescale Semiconductor, Inc. | Frequency multiplier circuit |
| CN103475310A (zh) * | 2013-09-21 | 2013-12-25 | 复旦大学 | 一种低功耗注入锁定三倍频器 |
| CN103731103A (zh) * | 2014-01-17 | 2014-04-16 | 东南大学 | 一种全差分微波毫米波倍频器 |
| CN104052405A (zh) * | 2013-03-12 | 2014-09-17 | 英飞凌科技股份有限公司 | 用于倍频器的系统和方法 |
| WO2015042814A1 (en) * | 2013-09-25 | 2015-04-02 | Huawei Technologies Co., Ltd. | Wideband injection locked frequency multipliers, oscillators and dividers using higher order lc resonant tank |
| TW201635713A (zh) * | 2015-03-19 | 2016-10-01 | 國立中興大學 | 疊接雙交叉耦合對電晶體之除三注入鎖定除頻器電路 |
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576653A (en) * | 1992-12-08 | 1996-11-19 | Nec Corporation | Analog multiplier operable on a low supply voltage |
| WO2010058247A1 (en) * | 2008-11-24 | 2010-05-27 | Freescale Semiconductor, Inc. | Frequency multiplier circuit |
| CN104052405A (zh) * | 2013-03-12 | 2014-09-17 | 英飞凌科技股份有限公司 | 用于倍频器的系统和方法 |
| CN103475310A (zh) * | 2013-09-21 | 2013-12-25 | 复旦大学 | 一种低功耗注入锁定三倍频器 |
| WO2015042814A1 (en) * | 2013-09-25 | 2015-04-02 | Huawei Technologies Co., Ltd. | Wideband injection locked frequency multipliers, oscillators and dividers using higher order lc resonant tank |
| CN103731103A (zh) * | 2014-01-17 | 2014-04-16 | 东南大学 | 一种全差分微波毫米波倍频器 |
| TW201635713A (zh) * | 2015-03-19 | 2016-10-01 | 國立中興大學 | 疊接雙交叉耦合對電晶體之除三注入鎖定除頻器電路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115270896A (zh) * | 2022-09-28 | 2022-11-01 | 西华大学 | 一种用于识别航空发动机主轴承松动故障的智能诊断方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| IT201900016871A1 (it) | 2021-03-20 |
| US11271552B2 (en) | 2022-03-08 |
| EP3796551B1 (en) | 2023-11-08 |
| US20210091757A1 (en) | 2021-03-25 |
| US11658646B2 (en) | 2023-05-23 |
| EP3796551A1 (en) | 2021-03-24 |
| US20220140822A1 (en) | 2022-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239209B2 (en) | Serially RC coupled quadrature oscillator | |
| US6750727B1 (en) | Low phase noise MOS LC oscillator | |
| JPH07120897B2 (ja) | 周波数二倍化発振器とこの発振器を内蔵するヘテロダイン回路 | |
| Yamamoto et al. | 55GHz CMOS frequency divider with 3.2 GHz locking range | |
| US20120249250A1 (en) | Quadrature Voltage Controlled Oscillator | |
| US6987425B1 (en) | Low phase noise MOS LC oscillator | |
| US8786330B1 (en) | System and method for a frequency doubler | |
| US10637450B2 (en) | Broadband frequency tripler | |
| US7057469B2 (en) | High speed differential voltage controlled oscillator | |
| EP1003277A1 (en) | Frequency multiplier capable of taking out efficiently and stably harmonics higher than fourth order | |
| US11658646B2 (en) | Electronic circuit for tripling frequency | |
| US20100164595A1 (en) | Down-converter mixer | |
| Levinger et al. | A K-band low phase noise and high gain Gm boosted colpitts VCO for 76–81 GHz FMCW radar applications | |
| US6842081B2 (en) | Dual frequency voltage controlled oscillator circuit | |
| US5936475A (en) | High-speed ring oscillator | |
| JP4545737B2 (ja) | 発振器回路 | |
| CN112542994B (zh) | 用于三倍化频率的电子电路 | |
| Iotti et al. | A low-power 64–84GHz frequency quadrupler based on transformer-coupled resonators for E-Band backhaul applications | |
| Lin et al. | A 0.011-mm 2 27.5-GHz VCO with transformer-coupled bandpass filter achieving-191 dBc/Hz FoM in 16-nm FinFET CMOS | |
| JP3929254B2 (ja) | 高周波回路及びそれを用いた通信装置 | |
| JP2002217727A (ja) | 注入同期発振器、発振器、およびそれらを用いた高周波通信装置 | |
| CN111342774A (zh) | 一种基于c类振荡器拓扑的双核压控振荡器 | |
| US11632090B1 (en) | Push-push frequency doubling scheme and circuit based on complementary transistors | |
| CN116260395B (zh) | 基于Colpitts结构的超宽带压控振荡器电路 | |
| Kursu et al. | A 14.6 GHz–19.2 GHz digitally controlled injection locked frequency doubler in 45 nm SOI CMOS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |