CN112540949B - 一种数据传输系统 - Google Patents

一种数据传输系统 Download PDF

Info

Publication number
CN112540949B
CN112540949B CN202011498216.7A CN202011498216A CN112540949B CN 112540949 B CN112540949 B CN 112540949B CN 202011498216 A CN202011498216 A CN 202011498216A CN 112540949 B CN112540949 B CN 112540949B
Authority
CN
China
Prior art keywords
port
module
bridge
transmission
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011498216.7A
Other languages
English (en)
Other versions
CN112540949A (zh
Inventor
周庆飞
杨立杰
毕硕
徐鹏程
吴朝华
安佰岳
刘文旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Aerospace Measurement and Control Technology Co Ltd
Original Assignee
Beijing Aerospace Measurement and Control Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Aerospace Measurement and Control Technology Co Ltd filed Critical Beijing Aerospace Measurement and Control Technology Co Ltd
Priority to CN202011498216.7A priority Critical patent/CN112540949B/zh
Publication of CN112540949A publication Critical patent/CN112540949A/zh
Application granted granted Critical
Publication of CN112540949B publication Critical patent/CN112540949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Communication Control (AREA)

Abstract

本申请涉及一种数据传输系统，该系统包括：主控模块和至少一个功能模块；所述主控模块包括：处理系统子模块和可编程逻辑子模块，其中，所述可编程逻辑子模块内设有至少一个第一桥接器；任一所述第一桥接器的第一传输端口与所述处理系统子模块的片内通信协议端口相连接；任一所述第一桥接器的第二传输端口与相对应的所述功能模块的片外通信协议端口相连接；用以降低数据传输的技术门槛，提升数据传输的速度。

Description

一种数据传输系统
技术领域
本申请涉及数据传输领域，尤其涉及一种数据传输系统。
背景技术
当前推出了嵌入式Advanced RISC Machine(ARM处理器)硬核的System-on-a-Chip(系统级芯片，简称SOC芯片)，SOC芯片的片内ARM处理器与Field Programmable GateArray(现场可编程门阵列)的互联接口采用Advanced Extensible Interface(AXI总线协议)进行数据通信，达到资源共享的目的。
SOC芯片与片外FPGA互联采用Serial RapidIO(简称SRIO传输协议)，但片内的AXI总线协议无法与片外的SRIO传输协议直接进行数据通信，传统的做法是在SRIO传输协议的接口上配置复杂的驱动程序，实现两种协议之间的数据通信，但是当端点数量增大的时候，系统容易发散，而且调试时间很长，无法满足用户对数据交换速度的要求。
发明内容
本申请提供了一种数据传输系统，用以解决片内AXI总线协议与片外SRIO传输协议之间的数据传输问题。
本申请实施例提供了一种高速传输系统，包括：主控模块和至少一个功能模块；
所述主控模块包括：处理系统子模块和可编程逻辑子模块，其中，所述可编程逻辑子模块内设有至少一个第一桥接器；
任一所述第一桥接器的第一传输端口与所述处理系统子模块的片内通信协议端口相连接；
任一所述第一桥接器的第二传输端口与相对应的所述功能模块的片外通信协议端口相连接。
可选地，所述片内通信协议是先进可扩展协议，所述片外通信协议为高速串行协议。
可选地，所述第一桥接器的第一传输端口的端口地址与所述处理系统子模块的片内通信协议端口的端口地址进行端口地址映射连接；
所述第一桥接器的第二传输端口的端口地址与所述功能模块的片外通信协议端口的端口地址进行端口地址映射连接。
可选地，所述功能模块包括：第二桥接器和存储器；
所述第二桥接器的第一传输端口与相对应的所述第一桥接器的第二传输端口连接，其中，所述第二桥接器的第一传输端口为所述功能模块的片外协议通信端口；
所述第二桥接器的第二传输端口与所述存储器的片内通信协议端口相连接。
可选地，所述第二桥接器的第一传输端口的端口地址与相对应的所述第一桥接器的第二传输端口的端口地址进行端口地址映射连接；
所述第二桥接器的第二传输端口的端口地址与所述存储器的片内通信协议端口的端口地址进行端口地址映射连接。
可选地，所述系统还包括：交换模块；
所述交换模块包括至少一个主控连接端口和至少一个功能连接端口；
任一所述主控连接端口与相对应的所述第一桥接器的第二传输端口相连接；
任一所述功能连接端口与相对应的所述第二桥接器的第一传输端口相连接。
可选地，所述交换模块的主控连接端口的端口地址编码为1～M，其中M>1，所述主控模块挂载N个第一桥接器，其中1≤N≤M；
第n个第一桥接器的第二传输端口的端口地址与主控连接端的端口地址m进行地址映射连接，其中，1≤n≤N，1≤m≤M。
可选地，所述交换模块的功能连接端口的端口地址编码为1～J，其中J>1，所述交换模块挂载K个功能模块，其中1≤K≤J；
所述第k个功能模块内的第二桥接器的第一传输端口的端口地址与所述交换模块的功能连接端的端口地址j进行地址映射连接，其中，1≤k≤K，1≤j≤J。
可选地，所述主控模块采用SOC芯片。
可选地，所述交换模块采用SRIO交换机。
本申请实施例提供的上述技术方案与现有技术相比具有如下优点：本申请实施例提供的系统，通过第一桥接器的第一传输端口与主控模块内的处理系统子模块的片内通信协议端口相连接，实现主控模块内的数据传送，通过第一桥接器的第二传输端口与功能模块的片外通信协议端口相连接，以第一桥接器为通道，实现主控模块和功能模块的数据传输，简化系统级设计，降低数据传输的技术门槛的同时，也提升了数据传输的速度。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例中数据传输系统的结构示意图；
图2为本申请实施例中主控模块与单个功能模块的数据传输关系示意图；
图3为本申请实施例中主控模块通过交换模块与单个功能模块的数据传输关系示意图；
图4为本申请实施例中主控模块通过交换模块与多个功能模块的数据传输关系示意图。
附图说明：1-主控模块、11-处理系统子模块、12-可编程逻辑子模块、13-第一桥接器、2功能模块、21-第二桥接器、22-存储器、3-交换模块。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1所示，本申请实施例中提供了一种数据传输系统，包括：主控模块1和至少一个功能模块2。
主控模块包括：处理系统子模块11和可编程逻辑子模块12，其中，可编程逻辑子模块12内设有至少一个第一桥接器13；任一第一桥接器13的第一传输端口与处理系统子模块11的片内通信协议端口相连接；任一第一桥接器13的第二传输端口与相对应的功能模块2的片外通信协议端口相连接。
以第一桥接器13为通道，实现主控模块1和功能模块2的数据传输，无需配备复杂的驱动程序，调试时间较短，降低数据传输的技术门槛的同时，也提升了数据传输的速度。
其中，主控模块1采用SOC芯片，例如，SoC芯片选用Xilinx Zynq UltraScale+MPSoC ZUC4EG系列，此处不对主控模块1所采用的芯片做具体限定，必要时可根据实际情况选择合适的主控芯片。
在SOC芯片内部设有处理系统子模块11和可编程逻辑子模块12，处理系统子模块11采用ARM处理器，具体地，处理系统子模块11采用的ARM处理器搭载Linux操作系统，此处不对SOC芯片内部处理系统子模块11所搭载的操作系统及算法做具体限定，必要时可以选择合适的操作系统及算法。
可编程逻辑子模块12内搭配FPGA高速收发器以及逻辑算法构成的第一桥接器13，可编程逻辑子模块12内设有至少一个第一桥接器13，还可以设置有其他逻辑算法程序，此处为满足多端口系统的数据传输，不对可编程逻辑子模块12内设有的第一桥接器13数量做具体限定，可以根据实际情况选择合适的第一桥接器13数量。
一个具体实施例中，片内通信协议是先进可扩展协议(AXI总线协议)，片外通信协议是高速串行协议(SRIO传输协议)，通过第一桥接器13实现AXI总线协议与SRIO传输协议的转换，实现数据通信。
一个具体实施例中，第一桥接器13的第一传输端口的端口地址与处理系统子模块11的片内通信协议端口的端口地址进行端口地址映射连接；第一桥接器13的第二传输端口的端口地址与功能模块2的片外通信协议端口的端口地址进行端口地址映射连接。
通过端口地址映射连接的方式，不需要搭配复杂的驱动程序，可直接对地址端口进行访问操作，简化了系统结构，也保证了数据传输的速率。
一个具体实施例中，如图2所示，功能模块2内部设置有一个第二桥接器21和一个存储器22。
第二桥接器21的第一传输端口与相对应的第一桥接器13的第二传输端口连接，其中，第二桥接器21的第一传输端口为功能模块的片外协议通信端口；第二桥接器21的第二传输端口与存储器22的片内通信协议端口相连接。
第二桥接器21的第一传输端口的端口地址与相对应的第一桥接器13的第二传输端口的端口地址进行端口地址映射连接；第二桥接器21的第二传输端口的端口地址与存储器22的片内通信协议端口的端口地址进行端口地址映射连接。
通过端口地址映射的方式构建处理系统子模块11、第一桥接器13与第二桥接器21的数据传输通道，实现主控模块1与功能模块2的数据传输。
功能模块2采用FPGA芯片，例如，可以选用Xilinx Artix7系列的芯片，此处本申请不对功能模块2所选用的芯片系列做具体限定，必要时可以选择合适的芯片。
功能模块2主要用于实现各种仪器功能，比如AD采集、CAN总线通讯等。功能模块2内部配备FPGA高速收发器，通过FPGA高速收发器以及逻辑算法构成的第二桥接器21，进而实现FPGA通过片外通信协议端口和片外通信协议挂载在SoC芯片上。
存储器22可以选用Block RAM存储器，此处不对存储器22的具体类别做具体限定，可以根据实际情况选择合适的存储器。
在一个具体实施例中，如图3所示，高速传输系统还包括：交换模块3；交换模块3包括至少一个主控连接端口和至少一个功能连接端口；任一主控连接端口与相对应的第一桥接器的第二传输端口相连接；任一功能连接端口与相对应的第二桥接器的第一传输端口相连接。
交换模块3的主控连接端口用于与主控模块相连接，功能连接端口用于与功能模块相连接。
交换模块3可以做为多个SRIO通道之间的数据交换的装置。通过SRIO交换机以及挂载的具有记忆功能的存储器中的路由表，可实现对于不同SRIO通道的路由配置，进行实现不同通道间的数据交换，其中，具有记忆功能的存储器可以选用EPPROM(ElectricallyErasable Programmable read only memory)存储器，此处不对挂载在SRIO交换机具有记忆功能的存储器做具体限定，必要时可以根据实际情况选择合适的存储器。
交换模块3采用SRIO交换机，在此处并不限定SRIO交换机主控连接端口和功能连接端口的数量，可以根据实际要挂载的第一桥接器13和第二桥接器21的数量来选择合适的SRIO交换机。
如图4所示，交换模块3用于将主控模块内的数据同时传输到多个与功能连接端口相连接的功能模块2内。
在一个具体实施例中，交换模块3的主控连接端口的端口地址编码为1～M，其中M>1，主控模块1挂载N个第一桥接器13，其中1≤N≤M。
第n个第一桥接器13的第二传输端口的端口地址与主控连接端的端口地址m进行地址映射连接，其中，1≤n≤N，1≤m≤M。
交换模块3的功能连接端口的端口地址编码为1～J，其中J>1，交换模块挂载K个功能模块2，其中1≤K≤J。
第k个功能模块2内的第二桥接器21的第一传输端口的端口地址与交换模块3的功能连接端的端口地址j进行地址映射连接，其中，1≤k≤K，1≤j≤J。
下面将通过两个具体实施例来解释本申请的技术方案。
实施例1，以挂载7个功能模块为例。
系统包括：主控模块1个、交换模块1个、功能模块7个，其中主控模块内搭载7个第一桥接器13。
第一桥接器相关参数配置如表1所示：
表1
其中，源地址端口地址ID，指的是主控模块1片内通信协议端口地址编号；目的端口地址ID指的是功能模块2片外通信协议端口地址编号(功能模块2内的第二桥接器21的第一传输端口的地址编号)。
交换模块3选用8端口SRIO交换机。路由表信息配置如下：第一桥接器13第二传输端口地址01映射连接SRIO交换机的主控连接端口地址01、第一桥接器13第二传输端口地址02映射连接SRIO交换机的主控连接端口地址02、第一桥接器13第二传输端口地址03映射连接SRIO交换机的主控连接端口地址03、第一桥接器13第二传输端口地址04映射连接SRIO交换机的主控连接端口地址04、第一桥接器13第二传输端口地址05映射连接SRIO交换机的主控连接端口地址05、第一桥接器13第二传输端口地址06映射连接SRIO交换机的主控连接端口地址06、第一桥接器13第二传输端口地址07映射连接SRIO交换机的主控连接端口地址07。
其中，交换模块的多个主控连接端口的地址编号为：主控连接端口地址01、主控连接端口地址02、……、主控连接端口地址07。
交换模块3的多个功能连接端口的地址编号为：功能连接端口地址1、功能连接端口地址2、……、功能连接端口地址7。
功能模块2所配置SRIO传输协议端口地址编号如下：第一功能模块的片外通信协议端口地址编号为0x01、第二功能模块的片外通信协议端口地址编号为0x02，……，第七功能模块的片外通信协议端口地址编号为0x07。
第一功能模块至第七功能模块的片外通信协议端口地址分别与SRIO交换机的功能连接端口地址的1～7映射连接。
实施例2，以挂载15个功能模块为例。
系统包括：主控模块1个、交换模块1个、功能模块15个，其中主控模块内搭载15个第一桥接器13。
第一桥接器相关参数配置如表2所示：
表2
其中，源地址端口地址ID，指的是主控模块1片内通信协议端口地址编号；目的端口地址ID指的是功能模块2片外通信协议端口地址编号(功能模块2内的第二桥接器21的第一传输端口的地址编号)。
交换模块3选用16端口SRIO交换机。路由表信息配置如下：第一桥接器13第二传输端口地址01映射连接SRIO交换机的主控连接端口地址01、第一桥接器13第二传输端口地址02映射连接SRIO交换机的主控连接端口地址02、……、第一桥接器13第二传输端口地址15映射连接SRIO交换机的主控连接端口地址15。
其中，其中，交换模块的多个主控连接端口的地址编号为：主控连接端口地址01、主控连接端口地址02、……、主控连接端口地址15。
交换模块3的多个功能连接端口的地址编号为：功能连接端口地址1、功能连接端口地址2、……、功能连接端口地址15。
功能模块2所配置SRIO传输协议端口地址编号如下：第一功能模块的片外通信协议端口地址编号为0x01、第二功能模块的片外通信协议端口地址编号为0x02，……，第十五功能模块的片外通信协议端口地址编号为0x0F。
第一功能模块至第十五功能模块的片外通信协议端口地址分别与SRIO交换机的功能连接端口地址1～15映射连接。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种数据传输系统，其特征在于，包括：主控模块和至少一个功能模块；
所述主控模块包括：处理系统子模块和可编程逻辑子模块，其中，所述可编程逻辑子模块内设有至少一个第一桥接器；
任一所述第一桥接器的第一传输端口与所述处理系统子模块的片内通信协议端口相连接；
任一所述第一桥接器的第二传输端口与相对应的所述功能模块的片外通信协议端口相连接，所述片内通信协议是先进可扩展协议，所述片外通信协议为高速串行协议；
所述第一桥接器的第一传输端口的端口地址与所述处理系统子模块的片内通信协议端口的端口地址进行端口地址映射连接；
所述第一桥接器的第二传输端口的端口地址与所述功能模块的片外通信协议端口的端口地址进行端口地址映射连接；
其中，所述功能模块包括：第二桥接器和存储器；
所述第二桥接器的第一传输端口与相对应的所述第一桥接器的第二传输端口连接，其中，所述第二桥接器的第一传输端口为所述功能模块的片外协议通信端口；
所述第二桥接器的第二传输端口与所述存储器的片内通信协议端口相连接。
2.根据权利要求1所述的系统，其特征在于，所述第二桥接器的第一传输端口的端口地址与相对应的所述第一桥接器的第二传输端口的端口地址进行端口地址映射连接；
所述第二桥接器的第二传输端口的端口地址与所述存储器的片内通信协议端口的端口地址进行端口地址映射连接。
3.根据权利要求1所述的系统，其特征在于，所述系统还包括：交换模块；
所述交换模块包括至少一个主控连接端口和至少一个功能连接端口；
任一所述主控连接端口与相对应的所述第一桥接器的第二传输端口相连接；
任一所述功能连接端口与相对应的所述第二桥接器的第一传输端口相连接。
4.根据权利要求3所述的系统，其特征在于，所述交换模块的主控连接端口的端口地址编码为1~M，其中M>1，所述主控模块挂载N个第一桥接器，其中1NM；
第n个第一桥接器的第二传输端口的端口地址与主控连接端的端口地址m进行地址映射连接，其中，1nN，1mM。
5.根据权利要求3所述的系统，其特征在于，所述交换模块的功能连接端口的端口地址编码为1~J，其中J>1，所述交换模块挂载K个功能模块，其中1KJ；
所述第k个功能模块内的第二桥接器的第一传输端口的端口地址与所述交换模块的功能连接端的端口地址j进行地址映射连接，其中，1kK，1jJ。
6.根据权利要求1所述的系统，其特征在于，所述主控模块采用SOC芯片。
7.根据权利要求3所述的系统，其特征在于，所述交换模块采用SRIO交换机。
CN202011498216.7A 2020-12-17 2020-12-17 一种数据传输系统 Active CN112540949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011498216.7A CN112540949B (zh) 2020-12-17 2020-12-17 一种数据传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011498216.7A CN112540949B (zh) 2020-12-17 2020-12-17 一种数据传输系统

Publications (2)

Publication Number Publication Date
CN112540949A CN112540949A (zh) 2021-03-23
CN112540949B true CN112540949B (zh) 2024-07-12

Family

ID=75018697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011498216.7A Active CN112540949B (zh) 2020-12-17 2020-12-17 一种数据传输系统

Country Status (1)

Country Link
CN (1) CN112540949B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106445679A (zh) * 2016-08-31 2017-02-22 中国船舶重工集团公司第七〇二研究所 一种控制系统程序空间共享装置及方法
CN110059049A (zh) * 2019-03-27 2019-07-26 中国计量大学上虞高等研究院有限公司 一种实时存储装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6810460B1 (en) * 2001-02-15 2004-10-26 Lsi Logic Corporation AMBA bus off-chip bridge
US20060174050A1 (en) * 2005-01-31 2006-08-03 International Business Machines Corporation Internal data bus interconnection mechanism utilizing shared buffers supporting communication among multiple functional components of an integrated circuit chip
US8006021B1 (en) * 2008-03-27 2011-08-23 Xilinx, Inc. Processor local bus bridge for an embedded processor block core in an integrated circuit
KR100947618B1 (ko) * 2008-08-27 2010-03-15 한국전자통신연구원 데이터 처리 시스템
CN102110072B (zh) * 2009-12-29 2013-06-05 中兴通讯股份有限公司 一种多处理器完全互访的方法及系统
US9406346B2 (en) * 2011-06-30 2016-08-02 Sandisk Technologies Llc Smart bridge for memory core
US8831021B2 (en) * 2011-09-25 2014-09-09 Qualcomm Incorporated System and method for dynamically configurable multi-window divergent protocol bridge
CN103209169B (zh) * 2013-02-23 2016-03-09 北京工业大学 一种基于fpga的网络流量过滤系统与方法
WO2015089058A1 (en) * 2013-12-12 2015-06-18 Marvell World Trade Ltd. Method and apparatus for transferring information within and between system-on-chips via intra-chip and inter-chip hopping buses
US9959237B2 (en) * 2013-12-12 2018-05-01 Marvell World Trade Ltd. Method and apparatus for transferring information within and between system-on-chips via intra-chip and inter-chip hopping buses
CN106371357A (zh) * 2016-08-31 2017-02-01 中国船舶重工集团公司第七〇二研究所 一种基于SoC‑FPGA的多芯片控制器以及大功率变流控制装置
CN108009065B (zh) * 2016-10-31 2020-02-07 深圳市中兴微电子技术有限公司 监控axi总线的方法和装置
CN108449287A (zh) * 2016-12-12 2018-08-24 中国航空工业集团公司西安航空计算技术研究所 Fc交换机芯片体系架构
CN107203484B (zh) * 2017-06-27 2020-06-16 北京计算机技术及应用研究所 一种基于FPGA的PCIe与SRIO总线桥接系统
CN107908591B (zh) * 2017-11-09 2021-07-09 中国航空无线电电子研究所 基于SoC_FPGA的ADS-B芯片
CN111212000B (zh) * 2019-12-26 2022-04-08 北京航天测控技术有限公司 一种基于PXIe总线的交换背板
CN111224902A (zh) * 2020-01-10 2020-06-02 北京航天测控技术有限公司 一种基于高速串行总线的堆叠式模块级联扩展方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106445679A (zh) * 2016-08-31 2017-02-22 中国船舶重工集团公司第七〇二研究所 一种控制系统程序空间共享装置及方法
CN110059049A (zh) * 2019-03-27 2019-07-26 中国计量大学上虞高等研究院有限公司 一种实时存储装置

Also Published As

Publication number Publication date
CN112540949A (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
US20180260585A1 (en) System with secure soc connections among ip and multiple gpios, and corresponding method
US7480303B1 (en) Pseudo-ethernet switch without ethernet media-access-controllers (MAC's) that copies ethernet context registers between PCI-express ports
CN1154934C (zh) 采用多端口存储器的智能数据总线接口
CN100580648C (zh) 对包含在通信信息包中的标识符进行转换的方法和装置
KR101725755B1 (ko) 적응형 라우팅을 이용하여 자원 활용도를 제어하기 위한 메커니즘
CN101753388B (zh) 适用于多核处理器片上和片间扩展的路由及接口装置
CN109308283B (zh) 一种SoC片上系统及其外设总线切换方法
CN110297797B (zh) 异构协议转换装置和方法
CN105868142B (zh) 一种整合多种类型协议通讯方式的信号处理方法及装置
JP2003508954A (ja) ネットワーク・スイッチ及びコンポーネント及び操作方法
WO2016192573A1 (zh) 一种数据处理方法和装置
CN103621026A (zh) 虚拟机的数据交换方法、装置和系统
JP2003508851A (ja) ネットワーク・プロセッサ、メモリ構成及び方法
US8675681B2 (en) Communication within an integrated circuit including an array of interconnected programmable logic elements
US20060075175A1 (en) Method and system for configuring high-speed serial links between components of a network device
JP2003508957A (ja) ネットワーク・プロセッサ処理コンプレックス及び方法
US11714776B2 (en) Enabling a multi-chip daisy chain topology using peripheral component interconnect express (PCIe)
CN103136163A (zh) 可配置实现fc-ae-asm和fc-av协议的协议处理器芯片
CN112540949B (zh) 一种数据传输系统
TWI264647B (en) Configurable multi-port multi-protocol network interface to support packet processing
CN1466348A (zh) 高速数据链路控制协议发送处理模块及其数据处理方法
CN109933553B (zh) 一种控制系统及其设计方法、一组控制系统、电子装置
US20040037292A1 (en) Processing of received data within a multiple processor device
CN204480240U (zh) 基于主机与dsp的双向数据交换系统
CN103744817B (zh) 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant