CN112531672A - 一种触发式上电及可控下电的电源控制方案 - Google Patents
一种触发式上电及可控下电的电源控制方案 Download PDFInfo
- Publication number
- CN112531672A CN112531672A CN202011324732.8A CN202011324732A CN112531672A CN 112531672 A CN112531672 A CN 112531672A CN 202011324732 A CN202011324732 A CN 202011324732A CN 112531672 A CN112531672 A CN 112531672A
- Authority
- CN
- China
- Prior art keywords
- power
- circuit
- control signal
- control
- triode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 23
- 230000003287 optical effect Effects 0.000 claims description 17
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 claims description 3
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 3
- 230000002265 prevention Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开了一种触发式上电及可控下电的电源控制方案，包括外部上电控制信号隔离电路、外部上电控制信号锁存电路、外部上电控制信号状态反馈电路、CPU下电控制电路、上下电控制MOSFET驱动电路、上下电控制MOSFET(Q1)、DC/DC电源和CPU电路。本发明由于带外部上电控制信号锁存电路，故检测到第一个有效高电平脉冲就能锁存，可以实现上电信号的防抖动功能；当设备完成所有运行功能后，CPU能自行控制下电，进入低功耗休眠模式，通过外部上电控制信号可以唤醒设备。
Description
技术领域
本发明涉及电源控制技术领域，具体涉及一种用于新能源车用电机控制器、电动摩托车控制器、通讯电源和家用电器等领域以及其它需要通过外部硬线触发上电的电源控制方案。
背景技术
通常的产品中，控制电源一般是由机械或者电气开关直接控制，设计相对简单易于实现，如图1，控制电源经一级开关之后，再接入二级开关，最后接入设备的控制电源供电端口。
图1电路的控制方式是：当一级开关打开之后，通过二级开关接通电源，使设备处于供电状态。
该控制电源供电方式存在以下问题：
a)在不使用特殊的、且成本较高的带防抖功能的机械开关时，上电过程由于机械抖动，会产生振荡脉冲，对后级电路产生干扰；
b)当设备用在汽车上时，控制电源有时需要接常电，即：一二级开关一直接通，设备无法进入低功耗的休眠状态；
c)当设备在运行过程中，当设备接常电(即一级开关常闭)时，二级开关紧急断开时，会使控制电源突然掉电，可能会导致数据丢失甚至失控，严重的会引起安全事故。
发明内容
本发明的目的在于提供一种上电防抖动，具有低功耗休眠功能，唤醒设备功能的触发式上电及可控下电的电源控制方案，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种触发式上电及可控下电的电源控制方案，包括外部上电控制信号隔离电路、外部上电控制信号锁存电路、外部上电控制信号状态反馈电路、CPU下电控制电路、上下电控制 MOSFET驱动电路、上下电控制MOSFET(Q1)、DC/DC电源和CPU电路；
所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平信号或高电平脉冲信号；
所述外部上电控制信号隔离电路的输出信号一路输出至外部上电控制信号锁存电路，另一路输出至外部上电控制信号状态反馈电路；
所述外部上电控制信号状态反馈电路的输出信号一路输出至CPU，另一路输出至CPU下电控制电路；
所述CPU电路的输出信号输出至CPU下电控制电路，所述CPU下电控制电路的输出信号输出至外部上电控制信号锁存电路的解锁端；
所述外部上电控制信号锁存电路的输出信号输出至上下电控制MOSFET驱动电路；
所述上下电控制MOSFET驱动电路的输出信号输出至上下电控制MOSFET 的栅极，控制其导通与关断；
所述上下电控制MOSFET输出至DC/DC电源，所述DC/DC电源的输出给CPU 电路、外部上电控制信号状态反馈电路、CPU下电控制电路供电。
进一步，上电时，所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平信号时：
所述外部上电控制信号隔离电路的光耦(PC1)导通，输出高电平，此高电平信号分作两路，一路送给所述外部上电控制信号状态反馈电路，使所述外部上电控制信号状态反馈电路的三极管Q2导通，所述Q2集电极输出低电平，所述低电平一路送给CPU用作电路作状态反馈，另一路送给所述CPU下电控制电路的三极管Q6的发射极，使三极管Q6截止，从而使MOSFET管Q7 截止，所述Q7截止保证电源上电过程中CPU下电控制电路不起作用；
所述光耦(PC1)输出的高电平另一路送给外部上电控制信号锁存电路，使所述外部上电控制信号锁存电路的三极管Q3导通，从而使三极管Q4导通，所述Q4集电极输出高电平，此高电平一路经电阻R11和R8反馈到三极管Q3 的基极以维持Q3的导通实现锁存功能，另一路送给所述上下电控制MOSFET 驱动电路，使所述上下电控制MOSFET驱动电路的三极管Q5导通，所述Q5导通致稳压管ZD1反向击穿，使P沟道的上下电控制MOSFET(Q1)的栅极和源极之间加上负电压，从而使Q1导通，实现给DC/DC电源上电，DC/DC电源的输出给设备中CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路及其它功能单元供电，完成上电过程。
进一步，上电时，所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平脉冲信号时：
当脉冲信号的宽度和幅值大于电路要求的值时，所述外部上电控制信号隔离电路的光耦(PC1)输出跟随外部上电控制信号的高电平脉冲；
此高电平脉冲分作两路，一路送给外部上电控制信号状态反馈电路，使所述外部上电控制信号状态反馈电路的三极管Q2导通，所述Q2集电极输出低电平脉冲，此低电平脉冲一路送给CPU电路用作状态反馈，另一路送给CPU 下电控制电路的三极管Q6的发射极，因CPU下电控制信号引脚在上电过程中配置成高阻态，故即便外部上电控制信号脉冲消失使Q2集电极(也是Q6发射极)输出高电平，仍然能使三极管Q6截止，从而使MOSFET管Q7截止，所述Q7截止可以保证电源上电过程中CPU下电控制电路不起作用；
所述光耦(PC1)输出的高电平脉冲另一路送给外部上电控制信号锁存电路，使所述外部上电控制信号锁存电路的三极管Q3导通，从而使三极管Q4 导通，所述Q4集电极输出高电平，此高电平一路经电阻R11和R8反馈到三极管Q3的基极，此时即便外部上电控制信号脉冲消失使光耦(PC1)输出变低电平，所述Q3仍可以维持导通实现锁存功能，所述Q4集电极输出高电平另一路送给上下电控制MOSFET驱动电路，使所述上下电控制MOSFET驱动电路的三极管Q5导通，所述Q5导通致稳压管ZD1反向击穿，使P沟道的上下电控制MOSFET驱动电路(Q1)的栅极和源极之间加上负电压，从而使Q1导通，实现给DC/DC电源上电，DC/DC电源的输出给设备中CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路及其它功能单元供电，完成上电过程。
进一步，下电时，所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为低电平信号时，所述外部上电控制信号隔离电路的光耦(PC1) 截止，其输出被下拉至低电平；
此低电平信号分作两路，一路送给所述外部上电控制信号状态反馈电路，使所述外部上电控制信号状态反馈电路的三极管Q2截止，所述Q2集电极输出高电平；
此高电平一路送给CPU电路用作状态反馈，另一路送给CPU下电控制电路的三极管Q6的发射极，当所述CPU电路根据Q2集电极的高电平检测到外部上电控制信号已消失，并根据系统中其它软件控制策略，判定达到可以下电的条件时，CPU电路送出一个低电平的下电控制信号给三极管Q6的基极，因此时Q6的发射极为高电平，故Q6导通，通过外部上电控制信号状态反馈电路的电阻R5和CPU下电控制电路的R19的分压关系，使CPU下电控制电路的MOSFET管Q7的栅极和源极间加上正电压，从而使Q7导通，所述Q7的漏极输出低电平；
此低电平通过所述外部上电控制信号锁存电路的电阻R8反馈到Q3的基极，同时所述光耦(PC1)输出的低电平也送给Q3的基极，使得Q3截止，从而使Q4截止，所述Q4的集电极通过电阻R11下拉至低电平，继而将上电过程锁存的信号解锁，所述Q4集电极的低电平送给上下电控制MOSFET驱动电路，使所述上下电控制MOSFET驱动电的三极管Q5截止，所述Q5截止致稳压管ZD1无法反向击穿，使上下电控制MOSFET管(Q1)的栅极和源极之间为零偏电压，从而使上下电控制MOSFET管(Q1)截止，实现给DC/DC电源下电，完成下电过程。
进一步，所述外部上电控制信号隔离电路包括：
R1，所述R1的第一端与所述外部上电控制信号相连，所述R1的第二端与R2的第一端、PC1的第一端相连；
R2,所述R2的第一端与R1第二端、PC1的第一端相连，所述R2的第二端与外部上电控制信号参考地COM相连；
PC1,所述PC1的第一端与R1的第二端、R2的第一端相连，所述PC1的第二端与外部上电控制信号参考地COM相连，所述PC1的第四端与输入电源VDD 相连，所述PC1的第三端与R6第一端、R3第一端相连。
进一步，所述外部上电控制信号锁存电路包括：
R6，所述R6的第一端的与PC1的第三端、R3第一端相连，所述R6的第二端与R7第一端、R8第二端、Q3基极相连；
R7，所述R7的第一端与R6第二端、Q3基极、R8第二端相连，所述R7 第二端与VDD参考地GND相连；
R8，所述R8的第二端与R6第二端、Q3基极、R7第一端相连相连，所述 R8第一端与R11第二端、Q7漏极相连；
Q3，所述三极管Q3的基极与R6第二端、R7的第一端、R8的第二端相连，所述三极管Q3的发射极与GND相连，所述Q3的集电极与R9的第二端相连；
R10，所述R10的第一端与VDD相连，所述R10第二端与三极管Q4基极、 R9第一端相连；
R9，所述R9的第一端与R10第二端、三极管Q4基极相连，所述R9第二端与三极管Q3集电极相连；
Q4，所述Q4的基极与R10第二端、R9第一端相连，所述Q4的发射极与VDD相连，所述Q4的集电极与R11的第一端、R12的第一端相连；
R11，所述R11的第一端与Q4集电极、R12第一端相连，所述R11的第二端与R8的第一端、Q7漏极相连。
进一步，所述上下电控制MOSFET驱动电路包括：
R12，所述R12的第一端与R11的第一端、三极管Q4的集电极相连，所述R12的第二端与R13第一端、三极管Q5的基极相连；
R13，所述R13的第一端与R12第二端、三极管Q5的基极相连，所述R13 第二端与GND相连；
Q5，所述Q5基极与R13第一端、R12第二端相连，所述Q5发射极与GND 相连，所述Q5集电极与R14第一端相连；
R14，所述R14第一端与Q5集电极相连，所述R14第二端与R15第二端、 ZD1第二端、Q1栅极相连；
R15，所述R15第一端与VDD、ZD1第一端相连，所述R15第二端与R14 第二端、ZD1第二端、Q1栅极相连；
ZD1,所述ZD1第一端与R15第一端、输入电源VDD相连，所述ZD1第二端与R14第二端、Q1栅极相连；
Q1，所述Q1栅极与R15第二端、R14第二端、ZD1第二端相连，所述Q1 源极与VDD相连，所述Q1漏极与DC/DC输入相连。
进一步，所述外部上电控制信号状态反馈电路包括：
R3，所述R3第一端与PC1第三端、R6第一端相连，所述R3第二端与三极管Q2基极、R4第一端相连；
R4，所述R4第一端与R3第二端、三极管Q2基极相连，所述R4第二端与GND相连；
Q2，所述Q2基极与R3第二端、R4第一端相连，所述Q2发射极与GND相连，所述三极管Q2集电极与R5第二端、R18第一端、所述三极管Q6发射极、送至CPU的外部上电控制信号状态反馈信号相连；
R5，所述R5第一端与DC/DC输出VCC1相连，所述R5第二端与Q2集电极、Q6发射极、R18第一端、送至CPU的外部上电控制信号状态反馈信号相连。
进一步，所述CPU下电控制电路包括：
R18，所述R18第一端与R5第二端与Q2集电极、三极管Q6发射极、送至CPU的外部上电控制信号状态反馈信号相连，所述R18第二端与R17第二端、Q6基极相连；
R17，所述R17第一端与R16第一端、CPU送出下电控制信号相连，所述 R17第二端与R18第二端、三极管Q6基极相连；
R16，所述R16第一端与R17第一端、CPU送出下电控制信号相连，所述 R16第二端与DC/DC输出VCC1相连；
Q6，所述Q6基极与R17第二端R18第二端相连，所述Q6发射极与R18 第一端、R5第二端、Q2集电极、送至CPU的外部上电控制信号状态反馈信号相连，所述Q6集电极与R19第一端、MOSFET Q7栅极相连；
R19，所述R19第一端与MOSFET Q7栅极相连，所述R19第二端与GND相连；
Q7，所述Q7栅极与三极管Q6集电极、R19第一端相连，所述Q7漏极与 R11第二端、R8第二端相连，所述Q7源极与GND相连。
本发明的技术效果和优点：
a)上电防抖功能：由于带外部上电控制信号锁存电路，故检测到第一个有效高电平脉冲就能锁存，可以实现上电信号的防抖动功能；
b)低功耗休眠功能：当设备应用在汽车上时，直流电源(蓄电池)需要给许多功能单元供电，有时需要接常电(即一级开关常闭)，当设备完成所有运行功能后，CPU能自行控制下电，进入低功耗休眠模式，通过外部上电控制信号可以唤醒设备；
c)防止数据丢失和失控功能：当设备接常电(即一级开关常闭)时，运行过程中，外部上电控制信号突然失效时，CPU可以根据系统状态判断，自行控制下电，避免数据丢失甚至失控，从而避免安全事故。
附图说明
图1为常规的上下电控制方案示意图；
图2为本发明的电路控制图；
图3为本发明第一种实施例的电路图；
图4为本发明第二种实施例的电路图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2-4示出了一种触发式上电及可控下电的电源控制方案，包括外部上电控制信号隔离电路(R1、R2、PC1)、外部上电控制信号状态反馈电路(R3、 R4、R5、Q2)、外部上电控制信号锁存电路(R6、R7、R8、R9、R10、R11、Q3、 Q4)、CPU下电控制电路(R16、R17、R18、R19、Q6、Q7)、上下电控制MOSFET 驱动电路(R12、R13、R14、R15、ZD1、Q5)、上下电控制MOSFET(Q1)、DC/DC 电源及CPU电路，其中DC/DC电源和CPU电路是用于示意本方案的辅助框图，
所述外部上电控制信号隔离电路包括：
R1，所述R1的第一端与外部上电控制信号相连，所述R1的第二端与R2 的第一端、PC1的第一端相连；
R2,所述R2的第一端与R1第二端、PC1的第一端相连，所述R2的第二端与外部上电控制信号参考地COM相连；
PC1,所述PC1的第一端与R1的第二端、R2的第一端相连，所述PC1的第二端与外部上电控制信号参考地COM相连，所述PC1的第四端与输入电源VDD 相连，所述PC1的第三端与R6第一端、R3第一端相连。
所述外部上电控制信号锁存电路包括：
R6，所述R6的第一端的与PC1的第三端、R3第一端相连，所述R6的第二端与R7第一端、R8第二端、Q3基极相连；
R7，所述R7的第一端与R6第二端、Q3基极、R8第二端相连，所述R7 第二端与VDD参考地GND相连；
R8，所述R8的第二端与R6第二端、Q3基极、R7第一端相连相连，所述 R8第一端与R11第二端、Q7漏极相连；
Q3，所述三极管Q3的基极与R6第二端、R7的第一端、R8的第二端相连，所述三极管Q3的发射极与GND相连，所述Q3的集电极与R9的第二端相连；
R10，所述R10的第一端与VDD相连，所述R10第二端与三极管Q4基极、 R9第一端相连；
R9，所述R9的第一端与R10第二端、三极管Q4基极相连，所述R9第二端与三极管Q3集电极相连；
Q4，所述Q4的基极与R10第二端、R9第一端相连，所述Q4的发射极与 VDD相连，所述Q4的集电极与R11的第一端、R12的第一端相连；
R11，所述R11的第一端与Q4集电极、R12第一端相连，所述R11的第二端与R8的第一端、Q7漏极相连。
所述上下电控制MOSFET驱动电路包括：
R12，所述R12的第一端与R11的第一端、三极管Q4的集电极相连，所述R12的第二端与R13第一端、三极管Q5的基极相连；
R13，所述R13的第一端与R12第二端、三极管Q5的基极相连，所述R13 第二端与GND相连；
Q5，所述Q5基极与R13第一端、R12第二端相连，所述Q5发射极与GND 相连，所述Q5集电极与R14第一端相连；
R14，所述R14第一端与Q5集电极相连，所述R14第二端与R15第二端、ZD1第二端、Q1栅极相连；
R15，所述R15第一端与VDD、ZD1第一端相连，所述R15第二端与R14 第二端、ZD1第二端、Q1栅极相连；
ZD1,所述ZD1第一端与R15第一端、输入电源VDD相连，所述ZD1第二端与R14第二端、Q1栅极相连；
Q1，所述Q1栅极与R15第二端、R14第二端、所述ZD1第二端相连，所述Q1源极与VDD相连，所述Q1漏极与DC/DC输入相连。
所述外部上电控制信号状态反馈电路包括：
R3，所述R3第一端与PC1第三端、R6第一端相连，所述R3第二端与三极管Q2基极、R4第一端相连；
R4，所述R4第一端与R3第二端、三极管Q2基极相连，所述R4第二端与GND相连；
Q2，所述Q2基极与R3第二端、R4第一端相连，所述Q2发射极与GND相连，所述三极管Q2集电极与R5第二端、R18第一端、三极管Q6发射极、送至CPU的外部上电控制信号状态反馈信号相连；
R5，所述R5第一端与DC/DC输出VCC1相连，所述R5第二端与Q2集电极、Q6发射极、R18第一端、所述送至CPU的外部上电控制信号状态反馈信号相连。
所述CPU下电控制电路包括：
R18，所述R18第一端与R5第二端与Q2集电极、三极管Q6发射极、送至CPU的外部上电控制信号状态反馈信号相连，所述R18第二端与R17第二端、Q6基极相连；
R17，所述R17第一端与R16第一端、CPU送出下电控制信号相连，所述R17第二端与R18第二端、三极管Q6基极相连；
R16，所述R16第一端与R17第一端、CPU送出下电控制信号相连，所述 R16第二端与DC/DC输出VCC1相连；
Q6，所述Q6基极与R17第二端、R18第二端相连，所述Q6发射极与R18 第一端、R5第二端、Q2集电极、送至CPU的外部上电控制信号状态反馈信号相连，所述Q6集电极与R19第一端、MOSFET Q7栅极相连；
R19，所述R19第一端与MOSFET Q7栅极相连，所述R19第二端与GND相连；
Q7，所述Q7栅极与三极管Q6集电极、R19第一端相连，所述Q7漏极与R11第二端、R8第二端相连，所述Q7源极与GND相连。
上电过程：
如图2，外部上电控制信号可以是高电平信号，也可以是高电平脉冲信号。
高电平信号时：外部上电控制信号隔离电路的光耦(PC1)导通，输出高电平。此高电平信号分作两路，一路送给外部上电控制信号状态反馈电路，使三极管Q2导通，Q2集电极输出低电平，此低电平一路送给CPU用作状态反馈，另一路送给CPU下电控制电路的三极管Q6的发射极，使三极管Q6截止，从而使MOSFET管Q7截止，Q7截止可以保证电源上电过程中CPU下电控制电路不起作用；前述光耦(PC1)输出的高电平另一路送给外部上电控制信号锁存电路，使三极管Q3导通，从而使三极管Q4导通，Q4集电极输出高电平。此高电平一路经电阻R11和R8反馈到三极管Q3的基极以维持Q3的导通实现锁存功能，另一路送给上下电控制MOSFET驱动电路，使三极管Q5导通。Q5 导通致稳压管ZD1反向击穿，使P沟道的上下电控制MOSFET管(Q1)的栅极和源极之间加上负电压，从而使Q1导通，实现给DC/DC电源上电，DC/DC电源的输出给设备中CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路及其它功能单元供电，完成上电过程。
高电平脉冲信号时：当脉冲信号的宽度和幅值大于电路要求的值时，外部上电控制信号隔离电路的光耦(PC1)输出跟随外部上电控制信号的高电平脉冲。此高电平脉冲分作两路，一路送给外部上电控制信号状态反馈电路，使三极管Q2导通，Q2集电极输出低电平脉冲，此低电平脉冲一路送给CPU用作状态反馈，另一路送给CPU下电控制电路的三极管Q6的发射极，因CPU下电控制信号引脚在上电过程中配置成高阻态，故即便外部上电控制信号脉冲消失使Q2集电极(也是Q6发射极)输出高电平，也能使三极管Q6截止，从而使MOSFET管Q7截止，Q7截止可以保证电源上电过程中CPU下电控制电路不起作用；前述光耦(PC1)输出的高电平脉冲另一路送给外部上电控制信号锁存电路，使三极管Q3导通，从而使三极管Q4导通，Q4集电极输出高电平，此高电平一路经电阻R11和R8反馈到三极管Q3的基极，此时即便外部上电控制信号脉冲消失使光耦(PC1)输出变低电平，Q3仍然可以维持导通实现锁存功能，另一路送给上下电控制MOSFET驱动电路，使三极管Q5导通，Q5导通致稳压管ZD1反向击穿，使P沟道的上下电控制MOSFET(Q1)的栅极和源极之间加上负电压，从而使Q1导通，实现给DC/DC电源上电，DC/DC电源的输出给设备中CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路及其它功能单元供电，完成上电过程。
下电过程：
当外部上电控制信号为低电平时，外部上电控制信号隔离电路的光耦 (PC1)截止，其输出被下拉至低电平，此低电平信号分作两路，一路送给外部上电控制信号状态反馈电路，使三极管Q2截止，Q2集电极输出高电平，此高电平一路送给CPU用作状态反馈，另一路送给CPU下电控制电路的三极管 Q6的发射极，当CPU根据Q2集电极的高电平检测到外部上电控制信号已消失，并根据系统中其它软件控制策略，判定达到可以下电的条件时，CPU送出一个低电平的下电控制信号给三极管Q6的基极，因此时Q6的发射极为高电平，故Q6导通，通过外部上电控制信号状态反馈电路的电阻R5和CPU下电控制电路的R19的分压关系，使MOSFET管Q7的栅极和源极间加上适当的正电压，从而使Q7导通，Q7的漏极输出低电平。此低电平通过电阻R8反馈到外部上电控制信号锁存电路Q3的基极，同时前述光耦(PC1)输出的低电平也送给 Q3的基极，使得Q3截止，从而使Q4截止，Q4的集电极通过电阻R11下拉至低电平，继而将上电过程锁存的信号解锁。Q4集电极的低电平送给上下电控制MOSFET驱动电路，使三极管Q5截止，Q5截止致稳压管ZD1无法反向击穿，使上下电控制MOSFET管(Q1)的栅极和源极之间为零偏电压，从而使Q1截止，实现给DC/DC电源下电，完成下电过程。
图3所示是本发明一种隔离式带锁存的上下电控制方案电路的第一实施例的电路图，此电路具备以下功能：
上电防抖功能：由于带外部上电控制信号锁存电路，故检测到第一个有效高电平脉冲就能锁存，可以实现上电信号的防抖动功能。
低功耗休眠功能：当设备应用在汽车上时，直流电源(蓄电池)需要给许多功能单元供电，有时需要接常电(即一级开关常闭)，当设备完成所有运行功能后，CPU能自行控制下电，进入低功耗休眠模式，通过外部上电控制信号可以唤醒设备。
防止数据丢失和失控功能：当设备接常电(即一级开关常闭)时，运行过程中，外部上电控制信号突然失效时，CPU可以根据系统状态判断，自行控制下电，避免数据丢失甚至失控，从而避免安全事故。
图4所示是本发明一种隔离式带锁存的上下电控制方案电路的第二实施例的电路图，与第一实施例相比，增加了防反接二极管D1，稳压管ZD2，与第一实施例的电路相比，第二实施例的电路可防止输入信号反接导致的隔离输入电路损坏，同时提高了触发电压，防止信号干扰引起的误触发。
申请人又一声明，本发明通过上述实施例来说明本发明的实现方法及装置结构，但本发明并不局限于上述实施方式，即不意味着本发明必须依赖上述方法及结构才能实施。所属技术领域的技术人员应该明了，对本发明的任何改进，对本发明所选用实现方法等效替换及步骤的添加、具体方式的选择等，均落在本发明的保护范围和公开的范围之内。
本发明并不限于上述实施方式，凡采用和本发明相似结构及其方法来实现本发明目的的所有方式，均在本发明的保护范围之内。
Claims (9)
1.一种触发式上电及可控下电的电源控制方案，其特征在于：包括外部上电控制信号隔离电路、外部上电控制信号锁存电路、外部上电控制信号状态反馈电路、CPU下电控制电路、上下电控制MOSFET驱动电路、上下电控制MOSFET(Q1)、DC/DC电源和CPU电路；
所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平信号或高电平脉冲信号；
所述外部上电控制信号隔离电路的输出信号一路输出至外部上电控制信号锁存电路，另一路输出至外部上电控制信号状态反馈电路；
所述外部上电控制信号状态反馈电路的输出信号一路输出至CPU，另一路输出至CPU下电控制电路；
所述CPU电路的输出信号输出至CPU下电控制电路，所述CPU下电控制电路的输出信号输出至外部上电控制信号锁存电路的解锁端；
所述外部上电控制信号锁存电路的输出信号输出至上下电控制MOSFET驱动电路；
所述上下电控制MOSFET驱动电路的输出信号输出至上下电控制MOSFET的栅极，控制其导通与关断；
所述上下电控制MOSFET输出至DC/DC电源，所述DC/DC电源的输出给CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路供电。
2.根据权利要求1所述的一种触发式上电及可控下电的电源控制方案，其特征在于：上电时，所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平信号时：
所述外部上电控制信号隔离电路的光耦(PC1)导通，输出高电平，此高电平信号分作两路，一路送给所述外部上电控制信号状态反馈电路，使所述外部上电控制信号状态反馈电路的三极管Q2导通，所述Q2集电极输出低电平，所述低电平一路送给CPU用电路作状态反馈，另一路送给所述CPU下电控制电路的三极管Q6的发射极，使三极管Q6截止，从而使MOSFET管Q7截止，所述Q7截止保证电源上电过程中CPU下电控制电路不起作用；
所述光耦(PC1)输出的高电平另一路送给外部上电控制信号锁存电路，使所述外部上电控制信号锁存电路的三极管Q3导通，从而使三极管Q4导通，所述Q4集电极输出高电平，此高电平一路经电阻R11和R8反馈到三极管Q3的基极以维持Q3的导通实现锁存功能，另一路送给所述上下电控制MOSFET驱动电路，使所述上下电控制MOSFET驱动电路的三极管Q5导通，所述Q5导通致稳压管ZD1反向击穿，使P沟道的上下电控制MOSFET(Q1)的栅极和源极之间加上负电压，从而使Q1导通，实现给DC/DC电源上电，DC/DC电源的输出给设备中CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路及其它功能单元供电，完成上电过程。
3.根据权利要求1所述的一种触发式上电及可控下电的电源控制方案，其特征在于：上电时，所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为高电平脉冲信号时：
当脉冲信号的宽度和幅值大于电路要求的值时，所述外部上电控制信号隔离电路的光耦(PC1)输出跟随外部上电控制信号的高电平脉冲；
此高电平脉冲分作两路，一路送给外部上电控制信号状态反馈电路，使所述外部上电控制信号状态反馈电路的三极管Q2导通，所述Q2集电极输出低电平脉冲，此低电平脉冲一路送给CPU电路用作状态反馈，另一路送给CPU下电控制电路的三极管Q6的发射极，因CPU下电控制信号引脚在上电过程中配置成高阻态，故即便外部上电控制信号脉冲消失后使Q2集电极输出高电平，仍然可以使三极管Q6截止，从而使MOSFET管Q7截止，所述Q7截止保证电源上电过程中CPU下电控制电路不起作用；
所述光耦(PC1)输出的高电平脉冲另一路送给外部上电控制信号锁存电路，使所述外部上电控制信号锁存电路的三极管Q3导通，从而使三极管Q4导通，所述Q4集电极输出高电平，此高电平一路经电阻R11和R8反馈到三极管Q3的基极，此时即便外部上电控制信号脉冲消失使光耦(PC1)输出变低电平，所述Q3仍然能够维持导通实现锁存功能，所述Q4集电极输出高电平另一路送给上下电控制MOSFET驱动电路，使所述上下电控制MOSFET驱动电路的三极管Q5导通，所述Q5导通致稳压管ZD1反向击穿，使P沟道的上下电控制MOSFET驱动电路(Q1)的栅极和源极之间加上负电压，从而使Q1导通，实现给DC/DC电源上电，DC/DC电源的输出给设备中CPU电路、外部上电控制信号状态反馈电路、CPU下电控制电路及其它功能单元供电，完成上电过程。
4.根据权利要求1所述的一种触发式上电及可控下电的电源控制方案，其特征在于：下电时，所述外部上电控制信号隔离电路的输入信号，即外部上电控制信号为低电平信号时，所述外部上电控制信号隔离电路的光耦(PC1)截止，其输出被下拉至低电平；
此低电平信号分作两路，一路送给所述外部上电控制信号状态反馈电路，使所述外部上电控制信号状态反馈电路的三极管Q2截止，所述Q2集电极输出高电平；
此高电平一路送给CPU电路用作状态反馈，另一路送给CPU下电控制电路的三极管Q6的发射极，当所述CPU电路根据Q2集电极的高电平检测到外部上电控制信号已消失，并根据系统中其它软件控制策略，判定达到可以下电的条件时，CPU电路送出一个低电平的下电控制信号给三极管Q6的基极，因此时Q6的发射极为高电平，故Q6导通，通过外部上电控制信号状态反馈电路的电阻R5和CPU下电控制电路的R19的分压关系，使CPU下电控制电路的MOSFET管Q7的栅极和源极间加上正电压，从而使Q7导通，所述Q7的漏极输出低电平；
此低电平通过所述外部上电控制信号锁存电路的电阻R8反馈到Q3的基极，同时所述光耦(PC1)输出的低电平也送给Q3的基极，使得Q3截止，从而使Q4截止，所述Q4的集电极通过电阻R11下拉至低电平，继而将上电过程锁存的信号解锁，所述Q4集电极的低电平送给上下电控制MOSFET驱动电路，使所述上下电控制MOSFET驱动电路的三极管Q5截止，所述Q5截止致稳压管ZD1无法反向击穿，使上下电控制MOSFET管(Q1)的栅极和源极之间为零偏电压，从而使上下电控制MOSFET管(Q1)截止，实现给DC/DC电源下电，完成下电过程。
5.根据权利要求1所述的一种触发式上电及可控下电的电源控制方案，其特征在于：所述外部上电控制信号隔离电路包括：
R1，所述R1的第一端与所述外部上电控制信号相连，所述R1的第二端与R2的第一端、PC1的第一端相连；
R2,所述R2的第一端与R1第二端、PC1的第一端相连，所述R2的第二端与外部上电控制信号参考地COM相连；
PC1,所述PC1的第一端与R1的第二端、R2的第一端相连，所述PC1的第二端与外部上电控制信号参考地COM相连，所述PC1的第四端与输入电源VDD相连，所述PC1的第三端与R6第一端、R3第一端相连。
6.根据权利要求1所述的一种触发式上电及可控下电的电源控制方案，其特征在于：所述外部上电控制信号锁存电路包括：
R6，所述R6的第一端的与PC1的第三端、R3第一端相连，所述R6的第二端与R7第一端、R8第二端、Q3基极相连；
R7，所述R7的第一端与R6第二端、Q3基极、R8第二端相连，所述R7第二端与VDD参考地GND相连；
R8，所述R8的第二端与R6第二端、Q3基极、R7第一端相连相连，所述R8第一端与R11第二端、Q7漏极相连；
Q3，所述三极管Q3的基极与R6第二端、R7的第一端、R8的第二端相连，所述三极管Q3的发射极与GND相连，所述Q3的集电极与R9的第二端相连；
R10，所述R10的第一端与VDD相连，所述R10第二端与三极管Q4基极、R9第一端相连；
R9，所述R9的第一端与R10第二端、所述三极管Q4基极相连，所述R9第二端与三极管Q3集电极相连；
Q4，所述Q4的基极与R10第二端、R9第一端相连，所述Q4的发射极与VDD相连，所述Q4的集电极与R11的第一端、R12的第一端相连；
R11，所述R11的第一端与Q4集电极、R12第一端相连，所述R11的第二端与R8的第一端、Q7漏极相连。
7.根据权利要求1所述的一种触发式上电及可控下电的电源控制方案，其特征在于：所述上下电控制MOSFET驱动电路包括：
R12，所述R12的第一端与R11的第一端、所述三极管Q4的集电极相连，所述R12的第二端与R13第一端、三极管Q5的基极相连；
R13，所述R13的第一端与R12第二端、三极管Q5的基极相连，所述R13第二端与GND相连；
Q5，所述Q5基极与R13第一端、R12第二端相连，所述Q5发射极与GND相连，所述Q5集电极与R14第一端相连；
R14，所述R14第一端与Q5集电极相连，所述R14第二端与R15第二端、ZD1第二端、Q1栅极相连；
R15，所述R15第一端与VDD、ZD1第一端相连，所述R15第二端与R14第二端、ZD1第二端、Q1栅极相连；
ZD1,所述ZD1第一端与R15第一端、输入电源VDD相连，所述ZD1第二端与R14第二端、Q1栅极相连；
Q1，所述Q1栅极与R15第二端、R14第二端、ZD1第二端相连，所述Q1源极与VDD相连，所述Q1漏极与DC/DC输入相连。
8.根据权利要求1所述的一种触发式上电及可控下电的电源控制方案，其特征在于：所述外部上电控制信号状态反馈电路包括：
R3，所述R3第一端与PC1第三端、R6第一端相连，所述R3第二端与三极管Q2基极、R4第一端相连；
R4，所述R4第一端与所述R3第二端、三极管Q2基极相连，所述R4第二端与GND相连；
Q2，所述Q2基极与R3第二端、R4第一端相连，所述Q2发射极与GND相连，所述三极管Q2集电极与R5第二端、所述R18第一端、三极管Q6发射极、送至CPU的外部上电控制信号状态反馈信号相连；
R5，所述R5第一端与DC/DC输出VCC1相连，所述R5第二端与Q2集电极、Q6发射极、R18第一端、所述送至CPU的外部上电控制信号状态反馈信号相连。
9.根据权利要求1所述的一种触发式上电及可控下电的电源控制方案，其特征在于：所述CPU下电控制电路包括：
R18，所述R18第一端与R5第二端与所述Q2集电极、三极管Q6发射极、送至CPU的外部上电控制信号状态反馈信号相连，所述R18第二端与R17第二端、Q6基极相连；
R17，所述R17第一端与R16第一端、CPU送出下电控制信号相连，所述R17第二端与R18第二端、三极管Q6基极相连；
R16，所述R16第一端与R17第一端、CPU送出下电控制信号相连，所述R16第二端与DC/DC输出VCC1相连；
Q6，所述Q6基极与所述R17第二端R18第二端相连，所述Q6发射极与R18第一端、R5第二端、Q2集电极、送至CPU的外部上电控制信号状态反馈信号相连，所述Q6集电极与R19第一端、MOSFET Q7栅极相连；
R19，所述R19第一端与MOSFET Q7栅极相连，所述R19第二端与GND相连；
Q7，所述Q7栅极与三极管Q6集电极、R19第一端相连，所述Q7漏极与R11第二端、R8第二端相连，所述Q7源极与GND相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011324732.8A CN112531672B (zh) | 2020-11-24 | 2020-11-24 | 一种触发式上电及可控下电的电源控制方案 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011324732.8A CN112531672B (zh) | 2020-11-24 | 2020-11-24 | 一种触发式上电及可控下电的电源控制方案 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112531672A true CN112531672A (zh) | 2021-03-19 |
| CN112531672B CN112531672B (zh) | 2024-01-23 |
Family
ID=74992891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011324732.8A Active CN112531672B (zh) | 2020-11-24 | 2020-11-24 | 一种触发式上电及可控下电的电源控制方案 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112531672B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101594057A (zh) * | 2008-05-29 | 2009-12-02 | 电力集成公司 | 用于实现功率转换器中的不调整休眠模式的方法和设备 |
| CN101686044A (zh) * | 2009-03-25 | 2010-03-31 | 深圳市科陆变频器有限公司 | 一种igbt驱动保护电路 |
| JP2013151288A (ja) * | 2013-03-21 | 2013-08-08 | Yazaki Corp | 制御装置 |
| CN103529723A (zh) * | 2013-10-30 | 2014-01-22 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种零静态功耗防触发抖动定时开关电路 |
| US9411350B1 (en) * | 2015-02-05 | 2016-08-09 | Pixart Imaging (Penang) Sdn. Bhd. | Voltage conversion apparatus and power-on reset circuit and control method thereof |
| CN108206635A (zh) * | 2016-12-16 | 2018-06-26 | 罗姆股份有限公司 | Dc/dc转换器及其控制方法、电源适配器及电子设备 |
| CN109327212A (zh) * | 2018-08-23 | 2019-02-12 | 湖南强军科技有限公司 | 一种SiC MOSFET的驱动电路 |
-
2020
- 2020-11-24 CN CN202011324732.8A patent/CN112531672B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101594057A (zh) * | 2008-05-29 | 2009-12-02 | 电力集成公司 | 用于实现功率转换器中的不调整休眠模式的方法和设备 |
| CN101686044A (zh) * | 2009-03-25 | 2010-03-31 | 深圳市科陆变频器有限公司 | 一种igbt驱动保护电路 |
| JP2013151288A (ja) * | 2013-03-21 | 2013-08-08 | Yazaki Corp | 制御装置 |
| CN103529723A (zh) * | 2013-10-30 | 2014-01-22 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种零静态功耗防触发抖动定时开关电路 |
| US9411350B1 (en) * | 2015-02-05 | 2016-08-09 | Pixart Imaging (Penang) Sdn. Bhd. | Voltage conversion apparatus and power-on reset circuit and control method thereof |
| CN108206635A (zh) * | 2016-12-16 | 2018-06-26 | 罗姆股份有限公司 | Dc/dc转换器及其控制方法、电源适配器及电子设备 |
| CN109327212A (zh) * | 2018-08-23 | 2019-02-12 | 湖南强军科技有限公司 | 一种SiC MOSFET的驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112531672B (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108288735B (zh) | 电动汽车的电源唤醒控制电路 | |
| CN204804501U (zh) | 一种电子锁驱动保护电路 | |
| CN113474965A (zh) | 智能连接装置、启动电源以及电瓶夹 | |
| CN103346553B (zh) | 一种电子控制器防反接和防继电器线圈短路控制电路 | |
| CN112498138A (zh) | 一种直流充电枪电子锁驱动电路 | |
| WO2022105159A1 (zh) | 智能连接装置、启动电源以及电瓶夹 | |
| CN112531672A (zh) | 一种触发式上电及可控下电的电源控制方案 | |
| CN205862167U (zh) | 低功耗电路及基于汽车电子硬线唤醒的低功耗控制系统 | |
| CN114825598B (zh) | 低功耗智能锁和智能设备的防反热备电路、防反接方法 | |
| CN110768518A (zh) | 电源隔离电路以及智能门锁系统 | |
| CN113507199B (zh) | 一种基于频率控制的高可靠性休眠电路 | |
| CN213426121U (zh) | 一种门禁控制电路和门禁系统产品 | |
| CN203690986U (zh) | 车载充电器的休眠控制装置 | |
| CN203186118U (zh) | 自动断电控制器 | |
| EP3787139A1 (en) | Electrical safety system for providing overcurrent protection of an electrical circuit in a vehicle | |
| CN208416266U (zh) | 一种无刷电机汽车电动尾门控制系统 | |
| CN103334270B (zh) | 用于洗衣机的进水控制装置及具有其的洗衣机 | |
| CN201619461U (zh) | 一种用于车载gps定位终端的供电装置 | |
| CN215419584U (zh) | 一种限流保护电路 | |
| CN113685302B (zh) | 一种防误触发的整车ign下电方法及控制电路 | |
| CN210074753U (zh) | 一种输出短接保护电路 | |
| CN216086526U (zh) | 一种电动尾门控制电路及汽车 | |
| WO2022105578A1 (zh) | 智能连接装置、启动电源设备以及电瓶夹设备 | |
| CN215299137U (zh) | 一种主功率回路的控制装置 | |
| CN215267712U (zh) | 一种锂电池控制开关用的驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 226000 No.1 Kedian Road, Nantong City, Jiangsu Province Applicant after: Jiangsu jitaike Electric Co.,Ltd. Address before: 226000 No.1 Kedian Road, Nantong City, Jiangsu Province Applicant before: JIANGSU GTAKE ELECTRIC Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |