CN112530793A - 一种光刻-冻结-光刻-刻蚀双图案化方法 - Google Patents

一种光刻-冻结-光刻-刻蚀双图案化方法 Download PDF

Info

Publication number
CN112530793A
CN112530793A CN201910879855.9A CN201910879855A CN112530793A CN 112530793 A CN112530793 A CN 112530793A CN 201910879855 A CN201910879855 A CN 201910879855A CN 112530793 A CN112530793 A CN 112530793A
Authority
CN
China
Prior art keywords
pattern structure
layer
photo
photoresist layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910879855.9A
Other languages
English (en)
Other versions
CN112530793B (zh
Inventor
李天慧
王科
秦俊峰
于星
曾伟雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN201910879855.9A priority Critical patent/CN112530793B/zh
Publication of CN112530793A publication Critical patent/CN112530793A/zh
Application granted granted Critical
Publication of CN112530793B publication Critical patent/CN112530793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种光刻‑冻结‑光刻‑刻蚀双图案化方法，该方法包括在衬底上呈现第一光刻胶层，通过第一光刻工艺在第一光刻胶层中形成第一图案结构，对第一图案结构进行表层成像，首先采用气相硅烷基化试剂在第一图案结构表层形成含硅聚合物层，然后对含硅聚合物层进行气体处理在第一图案结构表层形成阻挡层，冻结第一图案结构，之后再在衬底上形成第二图案结构，以冻结的第一图案结构以及第二图案结构为掩膜层蚀刻衬底形成目标图案。通过冻结第一图案结构能够防止第一图案结构在后续工艺中被破坏，通过反应温度及时间来控制生成阻挡层的厚度，有利于控制第一图案结构以及形成的目标图案的线宽，提高线宽均匀性。整体工艺简单、成本低，生产率高。

Description

一种光刻-冻结-光刻-刻蚀双图案化方法
技术领域
本发明涉及微电子及半导体集成电路制造领域，具体涉及一种光刻-冻结-光刻-刻蚀双图案化方法。
背景技术
在半导体制造领域中，光刻胶材料用于将掩膜图形转印到一层或多层的材料层中，例如，将掩膜图形转印到金属层、介质层或半导体衬底上。随着半导体制造工艺的技术节点不断向前发展，半导体器件的集成度越来越高，半导体工艺的特征尺寸也越来越小，利用光刻工艺在材料层中形成小特征尺寸的掩膜图形变得越来越困难。
对于28纳米以下的技术节点，采用深紫外光(DUV，即波长在300nm以下的光)光刻工艺的单次图形技术已无法满足器件要求，而必须使用极紫外光(EUV，波长为 10-14nm)光刻工艺或双重图形(Double Patterning)技术。而作为双重图形技术的一种，双重曝光工艺，尤其其中的光刻-冻结-光刻-刻蚀(Litho-freeze-litho-etch，LFLE)工艺越来越受到业界青睐。
传统的LFLE工艺通常在第一光刻胶层的图案结构的基础上形成侧墙对结构图案进行冻结，实现第一光刻胶层的图案结构的保形，避免图案结构在第二光刻胶层的光刻过程中被破坏。传统LFLE工艺通常需要对固定材料进行处理以保证图案结构的线宽以及图案结构以外的结构的清洁度，工艺比较复杂，成本较高。
发明内容
为了克服现有技术中双重图形方法，尤其是LFLE工艺的不足和缺陷，本发明提供一种光刻-冻结-光刻-刻蚀双图案化方法，该方法采用气相硅烷化试剂对第一图案化的光刻胶层进行表层成像，在第一图案化的光刻胶层表层形成含硅聚合物，并对该含硅聚合物进行进一步的气体处理，使其形成阻挡层，实现对第一图案化的光刻胶层的冻结，避免在后续光刻过程中被破坏。
根据本发明的第一方面，本发明提供了一种光刻-冻结-光刻-刻蚀双图案化方法，该包括以下步骤：
提供一衬底，在所述衬底上形成第一光刻胶层；
对所述光刻胶层进行第一光刻工艺以使所述第一光刻胶层形成第一图案结构；
对所述第一图案结构的表层进行硅烷基化处理，在所述第一图案结构的所述表层形成含硅聚合物层；
通过气体处理对所述含硅聚合物层进行表层成像，在所述第一图案结构的所述表层形成阻挡层以冻结所述第一图案结构；
在所述衬底上形成第二光刻胶层，并对所述第二光刻胶层进行第二光刻工艺以使所述第二光刻胶层形成第二图案结构；
以由所述阻挡层的冻结所述第一图案结构以及所述第二图案结构为掩膜，对所述衬底进行蚀刻在所述衬底上形成目标图案；
其中，通过控制所述气体处理的温度和/或时间来控制所述阻挡层的厚度。
可选地，对所述光刻胶层进行第一光刻工艺以使所述第一光刻胶层形成第一图案结构还包括以下步骤：
经具有第一图案的第一光掩膜版对所述第一光刻胶层进行曝光，在所述第一光刻胶层中形成第一曝光区域以及第一未曝光区域；
对曝光后的所述第一光刻胶层进行烘烤；
对烘烤后的所述第一光刻胶层进行负性显影，去除所述第一未曝光区域，保留所述第一曝光区域，形成所述第一图案结构。
可选地，对所述第一图案结构进行硅烷基化处理，在所述第一图案结构的所述表层形成含硅聚合物层还包括以下步骤：
将所述第一图案结构暴露在气相硅烷基化试剂氛围中，所述第一图案结构的所述表层吸附所述硅烷化试剂并发生硅烷化反应，在所述第一图案结构的所述表层形成含硅聚合物层。
可选地，所述硅烷化反应的温度介于100℃～200℃，反应时间介于50秒～200秒，形成的所述含硅聚合物层的厚度介于5nm～10nm。
可选地，通过气体处理对所述含硅聚合物层进行表层成像形成阻挡层以冻结所述第一图案结构包括对所述含硅聚合物进行氧化处理，在所述第一图案结构的表层形成二氧化硅阻挡层。
可选地，所述氧化处理的温度介于100℃～150℃，处理时间介于50秒～200秒。
可选地，通过气体处理对所述含硅聚合物层进行表层成像形成阻挡层以冻结所述第一图案结构包括对所述含硅聚合物进行氮化处理，在所述第一图案结构的表层形成氮化硅阻挡层。
可选地，所述氮化处理的温度介于100℃～200℃，处理时间介于50秒～200秒。
可选地，在所述衬底上形成第二光刻胶层，并对所述第二光刻胶层进行第二光刻工艺以使所述第二光刻胶层形成第二图案结构还包括以下步骤：
经具有第二图案的第二光掩膜版对所述第二光刻胶层进行曝光，在所述第二光刻胶层中形成第二曝光区域以及第二未曝光区域；
对曝光后的所述第二光刻胶层进行烘烤；
对烘烤后的所述第二光刻胶层进行显影，去除所述第二曝光区域，保留所述第二未曝光区域，形成所述第二图案结构。
根据权利要求1所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，提供一衬底，在所述衬底上形成第一光刻胶层之前，还包括在所述衬底上形成待蚀刻层，所述待蚀刻层包括至少一层介质层和/或至少一层非介质层。
可选地，在所述衬底上形成所述待蚀刻层之前，还包括在所述衬底上形成抗反射涂层。
可选地，所述第一图案结构与所述第二图案结构交错排列。
可选地，所述第一图案结构与所述第二图案结构之间具有间隔距离，所述第一图案结构的第一图案宽度与所述间隔距离的比值介于1:3～2:3，所述第二图案结构的第二图案宽度与所述间隔距离的比值介于1:3～2:3。
可选地，在所述第一图案结构的表层形成的所述阻挡层的厚度介于3nm～5nm。
如上所述，本发明的一种光刻-冻结-光刻-刻蚀双图案化方法具有如下有益效果：
本发明的方法对第一光刻胶层进行曝光在所述第一光刻胶层中形成第一曝光区域以及第一未曝光区域，对曝光后的第一光刻胶层进行烘烤，烘烤后采用负性显影显影技术对第一光刻胶层进行显影，去除第一未曝光区域，保留第一曝光区域形成第一图案结构。如上所述采用负性显影技术对第一光刻胶进行显影，显影过程在室温下即可完成，不需要复杂的工艺条件。并且负性显影采用有机溶剂进行显影，有机溶剂对衬底表面的有机物同样具有良好的溶解性，因此，显影后的衬底表面洁净度高，有机残留物很少。
采用气相硅烷基化试剂对显影后的第一图案结构进行硅烷基化处理，使得曝光过程中产生的第一图案结构表层的酸吸附硅烷基化试剂中的硅烷基，在表层形成含硅聚合物层，采用气相硅烷基化试剂并且控制硅烷基化处理的温度及时间能够控制表层含硅聚合物层的厚度，同时能够保证含硅聚合物层下方的光刻胶层不被高温破坏，从而保证图形结构的完整性。在硅烷基化处理之后增加气体处理过程，使含硅聚合物中的硅发生反应，例如进行氧化或者氮化处理，使含硅聚合物中的硅生成二氧化硅或者氮化硅阻挡层，防止第一图案结构在后续的光刻过程中被破坏，进一步保证第一图案结构的完整性，同时有利于控制第一图案结构的线宽。
本发明的方法中，可以进一步通过控制气体处理过程的反应温度和反应时间，来控制阻挡层的厚度，同时保证第一图案结构在第二次光刻工艺形成第二图案结构的过程中不被破坏，由此可以在保证第一图案结构的完整性的同时，控制第一图案结构的线宽，保证后期蚀刻的线宽均匀性及精确度。
上述光刻-冻结-光刻-刻蚀双图案化方法整个过程不需要特殊的工艺过程，整体工艺简单、成本低，生产率高。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1显示为本发明的实施例一提供的光刻-冻结-光刻-刻蚀双图案化方法的流程示意图。
图2显示为图1所示的在衬底上形成第一光刻胶层的示意图。
图3显示为在第一光刻胶层上方形成第一光掩膜版对第一光刻胶层进行第一光刻工艺的示意图。
图4显示为第一光刻胶层经曝光后形成第一曝光区域和第一未曝光区域的示意图。
图5显示为对图4所示的第一光刻胶层进行显影之后形成第一图案结构的示意图。
图6显示为对第一图案结构进行硅烷基化处理形成含硅聚合物层的示意图。
图7显示为对图6所示的含硅聚合物层进行气体处理形成阻挡层的示意图。
图8显示为在图7所示结构上方形成第二光刻胶层的示意图。
图9显示为在第二光刻胶层上方形成第二光掩膜版对第二光刻胶层进行第二光刻工艺的示意图。
图10显示为第二光刻胶层经曝光后形成第二曝光区域和第二未曝光区域的示意图。
图11显示为对第二光刻胶层进行显影之后在衬底上形成第一结构图案和第二结构图案的示意图。
图12显示为以图11所示的第一图案结构和第二图案结构为掩膜在衬底上形成最终图案的示意图。
图13a和13b显示为利用HMDS作为硅烷基化试剂在第一图案结构的表层形成含硅聚合物层的反应式。
附图标记
100 衬底
101 第一光刻胶层
1001 第一光掩膜版
1011 第一曝光区域
1012 第一未曝光区域
1013 含硅聚合物层
1014 阻挡层
110 第一图案结构
102 待蚀刻层
103 抗反射涂层
104 第二光刻胶层
1002 第二光掩膜版
1041 第二曝光区域
1042 第二未曝光区域
120 第二图案结构
1000 目标图案结构
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
在本发明的下述实施例中，涉及到表示方位的词，例如，“上”、“下”、“左”、“右”、“水平”、“垂直”等，仅仅是为了使本领域技术人员更好地理解本发明，而不能被理解为限定本发明。
实施例一
本发明提供一种光刻-冻结-光刻-刻蚀双图案化方法，如图1所示，该方法包括以下步骤：
提供一衬底，在所述衬底上形成第一光刻胶层；
对所述光刻胶层进行第一光刻工艺以使所述第一光刻胶层形成第一图案结构；
对所述第一图案结构进行硅烷基化处理，在所述第一图案结构的表层形成含硅聚合物层；
通过气体处理对所述含硅聚合物层进行表层成像，在所述第一图案结构的所述表层形成阻挡层以冻结所述第一图案结构；
在所述衬底上形成第二光刻胶层，并对所述第二光刻胶层进行第二光刻工艺以使所述第二光刻胶层形成第二图案结构；
以由所述阻挡层的冻结所述第一图案结构以及所述第二图案结构为掩膜，对所述衬底进行蚀刻在所述衬底上形成目标图案；
其中，通过控制所述气体处理的温度和/或时间来控制所述阻挡层的厚度。
现参照附图2-12，提供衬底100，该衬底100可以是本领域常用的衬底，例如硅晶片、外延硅衬底、SiGe衬底、以及绝缘层上有硅(SOI)衬底等。衬底100还可以包括依本领域中实际设计需求配置的各种掺杂区域及有源区域(未图示)。为了在衬底100上形成最终的目标图案，在衬底100上形成有待蚀刻层102，该待蚀刻层102可以包括一层或多层介质层和/或一层或多层非介质层。图2显示了单层结构的待蚀刻层102，在此仅仅是示例性的，并非限定性的。在形成有待蚀刻层102的衬底100上形成第一光刻胶层101，例如可以通过旋涂、喷涂等常用手段在衬底100上形成该第一光刻胶层101。为了防止第一光刻胶层101 曝光不均匀，在本实施例的优选实施例中，在待蚀刻层102上方形成抗反射涂层103。
形成第一光刻胶层101之后，对光刻胶进行第一光刻工艺，如图3所示，在第一光刻胶层101上方形成第一光掩膜版1001，第一光掩膜版101上具有图案化分布的透光区1001-2及遮光区1001-1，经该第一光掩膜版101对第一光刻胶层101进行曝光。如图4所示，第一光刻胶层101在透光区1001-2及遮光区1001-1所对应的位置处分别形成第一曝光区域 1011及第一未曝光区域1012。曝光之后，对形成上述第一曝光区域1011及第一未曝光区域1012的第一光刻胶层进行烘烤。在本实施例的优选实施例中，第一光刻胶层101选择正型光刻胶，该正性光刻胶含有树脂及光产酸剂，其中树脂结构具有酸不稳定或者酸可裂解的有机基团，经曝光并烘烤后，树脂中树脂中的酸不稳定基团或酸可裂解基团断裂，由疏水性转变为亲水性，从而使得其在有机溶剂中的溶解度降低，而未曝光部分仍保持在有机溶剂中溶解度高的性质。利用正性光刻胶的之一特性，本实施例采用负性显影技术(Negative ToneDevelop，NTD)对曝光烘烤后的第一光刻胶层101进行显影，采用有机溶剂去除第一光刻胶层101的第一未曝光区域1012。例如采用酮类、醚类、酯类、醇类、烃类或酰胺类溶剂。例如本实施例优选醇类溶剂，例如2-庚酮、4-庚酮、2-己酮、5-甲基-2-己酮、2-辛酮、 2-壬酮、丙酮、环己酮、甲基环己酮、苯乙酮、乙酰基丙酮、甲基乙基酮、甲基异丁酮等中的一种或者多种的混合溶液。
将包括烘烤后的第一光刻胶层101浸入上述醇类溶剂中，使第一未曝光区域1012充分溶解。该负性显影技术在室温下就能够完成，不需要复杂的工艺条件，并且能够形成稿分辨率的精细图案。另外，该技术采用有机溶剂进行显影，有机溶剂对衬底表面的有机物有良好的溶解性，显影后使得衬底表面的洁净度高，有机残留物少，不会对后续工艺造成污染。
经上述负性显影之后，如图5所示，去除了第一光刻胶层101中的第一未曝光区域1012，保留第一曝光区域1011，形成第一图案结构110。
形成第一图案结构110之后，对第一图案结构110进行硅烷基化处理。在曝光过程中，上述第一光刻胶层101的第一曝光区域1011在接受光照时发生光产酸扩散反应，其中的光产酸剂会产生酸，烘烤过程使得该光产酸扩散反应进一步进行，在第一图案结构110中形成含羟基(-OH)和/或羧基(-COOH)的聚合物。之后再进行硅烷基化处理时，在第一图案结构110的表面形成含硅聚合物层。常用的硅烷基化试剂包括六甲基二硅氮烷(HMDS)、三甲基氯硅烷(trimethylchlorosilane，TMCS)、六甲基二硅胺烷(hexamethyldisilazane， HMDSZ)、或其他适当的硅烷化试剂。在本实施例的优选实施例中，选择HMDS作为硅烷基化试剂，将第一图案结构110暴露在气相HMDS氛围中，时第一图案结构110的表层发生硅烷基化反应，在表层形成含硅聚合物层1013，如图6所示。同时控制硅烷基化反应的反应时间及反应温度，来控制含硅聚合物层1013的厚度。在优选实施例中，为了保证硅烷基化反应的进行同时保证不会对第一图案结构110内部的第一光刻胶层110造成破坏，控制硅烷基化反应的温度小于200℃，例如控制反应温度介于100℃～200℃，更加优选地，控制在120℃～150℃，更加优选地，控制在150℃左右。反应时间控制在50秒～200秒，由此在第一图案结构110的表层生成厚度大于5nm，优选地，介于5nm～10nm的含硅聚合物层1013。利用上述HMDS作为硅烷基化试剂在第一图案结构110的表层形成含硅聚合物层 1013的反应式如图13a和13b所示。
在上述硅烷基化处理过程中通过控制反应的温度以及时间来控制含硅聚合物的形成厚度，同时能够保证含硅聚合物层下方的光刻胶层不被高温破坏，从而保证第一图案结构的完整性，控制第一图案结构的线宽，保证后期蚀刻的线宽均匀性及精确度。
形成上述含硅聚合物层1013之后，对含硅聚合物层1013进行气体处理，使含硅聚合物层1013中的硅与气体发生反应，形成阻挡层1014，如图7所示。在本实施例中，对含硅聚合物层1013进行氧化处理，向含硅聚合物层1013通入氧气，控制反应温度，使含硅聚合物中的硅与氧气发生氧化反应生成二氧化硅层。在氧化处理过程中，为了保证表层氧化反应的进行同时保证内层的第一光刻胶层101不被破坏，控制氧化反应的温度小于等于 150℃，例如控制反应温度介于100℃～150℃，更加优选地，控制在130℃。另外还可以控制氧化的时间，以控制生成的二氧化硅阻挡层的厚度。在本实施例的优选实施例中，控制反应时间介于50秒～200秒。在本实施例中，生成的二氧化硅阻挡层的厚度大于3nm，优选地介于3nm～5nm。
经上述过程在第一图案结构110的表层形成阻挡层，将第一光刻胶层101包裹住，实现对第一光刻胶层101的冻结，使其不会在后续工艺中被破坏。上述冻结过程通过控制硅烷基化处理及氧化处理的反应时间及反应温度，能够很好地控制第一光刻胶层101表层生成的含硅聚合物层1013及二氧化硅阻挡层1014的厚度，由此能够控制第一图案结构110 的线宽，实现第一图案结构110的线宽均匀性，保证后期蚀刻的线宽均匀性及精确度。
如图8所示，对第一图案结构110实现冻结之后，在衬底100的上方形成第二光刻胶层104，第二光刻胶层104形成在衬底100上方并且覆盖第一图案结构110。如图9所示，通过第二光掩膜版1002对第二光刻胶层104进行第二光刻工艺。第二光掩膜版1002包括图案化分布的第二曝光区域1002-2及第二未曝光区域1002-1。经该第二光掩膜版1002对第二光刻胶层104进行曝光，如图10所示，在第二光刻胶层104中形成第二曝光区域11041 及第二未曝光区域1042，然后对第二光刻胶层104进行显影，如图11所示，去除第二曝光区域1041，同时去除第二曝光区域1041所对应的抗反射涂层103，保留第一未曝光区域1042，形成第二图案结构120。
本实施例中，如图11所示，第一图案结构110和第二图案结构120交错排列，第一图案结构110和第二图案结构120之间具有间隔距离d，在优选实施例中，第一图案结构110 的第一图案宽度与所述间隔距离d的比值介于1:3～2:3，第二图案结构120的第二图案宽度与所述间隔距离d的比值介于1:3～2:3。当然，第一图案结构与第二图案结构还可以以其他样式分布，二者的分布可以根据实际需要来设置。
形成由阻挡层1014冻结的第一图案结构110和有第二光刻胶层104形成的第二图案结构120之后，以第一图案结构110和第二图案结构120为掩膜层，对衬底100，尤其衬底100上的待蚀刻层102进行刻蚀，在衬底100上方形成目标图案1000。
本实施例上述光刻-冻结-光刻-刻蚀双图案化方法的整个过程不需要特殊的工艺过程，整体工艺简单、成本低，生产率高。
实施例二
本实施例同样提供一种光刻-冻结-光刻-刻蚀双图案化方法，与实施例一的相同之处不再赘述，不同之处在于：
同样参照图6和图7，本实施例中，对第一图案结构110进行硅烷基化处理在第一图案结构表层形成含硅聚合物1013之后，对含硅聚合物层1013进行氮化处理。向含硅聚合物层1013通入氮气，控制反应温度，使含硅聚合物中的硅与氮气发生氮化反应生成氮化硅层。在氮化处理过程中，为了保证表层氮化反应的进行同时保证内层的第一光刻胶层101不被破坏，控制氮化反应的温度小于等于150℃，例如控制反应温度介于100℃～150℃，更加优选地，控制在130℃。另外还可以控制氮化的时间，以控制生成的氮化硅阻挡层1014的厚度。在本实施例的优选实施例中，控制反应时间介于1:3～2:3。在本实施例中，生成的氮化硅阻挡层的厚度介于3nm～5nm。
经上述过程在第一图案结构110的表层形成阻挡层1014，将第一光刻胶层101包裹住，实现对第一光刻胶层101的冻结，使其不会在后续工艺中被破坏。上述冻结过程通过控制硅烷基化处理及氮化处理的反应时间及反应温度，能够很好地控制第一光刻胶层101 表层生成的含硅聚合物层1013及氮化硅阻挡层1014的厚度，由此能够控制第一图案结构 110的线宽，实现第一图案结构110的线宽均匀性。
对第一图案结构110进行冻结之后的后续过程与实施例一的过程相同，在此不再详述。
如上实施例所述，本发明的一种光刻-冻结-光刻-刻蚀双图案化方法具有如下有益效果：
本发明的方法对第一光刻胶层进行曝光在所述第一光刻胶层中形成第一曝光区域以及第一未曝光区域，对曝光后的第一光刻胶层进行烘烤，烘烤后采用负性显影显影技术对第一光刻胶层进行显影，去除第一未曝光区域，保留第一曝光区域形成第一图案结构。如上所述采用负性显影技术对第一光刻胶进行显影，显影过程在室温下即可完成，不需要复杂的工艺条件。并且负性显影采用有机溶剂进行显影，有机溶剂对衬底表面的有机物同样具有良好的溶解性，因此，显影后的衬底表面洁净度高，有机残留物很少。
采用气相硅烷基化试剂对显影后的第一图案结构进行硅烷基化处理，使得曝光过程中产生的第一图案结构表层的酸吸附硅烷基化试剂中的硅烷基，在表层形成含硅聚合物层，采用气相硅烷基化试剂并且控制硅烷基化处理的温度及时间能够控制表层含硅聚合物层的厚度，同时能够保证含硅聚合物层下方的光刻胶层不被高温破坏，从而保证图形结构的完整性。在硅烷基化处理之后增加气体处理过程，使含硅聚合物中的硅发生反应，例如进行氧化或者氮化处理，使含硅聚合物中的硅生成二氧化硅或者氮化硅阻挡层，防止第一图案结构在后续的光刻过程中被破坏，进一步保证第一图案结构的完整性，同时有利于控制第一图案结构的线宽。
本发明的方法中，可以进一步通过控制气体处理过程的反应温度和反应时间，来控制阻挡层的厚度，同时保证第一图案结构在第二次光刻工艺形成第二图案结构的过程中不被破坏，由此可以在保证第一图案结构的完整性的同时，控制第一图案结构的线宽，保证后期蚀刻的线宽均匀性及精确度。
上述光刻-冻结-光刻-刻蚀双图案化方法整个过程不需要特殊的工艺过程，整体工艺简单、成本低，生产率高。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (14)

1.一种光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上形成第一光刻胶层；
对所述光刻胶层进行第一光刻工艺以使所述第一光刻胶层形成第一图案结构；
对所述第一图案结构的表层进行硅烷基化处理，在所述第一图案结构的所述表层形成含硅聚合物层；
通过气体处理对所述含硅聚合物层进行表层成像，在所述第一图案结构的所述表层形成阻挡层以冻结所述第一图案结构；
在所述衬底上形成第二光刻胶层，并对所述第二光刻胶层进行第二光刻工艺以使所述第二光刻胶层形成第二图案结构；
以由所述阻挡层的冻结所述第一图案结构以及所述第二图案结构为掩膜，对所述衬底进行蚀刻在所述衬底上形成目标图案；
其中，通过控制所述气体处理的温度和/或时间来控制所述阻挡层的厚度。
2.根据权利要求1所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，对所述光刻胶层进行第一光刻工艺以使所述第一光刻胶层形成第一图案结构还包括以下步骤：
经具有第一图案的第一光掩膜版对所述第一光刻胶层进行曝光，在所述第一光刻胶层中形成第一曝光区域以及第一未曝光区域；
对曝光后的所述第一光刻胶层进行烘烤；
对烘烤后的所述第一光刻胶层进行负性显影，去除所述第一未曝光区域，保留所述第一曝光区域，形成所述第一图案结构。
3.根据权利要求2所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，对所述第一图案结构进行硅烷基化处理，在所述第一图案结构的所述表层形成含硅聚合物层还包括以下步骤：
将所述第一图案结构暴露在气相硅烷基化试剂氛围中，所述第一图案结构的所述表层吸附所述硅烷化试剂并发生硅烷化反应，在所述第一图案结构的所述表层形成含硅聚合物层。
4.根据权利要求3所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，所述硅烷化反应的温度介于100℃～200℃，反应时间介于50秒～200秒，形成的所述含硅聚合物层的厚度介于5nm～10nm。
5.根据权利要求1所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，通过气体处理对所述含硅聚合物层进行表层成像形成阻挡层以冻结所述第一图案结构包括对所述含硅聚合物进行氧化处理，在所述第一图案结构的表层形成二氧化硅阻挡层。
6.根据权利要求5所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，所述氧化处理的温度介于100℃～150℃，处理时间介于50秒～200秒。
7.根据权利要求1所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，通过气体处理对所述含硅聚合物层进行表层成像形成阻挡层以冻结所述第一图案结构包括对所述含硅聚合物进行氮化处理，在所述第一图案结构的表层形成氮化硅阻挡层。
8.根据权利要求7所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，所述氮化处理的温度介于100℃～200℃，处理时间介于50秒～200秒。
9.根据权利要求1所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，在所述衬底上形成第二光刻胶层，并对所述第二光刻胶层进行第二光刻工艺以使所述第二光刻胶层形成第二图案结构还包括以下步骤：
经具有第二图案的第二光掩膜版对所述第二光刻胶层进行曝光，在所述第二光刻胶层中形成第二曝光区域以及第二未曝光区域；
对曝光后的所述第二光刻胶层进行烘烤；
对烘烤后的所述第二光刻胶层进行显影，去除所述第二曝光区域，保留所述第二未曝光区域，形成所述第二图案结构。
10.根据权利要求1所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，提供一衬底，在所述衬底上形成第一光刻胶层之前，还包括在所述衬底上形成待蚀刻层，所述待蚀刻层包括至少一层介质层和/或至少一层非介质层。
11.根据权利要求10所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，在所述衬底上形成所述待蚀刻层之前，还包括在所述衬底上形成抗反射涂层。
12.根据权利要求1所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，所述第一图案结构与所述第二图案结构交错排列。
13.根据权利要求1所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，所述第一图案结构与所述第二图案结构之间具有间隔距离，所述第一图案结构的第一图案宽度与所述间隔距离的比值介于1:3～2:3，所述第二图案结构的第二图案宽度与所述间隔距离的比值介于1:3～2:3。
14.根据权利要求1-14中任一项所述的光刻-冻结-光刻-刻蚀双图案化方法，其特征在于，在所述第一图案结构的表层形成的所述阻挡层的厚度介于3nm～5nm。
CN201910879855.9A 2019-09-18 2019-09-18 一种光刻-冻结-光刻-刻蚀双图案化方法 Active CN112530793B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910879855.9A CN112530793B (zh) 2019-09-18 2019-09-18 一种光刻-冻结-光刻-刻蚀双图案化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910879855.9A CN112530793B (zh) 2019-09-18 2019-09-18 一种光刻-冻结-光刻-刻蚀双图案化方法

Publications (2)

Publication Number Publication Date
CN112530793A true CN112530793A (zh) 2021-03-19
CN112530793B CN112530793B (zh) 2022-12-23

Family

ID=74974966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910879855.9A Active CN112530793B (zh) 2019-09-18 2019-09-18 一种光刻-冻结-光刻-刻蚀双图案化方法

Country Status (1)

Country Link
CN (1) CN112530793B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118299254A (zh) * 2024-06-05 2024-07-05 汉轩微电子制造(江苏)有限公司 半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101676801A (zh) * 2008-09-15 2010-03-24 台湾积体电路制造股份有限公司 光刻方法
CN102033432A (zh) * 2009-10-06 2011-04-27 南亚科技股份有限公司 微影-微影-蚀刻双图案化方法
CN102738076A (zh) * 2012-07-27 2012-10-17 上海华力微电子有限公司 通孔优先铜互连制作方法
CN103488058A (zh) * 2013-09-22 2014-01-01 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN105632885A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101676801A (zh) * 2008-09-15 2010-03-24 台湾积体电路制造股份有限公司 光刻方法
CN102033432A (zh) * 2009-10-06 2011-04-27 南亚科技股份有限公司 微影-微影-蚀刻双图案化方法
CN102738076A (zh) * 2012-07-27 2012-10-17 上海华力微电子有限公司 通孔优先铜互连制作方法
CN103488058A (zh) * 2013-09-22 2014-01-01 上海华力微电子有限公司 双重曝光制作高均匀度栅极线条的方法
CN105632885A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118299254A (zh) * 2024-06-05 2024-07-05 汉轩微电子制造(江苏)有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN112530793B (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
US8053368B2 (en) Method for removing residues from a patterned substrate
US8940643B2 (en) Double patterning strategy for contact hole and trench in photolithography
JP4890524B2 (ja) リソグラフィパターンの形成方法
US5427649A (en) Method for forming a pattern by silylation
US8222151B2 (en) Double patterning strategy for contact hole and trench in photolithography
US8741552B2 (en) Double patterning strategy for contact hole and trench in photolithography
US8178287B2 (en) Photoresist composition and method of forming a resist pattern
US9316916B2 (en) Method to mitigate resist pattern critical dimension variation in a double-exposure process
CN106325002B (zh) 光刻技术显影成分及用于光刻技术图案化的方法
TWI830691B (zh) 微影圖案化的方法
KR20200021897A (ko) 마스크 형성 방법
US20200142314A1 (en) Lithography Patterning Technique
CN112530793B (zh) 一种光刻-冻结-光刻-刻蚀双图案化方法
US8951715B2 (en) Method of forming patterned film on a bottom and a top-surface of a deep trench
CN113495430B (zh) 一种光刻胶图案化方法及光刻胶剥离方法
US20080020324A1 (en) Immersion lithography defect reduction with top coater removal
US20080102648A1 (en) Method and System For Making Photo-Resist Patterns
TWI515768B (zh) 微影圖案化方法及雙重圖案化方法
CN101510510A (zh) 图案形成方法、半导体装置的制造方法以及制造装置
US11022891B2 (en) Photoresist bridging defect removal by reverse tone weak developer
JP2002043215A (ja) レジストパターン形成方法および半導体製造装置および半導体装置および携帯情報端末
CN113539794B (zh) 半导体结构及其制备方法
CN112670175B (zh) 半导体结构的制作方法
JPH10333341A (ja) レジストパターン形成方法及び半導体装置の製造方法
WO2024058943A1 (en) Patterning a semiconductor workpiece

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant