CN112513771A - 双输入ldo电压调节器 - Google Patents

Abstract

本发明公开了一种低压差(LDO)，其包括从电压源接收输入的电压输入。该LDO电压调节器包括经调节电压输出、阻断二极管和电路，该电路被配置为当第一电压输入小于经调节电压输出时用第一阻断二极管阻止从第一电压输入的泄漏，并且从第一电压输入和第二电压输入提供经调节电压输出。

Description

双输入LDO电压调节器

优先权

本申请要求2018年8月2日提交的美国临时专利申请62/713634号的优先权，该申请的内容据此全文并入。

技术领域

本公开涉及功率调节，并且更具体地讲，涉及用于从两个单独供电端口提供经调节供电电压的双输入低压差(LDO)电压调节器电路和方法。

背景技术

LDO电压调节器可包括直流(DC)电压调节器，该直流电压调节器即使在供电电压非常接近输出电压时也可调节输出电压。

LDO电压调节器可用于避免开关。LDO电压调节器耗散功率以便调节输出电压。LDO电压调节器可用功率场效应晶体管(FET)来实现。此外，可利用差分放大器来实现LDO电压调节器以放大误差。差分放大器的输入可监测由电阻器比率确定的输出的分数。LDO电压调节器可包括来自已知的稳定电压参考的输入。LDO电压调节器可通过使它们的晶体管驱动至饱和来操作。从未调节供电电压到经调节电压的电压降可与整个晶体管上的饱和电压一样低。可在LDO电压调节器中使用功率FET或双极型晶体管。

LDO电压调节器的一个特征是其静态电流。此电流可考虑LDO电压调节器的输入电流和输出电流之间的差值。此电流差值可由LDO电压调节器汲取以便控制其内部电路进行正确操作。LDO电压调节器的瞬时响应为对于负载电流的阶跃变化的最大允许输出电压变化。响应可以是输出电容、此类电容的等效串联电阻、旁路电容器和最大负载电流的函数。LDO电压调节器的应用可包括例如电压、电流和温度监测，以及诊断信息收集。LDO电压调节器可利用可编程电流限制、有源输出放电或与LDO电压调节器相关的电源控制来控制。

本公开的实施方案的发明人已发现了用于提供双向高压电源开关的解决方案，该双向高压电源开关从其中的开关端口进行自供电。此类电源开关可包括购自微芯科技有限公司(Microchip Technology,Inc.)(本公开的受让人)的UC S3205电源开关。因此，本公开的实施方案的发明人已发现了，需要此类电源开关内的内部调节器，该内部调节器能够独立于其端口提供经调节电压，同时不将电流从经调节电压输出泄漏回到其电压低于经调节电压输出的端口中的电压源。本公开的实施方案可解决这些需求中的一者或多者。

发明内容

本公开的实施方案可包括LDO电压调节器。LDO电压调节器可包括用于从电压源接收输入的电压输入。该LDO电压调节器可包括经调节电压输出、阻断二极管和电路，该电路被配置为当第一电压输入小于经调节电压输出时用第一阻断二极管阻止从第一电压输入的泄漏，并且从第一电压输入和第二电压输入提供经调节电压输出。

本公开的实施方案可以包括微控制器。该微控制器可包括电压源和LDO电压调节器。该LDO电压调节器可包括用于从电压源接收输入的电压输入。该LDO电压调节器可包括经调节电压输出、阻断二极管和电路，该电路被配置为当第一电压输入小于经调节电压输出时用第一阻断二极管阻止从第一电压输入的泄漏，并且从第一电压输入和第二电压输入提供经调节电压输出。

本公开的实施方案可包括方法。该方法可由LDO电压调节器执行。该方法可包括在第一电压输入处，从第一电压源接收输入。该方法还可包括在第二电压输入处，从第二电压源接收输入。该方法还可包括：当第一电压输入小于经调节电压输出时，用第一阻断二极管阻止从LDO调节器的经调节电压输出到第一电压输入的泄漏；以及从第一电压输入和第二电压输入提供经调节电压输出。

附图说明

图1是根据本公开的实施方案的包括双输入LDO电压调节器的示例性系统的图示。

图2是根据本公开的实施方案的示例性双输入LDO电压调节器的图示。

图3是根据本公开的实施方案的双输入LDO电压调节器的部分的更详细图示。

图4是根据本公开的实施方案的双输入LDO操作器的部分的示例性具体实施的另一个图示。

图5是根据本公开的实施方案的双输入LDO电压调节器的部分的另一个更详细图示。

图6是根据本公开的实施方案的双输入LDO电压调节器的模拟行为的图示。

具体实施方式

本公开的实施方案包括LDO电压调节器。LDO电压调节器可包括第一电压输入、第二电压输入、经调节电压输出、第一阻断二极管和第二阻断二极管。LDO电压调节器可包括电路，该电路被配置为当第一电压输入小于经调节电压输出时用第一阻断二极管阻止到第一电压输入的泄漏，并且从第一电压输入和第二电压输入提供经调节电压输出。电路可由模拟电路、数字电路或它们的任何组合来实现。阻断二极管可使用晶体管来实现。泄漏可以是电流泄漏或电压泄漏。阻断二极管可在电压跟随器晶体管与经调节电压输出之间实现。

结合上述实施方案中的任一者，该电路被进一步配置为当第二电压输入小于经调节电压输出时，用第二阻断二极管阻止到第二电压输入的泄漏。结合上述实施方案中的任一者，LDO电压调节器还可包括内部设备，该内部设备被配置为由经调节电压输出操作。此类内部设备可包括电荷泵、电压源、放大器、晶体管、二极管或在电压调节器中使用的其他电子设备。

结合以上实施方案中的任一者，LDO调节器还可包括输出槽路旁路电容器。

结合上述实施方案中的任一者，第一阻断二极管和第二阻断二极管可由有源二极管实现。有源二极管可由晶体管实现。有源二极管可由比较器控制。第一阻断二极管的第一控制输入可连接到第二阻断二极管的阳极。第二阻断二极管的第二控制输入可连接到第一阻断二极管的阳极。

结合上述实施方案中的任一者，第一阻断二极管和第二阻断二极管由晶体管实现。

结合上述实施方案中的任一者，第一电压输入通过第一晶体管连接到第一阻断二极管。第一晶体管可为n沟道晶体管。第二电压输入可通过第二晶体管连接到第二阻断二极管。第二晶体管可以是n沟道晶体管。第一晶体管和第二晶体管可被配置为作为相对于彼此的电压跟随器操作。

下文在附图的上下文内描述LDO电压调节器的实施方案的进一步描述。

本公开的实施方案可以包括微控制器。微控制器可包括第一电压源、第二电压源和上述实施方案的LDO电压调节器中的任一者。第一电压源和第二电压源可分别连接到LDO电压调节器的第一电压输入和第二电压输入。

本公开的实施方案可包括方法。方法可包括上述实施方案的微控制器或LDO电压调节器中的任一者的操作。

图1是根据本公开的实施方案的包括双输入LDO电压调节器的示例性系统100的图示。这种调节器可包括电压调节器146。在一个实施方案中，电压调节器146可使用以并联和反向阻断二极管拓扑的双LDO电压调节器输出级来实现。在另一实施方案中，电压调节器146可用有源二极管来实现。电压调节器146在下面的图2中更详细地示出。

系统100可包括电压调节器146在任何合适的上下文内的具体实施。例如，电压调节器146可在电源开关、控制器、微控制器、电源、膝上型计算机、移动设备、车辆或任何其他合适的电子设备内实现。在图1的示例中，电压调节器146可在电子设备148内实现，并且还可在这种电子设备148内的电源开关156内实现。电子设备148继而可完全或部分地实现电力控制器、电源、或膝上型计算机的部分、移动设备、微控制器、车辆或任何其他合适的电子设备。在一个实施方案中，电源开关156可被实现为微控制器。电源开关156可被配置为从相应电压源150接收两个或更多个电压输入(诸如VIN1和VIN2)。电压源150被示为在电子设备148外，但可在电子设备148内实现。电源开关156可被配置为选择性地将输入VIN1或VIN2路由到任何合适的目的地或负载，诸如电子设备148的一个或多个内部负载152或一个或多个外部负载154。电源开关156可被配置为将VIN1和VIN2连接在一起以便从VIN1供应VIN2，反之亦然。内部负载152可包括例如任何合适的电力消耗器，诸如电子设备148的部分、处理器、电路、外围设备或任何其他合适的电子设备或其部分。外部负载154可包括例如任何合适的电力消耗器，诸如电路、半导体管芯、芯片或其他合适的电子设备。

电压调节器146可被配置为在可能的情况下向系统100中的一个或多个负载提供连续的稳定电压。例如，电压调节器146可被配置为提供电压VREG。电压VREG可被设计成具有例如3.3伏的值。电压VREG可被提供给任何合适的负载。例如，电压调节器146可被配置为向一个或多个外部负载154或一个或多个内部负载152提供电压VREG。

在一个实施方案中，电压调节器146可被配置为为其自身的操作提供电压VREG。在另一个实施方案中，电压调节器146可被配置为为电源开关156的操作提供电压VREG。在又一个实施方案中，电压调节器146可被配置为使用输入VIN1和VIN2来提供电压VREG。在再一个实施方案中，电压调节器146可被配置为在其中输入VIN1和VIN2中的一者或两者小于VREG的设计值的情况下提供电压VREG。

图2是根据本公开的实施方案的电压调节器146的更详细图示。

电压调节器146可以是具有输入VIN1和VIN2输入的双输入电压调节器。输入VIN1可通过端口150进入电压调节器146。输入VIN2可通过端口152进入电压调节器146。输入VIN1和VIN2可以是具有0-22伏的输入范围的电压输入。在一些具体实施中，输入VIN1和VIN2可以是电流输入。因此，输入VIN1和VIN2可被视为“高电压”。输入VIN1和VIN2的有效范围可为2.5-22伏，其中当输入VIN1和VIN2中的相应输入高于2.5伏和低于22伏时，输入VIN1和VIN2能够被开关并且向电压调节器146供应电力。电压调节器146可被配置为如果输入VIN1或VIN2中的相应输入小于VREG电压，则防止对输入VIN1或VIN2的任何泄漏。为了防止此类泄漏，反向阻断二极管可在电压调节器146中的输入VIN1和VIN2两者与电压VREG的输出级之间的输出级上实现。电压调节器146的LDO模式下的最大压差电压可为100毫伏。例如，这种情况可为(例如)当输入VIN1和VIN2均小于3.4伏时。为了强制执行这种低最大压差电压，反向阻断二极管可以是有源二极管以防止压差电压由标准二极管的约0.7伏的典型正向电压降显著劣化。当使用标准二极管时，压差电压通常不小于0.7伏。相比之下，电压调节器146的有源二极管可具有小于100毫伏的正向偏置电压。然而，当有源二极管被略微(0-30毫伏)反向偏置时，有源二极管仍可驱动电流。这种情况可引起电流泄漏。此类泄漏可以是从VREG到VIN1或VIN2的电流或电压泄漏。当负载连接到电压调节器146时，电压调节器146可被配置为在电压VREG和接地之间没有连接外部电容器的情况下操作。电压VREG可被设计为约3.3伏。因此，电压VREG可被认为是“低电压”。

电压调节器146可包括由晶体管108、110实现的并联的双LDO输出级。晶体管108、110可以由任何合适的晶体管来实现。例如，晶体管108、110可由n沟道金属氧化物半导体场效应晶体管(MOSFET)实现。输入VIN1可连接到晶体管108的漏极。输入VIN2可连接到晶体管110的漏极。

电压调节器146可包括在其阳极处连接到输入VIN1的二极管102。此外，电压调节器146可包括在其阳极处连接到输入VIN2的二极管104。二极管102、104的阴极可彼此连接。此外，二极管102、104的阴极可连接到电阻器118的第一端。电阻器118的第二端可连接到晶体管108、110的栅极。

电压调节器146可包括n沟道MOSFET晶体管116，其漏极和栅极连接到电阻器118的第二端。该配置可被称为二极管连接的晶体管。此外，晶体管116可替代地用二极管连接的p沟道MOSFET晶体管(未示出)来实现。晶体管116的源极可连接到串联连接的两个二极管122、124中的第一者的阳极，并且两个串联连接的二极管122、124的阴极可连接到晶体管126的源极。晶体管126的漏极可连接到接地。晶体管126可由例如p沟道MOSFET晶体管来实现。

电压调节器146可包括电荷泵120作为输入电压。电荷泵120可以以任何合适的方式实现，诸如通过模拟电路、数字电路或它们的组合来实现。电荷泵120可被配置为接收电压VREG。电荷泵120可被配置为提供与电压VREG成比例的输出电压。例如，电荷泵120可被实现为倍压器(其中电压输出是双倍电压输入)。然而，电荷泵可能不是理想的电压源，因为其可包括取决于泵送电容和泵送频率的值的串联输出电阻。通常，电荷泵倍压器的串联电阻等于1/(泵送频率*泵送电容)。因此，电荷泵120可被表示为等效电压源和等效电阻，其值为

V_chargepump＝2*VREG

其中F_chargepump是电荷泵120中或提供给电荷泵的时钟源的频率(诸如2MHz)，并且C_chargepump是电荷泵电容(诸如0.9pF)。如果频率为2MHz并且电容为0.9pF，则电荷泵120的等效电阻可为550KΩ。电荷泵120可被配置为向晶体管116的栅极和漏极提供电压。电荷泵120的输出可进一步连接到晶体管108、110的栅极。接收电荷泵120的此类输出的节点可表示为GN。

电压调节器146可包括参考电压源142。参考电压源142可以以任何合适的方式实现。例如，参考电压源142可通过值为VBG的带隙电压来实现，该带隙电压可得自半导体管芯或微控制器的部分。电压调节器146的内部调节电路可由电压VREG供电。

晶体管108、110的源极可连接到反向阻断二极管电路106。反向阻断二极管电路106可以以任何合适的方式实现。在一个实施方案中，反向阻断二极管电路106可使用一对有源二极管112、114来实现。有源二极管112、114可以以任何合适的方式来实现，诸如通过MOSFET。如上所指示，有源二极管112、114防止从VREG到VIN1或VIN2的电流或电压泄漏。有源二极管112的阳极可连接到晶体管110的源极。有源二极管112的阴极可连接到电压VREG的输出节点。有源二极管114可以在其阳极处连接到晶体管108的源极。有源二极管114可在其阴极处连接到VREG的输出节点。有源二极管112、114可交叉耦接至彼此的晶体管侧端。有源二极管112的操作可由晶体管108的源极与有源二极管112的阳极(其也是晶体管110的源极)之间的差分电压控制。有源二极管114的操作可由晶体管110的源极与有源二极管114的阳极(其也是晶体管108的源极)之间的差分电压控制。有源二极管的操作可由晶体管108、110的源极之间的差分电压控制。有源二极管112的控制可包括当晶体管108的源极与晶体管110的源极之间的差分电压小于阈值电压时，允许电流从晶体管110的源极流动到电压VREG的输出节点。有源二极管114的控制可包括当晶体管110的源极与晶体管108的源极之间的差分电压小于阈值电压时，允许电流从晶体管108的源极流动到电压VREG的输出节点。阈值电压可以是例如20毫伏。以下在图3的上下文内示出反向阻断二极管电路106的更详细的具体实施。

电压调节器146可包括电阻反馈网络，该电阻反馈网络包括在其第二端处连接到电阻器130的第一端的电阻器128。电阻器128的第一端可连接到电压VREG的输出节点。电阻器130的第二端可连接到接地。电阻器128的第二端和电阻器130的第一端可连接到放大器140的反相输入。放大器140的非反相输入可连接到参考电压源142的输出。放大器140的输出可连接到晶体管126的栅极。电阻反馈网络可作为电阻分压器操作，从而提供等于((VREG*电阻器130的电阻)/(电阻器128的电阻+电阻器130的电阻))的输出电压(VFB)。放大器140可被配置为监测回路以便使VFB等于VBG的电压。当VFB电压变得小于VBG电压时，放大器140可被配置为增加其输出电压以便允许VFB再次上升至等于VBG电压。晶体管126的源极上的电压相应地增加，并且因此GN处的电压也增加。增加GN处的电压引起VREG电压的增加，因此VFB电压再次上升至等于VBG的电压。如果VFB的电压变得高于VBG的电压，则放大器140可被配置为降低其输出电压并且减少GN处的电压，使得VFB电压减少。最后，VREG电压等于(VBG*((电阻器128的电阻+电阻器130的电阻)/电阻器130的电阻))。

使用PMOS晶体管以驱动二极管124的阴极引起放大器140的输出与二极管124的阴极之间的电压跟随器行为(非反相)。在其他具体实施中，晶体管126可以是NMOS晶体管，其源极连接到接地并且其漏极连接到二极管124的阴极。然而，使用NMOS晶体管代替PMOS晶体管来驱动二极管124的阴极引起放大器的输出与二极管124的阴极驱动之间的反相行为。因此，在这种情况下，必须交换放大器的正输入和负输入的连接以补偿NMOS型晶体管126的反相行为。

因此，可使用PMOS型或NMOS型晶体管。然而，可使用PMOS型晶体管，因为它对于这种应用而言可更容易稳定。

二极管122、124可被配置为为控制回路(未示出)提供足够的自启动电压以用于生成电压VREG。二极管122的阳极上的电压(表示为GCTRL)可为二极管122、124的结电压的至少两倍，并且因此为至少例如为1.4伏。晶体管116可被配置为作为针对晶体管108和110的阈值电压Vthn的阈值电压补偿器操作。晶体管116可用低电流偏置。因此，节点GN处的电压可为至少(1.4伏+Vthn)。晶体管108、110可以是相对较大且较强的源极跟随器晶体管，因为晶体管108、110的尺寸可被设计为具有100毫伏的最大压差电压。此外，可设计其电压由VREG提供的电路，该设计方式使得来自VREG的电流消耗相对较低，在加电期间在10微安至100微安的范围内。在这些条件下，晶体管108、110的栅极至源极电压可等于其阈值电压Vthn。因此，晶体管108、110的源极电压可等于GCTRL节点电压，因此为至少1.4伏。有源二极管112、114上的压差电压相对非常低，因为晶体管108、110和有源二极管112、114的尺寸被设定成实现100毫伏的最大累积压差电压。因此，在加电期间，电压VREG可为至少1.4伏。1.4伏足够大以操作电压调节器146的部分，诸如电荷泵120、放大器140或在加电期间激活的其他元件(未示出)。因此，跨二极管122、124的电压降可以是自启动电压。

二极管102、104与电阻器118组合可提供供电路径以生成自启动电压。当VIN1或VIN2输入或者VIN1和VIN2输入两者高于(VREG+Uj+Vthn)时(其中Uj为二极管的结电压)，二极管102、104和电阻器118可有助于为包括晶体管116、二极管122、124和晶体管126的调节回路的分支提供电流的分数。此类分支的电流的其余部分可由电荷泵120提供。然而，当输入VIN1、VIN2均小于(VREG+Uj+Vthn)时，则根本没有电流流过该供电路径，因为输入VIN1和输入VIN2都不足大以为二极管102、104提供Uj“接通”电压。在这种情况下，仅电荷泵120能够向晶体管116、二极管122、124和晶体管126分支提供供电电流。

调节回路基于A类放大器，其输出上拉电阻器是电荷泵120的输出电阻。调节回路的核心包括电阻器128、130、参考电压源142、放大器140、晶体管108、110、反向阻断二极管电路106、晶体管116、二极管122、124和晶体管126。

电荷泵120的输出电阻可限定晶体管116、126和二极管122、124的大小。流入二极管102、104和电阻器118中的电流添加到从电荷泵120流动的电流。因此，电阻器118应优选地具有非常高的值，诸如若干兆欧，以便限制流过该路径的电流。虽然已示出了提供启动电流的特定机制，但也可使用其他技术，诸如使用浮动电流源。

电压调节器146的本公开的实施方案可通过执行较低电压值(诸如可从晶体管108、110获得的那些)的比较来解决由实现从高电压到以低电压调节的输入而产生的挑战，诸如用于比较高电压值的较大管芯要求。电压调节器146的本公开的实施方案可利用LDO电压调节器级(诸如由晶体管108、110实现的那些)的跟随器结构来产生输入VIN1或VIN2小于电压VREG的信息。此类信息可用于电压调节器146中的低电压电路，诸如反向阻断二极管电路106。此类信息是作为电压跟随器操作的晶体管108、110的源极之间的差分电压。

如果输入VIN1和VIN2都大于电压VREG，则晶体管108、110都可作为源极跟随器晶体管接通，并且因此相同的相应电压可存在于晶体管108、110的相应源极上。晶体管108的源极上的电压可进一步激活二极管112，并且晶体管110的源极上的电压可进一步激活二极管114。因此，二极管112、114可允许电流从晶体管108、110的源极流动到电压VREG的输出节点，其中从输入VIN1和VIN2两者相等地共享电流。流入二极管112和114中的电流因此是相同的，这引起跨二极管112和114的相同电压降。因此，晶体管108和110的源极之间的差分电压为零。

如果输入VIN1或VIN2中的一者小于VREG，则向VREG的电流仅从VIN1或VIN2输入中的大于VREG的一者流动。

如果输入VIN1小于电压VREG，其中任何值下至零，并且输入VIN2大于电压VREG，则晶体管108的源极也低于电压VREG，而晶体管110的源极高于电压VREG。检测到该感应的差分电压并关断二极管114。该行为应用于低于电压VREG下至零的任何输入VIN1电压以及大于VREG上至最大允许电压(诸如22伏)的任何VIN2电压。

如果输入VIN2小于电压VREG，其中任何值下至零，并且输入VIN1电压大于VREG，则晶体管110的源极也低于电压VREG，而晶体管108的源极高于电压VREG。检测到该感应的差分电压并关断二极管112。该行为应用于低于VREG下至零的任何输入VIN2电压以及大于VREG上至最大允许电压(诸如22伏)的任何VIN1电压。

下面在图3的上下文内进一步详细地示出有源二极管114、112。

图3是根据本公开的实施方案的电压调节器146的部分的更详细图示。具体地讲，在电压调节器146的上下文内示出了反向阻断二极管电路106的更详细图示。

反向阻断二极管电路106可包括晶体管232、234、238、240、242、244、246、248、250、252、254、256和电阻器236，其中的每一者可以以任何合适的方式实现。晶体管232、234、238、240、242、244可由p沟道MOSFET实现。晶体管246、248、250、252、254、256可由n沟道MOSFET实现。电阻器236可具有1.4兆欧的值。电容器258是调节器输出槽路(旁路)电容器并且可具有90微微法拉的值。

晶体管232的源极可连接到晶体管108的源极。晶体管234的源极可连接到晶体管110的源极。晶体管232的漏极和本体以及晶体管234的漏极可连接到用于电压VREG的输出节点260。此外，晶体管232的漏极和本体以及晶体管234的漏极和本体可连接到电阻器236的第一端。

晶体管238、240、242、244的本体可连接到电压VREG的输出节点260。晶体管238的源极可连接到晶体管108的源极。晶体管240的源极可连接到晶体管110的源极。晶体管242的源极可连接到晶体管108的源极。晶体管244的源极可连接到晶体管110的源极。晶体管238、240的栅极可彼此连接并且进一步连接到晶体管238的漏极。晶体管242、244的栅极可彼此连接并且进一步连接到晶体管244的漏极。晶体管232的栅极可连接到晶体管240的漏极。晶体管234的栅极可连接到晶体管242的漏极。该配置在现有技术的LDO电压调节器中可为非典型的。然而，该配置可允许LDO电压调节器146开始通过晶体管232、234的体二极管的本征源极操作。如果在晶体管108的源极处存在电压并且电压VREG等于零伏或非常低，则晶体管232的本征源极至本体被正向偏置并上拉电压VREG。此外，这可致使晶体管232用作在需要时完全关断的有源二极管。类似地，如果在晶体管110的源极处存在电压并且电压VREG等于零伏或非常低，则晶体管234的本征源极至本体被正向偏置并上拉电压VREG。此外，这可致使晶体管234用作在需要时完全关断的有源二极管。当例如输入VIN1小于电压VREG时，晶体管232可完全关断。例如，当输入VIN2小于VREG时，晶体管234可完全关断。因此，晶体管232、234可作为有源二极管操作。

晶体管238、240、242和244中的每一者的源极和本体可系在一起。因此，每个晶体管238、240、242和244可布局在其单独阱中，但这可引起该组晶体管的更大布局面积。

晶体管246、248、250、252、254、256的栅极可连接到电阻器236的第二端。晶体管246、248、250、252、254、256的源极可连接到接地。晶体管246的漏极和晶体管256的漏极可连接到电阻器236的第二端。晶体管246、256可并联连接并且因此可实现为单个设备。然而，单独实现这些可改善电压调节器146的整体对称性并因此改善其整体性能。晶体管248的漏极可连接到晶体管238的漏极。晶体管250的漏极可连接到晶体管240的漏极。晶体管252的漏极可连接到晶体管242的漏极。晶体管254的漏极可连接到晶体管244的漏极。

电容器258可连接在电压VREG的输出节点260与接地之间。电容器258可具有相对较小尺寸，诸如90微微法拉。与可能需要作为外部电容器并且在电压调节器146外部实现的较大电容器相比，电容器258的相对较小尺寸可允许在电压调节器146内实现电容器258。电容器258的小尺寸可通过本公开的实施方案来实现。具体地讲，可通过使用NMOS源极跟随器输出级(诸如晶体管108、110)来实现电容器258的小尺寸并因此包括在电压调节器146内。

有源二极管114可在图3中由晶体管232实现。有源二极管112可在图3中由晶体管234实现。晶体管238、240、248、250可实现差分放大器以控制晶体管232的操作。晶体管242、244、252、254可实现差分放大器以控制晶体管234的操作。晶体管246、256可作为晶体管246、250、252、254的全局偏置操作。

为了减小电压调节器146的引脚计数，在一个实施方案中，可能不提供用于从外部访问内部经调节电压的输出引脚。在此类实施方案中，电压VREG可能不被提供给电压调节器146外部的其他元件。

晶体管238、240、248和250可实现驱动晶体管232的比较器290(这继而实现有源二极管)。晶体管242、244、252和254实现驱动晶体管234的比较器292(这继而实现有源二极管)。

如果晶体管238、240相同，并且如果晶体管248、250相同，则比较器290不具有偏移。然而，将晶体管250实现为比晶体管248宽50％引起20毫伏的偏移。因此，当比较器290的输入处的差分电压为零时，将晶体管250实现为比晶体管248宽50％致使比较器290的输出为零，从而使晶体管232作为完全“接通”的有源二极管操作。如上所述，当输入VIN1和VIN2均大于电压VREG时，晶体管108、110的源极之间的差分电压为零。在这种条件下，二极管232、234都将“接通”，这意味着晶体管108、110的栅极电压必须为零。在比较器290和比较器292中实现20毫伏偏移(通过将晶体管252实现为比晶体管254宽50％)将两个二极管232、234配置为当输入VIN1和VIN2均大于VREG时完全“接通”。该条件保持，直到晶体管108的源极电压比晶体管110的源极电压低20毫伏，或者晶体管110的源极电压比晶体管108的源极电压低20毫伏。

考虑其中输入VIN2比电压VREG高至少100毫伏并且输入VIN1比电压VREG高但输入VIN1已开始下降的情况。当输入VIN1电压等于或低于电压VREG时，晶体管108的源极电压开始变得低于晶体管110的源极电压。然后，当输入VIN1变得低于电压VREG时，晶体管108、110的源极之间的差分电压增加。一旦输入VIN1小于电压VREG，电流就开始从VREG流动到输入VIN1。这在输入VIN2和VIN1之间引起交叉导通条件：输入VIN2供应VREG，该VREG继而供应输入VIN1，使得输入VIN2供应输入VIN1。理想的是，这种情况不应发生。然而，此类现象可能仅略微有害并且可快速消失。当输入VIN1在电压VREG以下五至五十毫伏的范围内时，通常达到引起晶体管232断开的20毫伏的差分偏移(触发点)。触发点的确切值取决于晶体管108、110和晶体管232、234的相对大小。一旦达到触发点，晶体管232被“关断”，从而移除从VREG到输入VIN1的路径以及因此移除从输入VIN2到输入VIN1的路径。移除该路径致使晶体管108的源极与晶体管110的源极之间的差分电压增加。晶体管108的源极和漏极之间可能已发生几毫伏的小正压降Vdrop_cross。该交叉导通电压降是由于电流从晶体管108的源极流动到晶体管108的漏极。一旦晶体管232被“关断”，该电压就下降到零，因为流入晶体管108中的交叉导通电流被消除。因此，晶体管108的源极上的电压减小了Vdrop_cross。同时，流入晶体管110中的等于经调节电流(即，提供给VREG的输出的电流)加上交叉导通电流的电流下降到经调节电流。这引起晶体管110的源极电压的约Vdrop_cross的增加。最后，当晶体管232“关断”时，比较器290的输入处的差分电压从20毫伏跳跃到约20毫伏加上Vdrop_cross的两倍。因此，晶体管232被安全地锁定“关断”。这避免了当达到比较器290的触发点时的振荡。为了再次“接通”晶体管232，输入VIN1将增加Vdrop_cross的两倍。因此，反向阻断二极管电路106的滞后为Vdrop_cross的大约两倍，通常为10毫伏至20毫伏。这可被称为内置滞后。通常，当输入VIN1等于电压VREG时，发生晶体管232“关断”的触发点。从这一点起，对于输入VIN1的下至零伏的另外值，晶体管232保持关断。

假定输入VIN2现在仍至少等于电压VREG加100毫伏，并且输入VIN1开始从零(或介于零和电压VREG之间的任何值)斜升。晶体管108的源极电压等于输入VIN1，因为晶体管108“接通”并且没有电流流过(晶体管232“关断”)。为了再次“接通”晶体管232，输入VIN1必须上升到比在输入VIN1的斜降期间断开输入VIN1的点高(2*Vdrop_cross)，从而斜升至约VREG电压。

因此，假设输入VIN2比电压VREG高至少100毫伏并且Vdrop_cross为10毫伏，用于触发晶体管232以“接通”的电压约为电压VREG以用于使输入VIN1从小于电压VREG的值斜升，并且用于触发晶体管232以“关断”的电压约为(电压VREG-20毫伏)以用于使输入VIN1从高于电压VREG的值斜降。

在上述示例中，比较器290感测晶体管108、110的源极之间的差分电压以操作晶体管232。类似地，比较器292感测晶体管108、110的源极之间的差分电压以操作晶体管234。在另一个实施方案中，可使用晶体管108的源极与电压VREG之间的差分电压。然而，此类实施方案可能未受益于当在晶体管108、110的源极之间进行感测时实现的灵敏度增益。

当输入VIN1和VIN2均大于电压VREG时，20毫伏的内置偏移可将用于输入VIN1和VIN2的两个路径配置为激活。偏移使电压调节器146的总压差电压最小化，因为输入VIN1和VIN2均并联操作。理想的是，如果电压调节器146的每个设备完全匹配，则该值可显著减小，从而在输入VIN1和VIN2均高于电压VREG时在晶体管108、110的源极之间引起真正的零差分电压。然而，在实践中，当输入VIN1和VIN2均大于电压VREG时，晶体管108、110的源极之间的差分电压可在5-10毫伏的范围内。此外，实际内置偏移可不同于设计值，多达5-10毫伏。因此，20毫伏的内置偏移可以是良好的权衡，其有助于在VIN1和VIN2均大于VREG时将VIN1路径和VIN2路径两者配置为激活，同时限制交叉传导电流。减小该内置偏移减小了交叉导通电流，但如果VIN1或VIN2中的一者被禁用，则可导致压差增加的情况。将内置偏移增加到20毫伏有助于降低可能的压差，但增加交叉导通电流。

如前所述，当输入VIN1小于电压VREG时，晶体管108的源极等于输入VIN1减晶体管108的电压降，因为晶体管108是强“接通”的。此外，当输入VIN2小于电压VREG时，晶体管110的源极等于输入VIN2减晶体管110的电压降，因为晶体管110是强“接通”的。这可将晶体管108或晶体管110推出其相应的安全操作区域。这可尤其在输入VIN1、VIN2中的一者高于电压VREG并且输入VIN1、VIN2中的另一者为零时发生。例如，如果输入VIN1大于电压VREG并且输入VIN2为零，则晶体管110的源极可等于零，并且晶体管110的栅极至源极电压等于GN的电压。GN的电压取决于流过晶体管108和有源二极管232达到电压VREG的电流。当该电流非常低时，GN的电压值将约为电压VREG加上晶体管108的阈值电压(Vth)。当电压调节器146的输出为高时，GN的电压值可大至2*VREG。因此，晶体管110的栅极至源极电压(Vgs)可大至2*VREG。在许多应用中，晶体管108、110以及在低电压域中操作的任何其他晶体管可具有针对接近电压VREG的栅极电压(诸如1.1*VREG)的最大安全操作区域。因此，在该示例中，对于大多数应用而言，晶体管110可具有在安全操作区域之外的Vgs电压。

图4示出了根据本公开的实施方案的电压调节器146的示例性具体实施的进一步细节，以解决由在晶体管的安全操作区域之外操作的栅极至源极电压引起的问题。如图4所示的电压调节器146的具体实施可包括图2的修改。在图4的示例中，可将另一个电荷泵450、电阻器458、二极管452、454和栅极保护电路472、474添加到图2的电压调节器146的具体实施。图2的晶体管116不能用于图4的示例性具体实施。

二极管104可在其阴极处连接到电阻器458的第一端，而不是如图2所示的连接到电阻器118。电阻器458的第二端可连接到二极管454的阳极。这种连接也可被指定为GN2。晶体管110的栅极可连接到GN2而不是如图2所示的GN。电荷泵450的输出可连接到GN2。二极管454的阴极可连接到被指定为GCTRL的连接点。栅极保护电路474可包括例如一系列的四个二极管。栅极保护电路474可在其第一二极管的阳极端处连接到GN2。栅极保护电路474可在其最后二极管的阴极端处连接到晶体管110的源极。

电荷泵120的输出可到达GN1，而不是如图2所示的GN。GN1可连接到晶体管108的栅极。GN1可连接到二极管452的阳极。二极管452的阴极可连接到GCTRL。栅极保护电路472可包括例如一系列的四个二极管。栅极保护电路472可在其第一二极管的阳极端处连接到GN1。栅极保护电路472可在其最后二极管的阴极端处连接到晶体管108的源极。二极管102的阳极可不连接到如图2所示的二极管104的阳极。GCTRL可连接到二极管122的阴极。

GCTRL可以是调节回路的主控制节点。当输入VIN1和VIN2均大于电压VREG时，GN1和GN2电压相等。因此，电压调节器146可以以与图2中相同的方式操作。此外，当输入VIN1小于电压VREG并且调节回路的唯一有效输入是通过晶体管110和二极管112的输入VIN2时，晶体管108与调节回路断开(通过二极管114)。类似地，当输入VIN2小于电压VREG并且调节回路的唯一有效输入是通过晶体管108和有源二极管114的输入VIN1时，晶体管110与调节回路断开(通过二极管112)。然而，如果晶体管108和110的栅极驱动是分开的，则GN1仅在输入VIN2小于电压VREG时控制回路，并且GN2仅在输入VIN1小于电压VREG时控制回路。因此，根据需要，可将GN1或GN2钳位，如下文进一步详细解释。

因此，在图4中，晶体管108的栅极驱动电压可与晶体管110的栅极驱动电压分开。如上所讨论，图2的晶体管116不能用于图4的示例性具体实施。相反，可使用二极管452。二极管452可通过例如晶体管的本征体-源极结二极管来实现。电阻器458可用与电阻器118相同的电阻来实现。二极管454可以以与二极管452相同的方式实现。

因此，在图4中，当输入VIN1高于电压VREG并且输入VIN2等于零时，通过输入VIN1提供电压VREG。此外，输入VIN2的路径由有源反向阻断二极管112锁定，正如图2中进行的。然而，在图4中，晶体管110的栅极处的GN2处的电压限于跨栅极保护电路474的电压。如果在栅极保护电路474中使用四个堆叠二极管，则此类电压可例如为约2.8伏。在GN2处的这种钳位电压可不影响调节回路，在该条件下，该调节回路包括电阻器128、130、参考电压源142、放大器140、二极管122、124和晶体管126以用于监测GCTRL，以及在当前有效路径中是从输入VIN1、二极管102、电阻器118、电荷泵120、二极管452、晶体管108和二极管114。GN2处的钳位电压可不影响从输入VIN1的有效路径，因为其通过二极管454与调节回路隔离，该二极管现在是反向偏置的，并且因此被阻断。流出电荷泵160的电流可等于(2*VREG-Vclamp)/Rchargepump，并且因此可为七微安(其中VREG＝3.3V，Vclamp＝2.8V，并且Rchargepump＝550kΩ)。

当输入VIN2高于电压VREG并且输入VIN1等于零时，电压VREG可通过输入VIN2。此外，输入VIN1的路径可由有源反向阻断二极管114阻断，正如图2中进行的。然而，在图4中，晶体管108的栅极上的GN1处的电压限于跨栅极保护电路472的电压。如果在栅极保护电路472中使用四个堆叠二极管，则此类电压可例如为约2.8伏。在GN1处的这种钳位电压可不影响调节回路，在该条件下，该调节回路包括电阻器128、130、参考电压源142、放大器140、二极管122、124和晶体管126以用于监测GCTRL，以及在当前有效路径中是从输入VIN2、二极管104、电阻器458、电荷泵450、二极管454、晶体管110和二极管114。GN1处的钳位电压可不影响从输入VIN1的有效路径，因为其通过二极管452与调节回路隔离，该二极管现在是反向偏置的，并且因此被阻断。流出电荷泵120的电流可等于(2*VREG-Vclamp)/Rchargepump，并且因此可为七微安(其中VREG＝3.3V，Vclamp＝2.8V，并且Rchargepump＝550kΩ)。

在其中输入VIN1和VIN2均大于电压VREG的正常操作期间，GN1和GN2节点具有相同的电势，近似为GCTRL+0.7V，因为相同二极管452和454上的电压降是相同的。因此，如前所讨论，从VIN1和VIN2相等地共享VREG电流。

图5是根据本公开的实施方案的可在图4的具体实施的上下文内使用的电压调节器146的部分的另一个更详细图示的图示。具体地讲，图5示出了与图3相比的电压调节器146的替代具体实施。在图5中，晶体管108、110的栅极可连接到不同节点，而不是将晶体管108、110两者的栅极连接到相同节点GN。具体地讲，晶体管108的栅极可连接到GN1，如图4所示。此外，晶体管110的栅极可连接到GN2，如图4所示。因此，晶体管108、110可单独操作。

图6是根据本公开的实施方案的双输入LDO电压调节器的模拟行为的图示。

迹线602示出了随时间推移而变化的输入VIN1的示例性值。迹线604示出了随时间推移而变化的输入VIN2的示例性值。迹线606示出了由输入VIN1和VIN2随时间推移而产生的电压VREG。迹线608示出了输入VIN1的端口150中的电流随时间推移的示例性值。迹线610示出了VIN2的端口152中的电流随时间推移的示例性值。

在0毫秒，输入VIN1可快速上升到2伏，并且电压VREG可以以小延迟跟随。VIN2可保持为0伏。在约1毫秒时，输入VIN1可开始斜升至5伏并且电压VREG可跟随。在约2.1毫秒时，输入VIN可达到电压VREG的值。随后，电压VREG可离开其跟随模式并进入调节模式。因此，电压VREG停止跟随输入VIN1并且开始被调节为3.3伏。在该第一序列期间，输入VIN2可低于电压VREG。此外，由晶体管234实现的有源二极管可为关断。因此，要供应电压VREG的所有电流可由通过晶体管108和由晶体管232实现的有源二极管的输入VIN1提供。

在3毫秒，VIN2可开始斜升至5V。一旦输入VIN2变得大于电压VREG，就可接通晶体管234，从而实现有源阻断二极管。这可启用VIN2的输出路径，同时保持输入VIN1的输出路径。可从针对输入VIN1和VIN2的端口150、152相等地共享提供给电压VREG的电流。

在十毫秒，输入VIN1可开始斜降，而输入VIN2保持在5伏。由于电压调节器146中的内置滞后，在输入VIN1输出路径上实现有源阻断二极管的晶体管232保持接通，直到输入VIN1刚好下降低于电压VREG。这引起交叉接通条件，由输入VIN1和VIN2的沿相反方向的电流尖峰示出，刚好在十二毫秒之前。一旦输入VIN1在十四毫秒后降至零伏，电流的消耗就被完全转移到针对输入VIN2的端口152。

尽管已较详细地并参照特定元件描述了本公开，但在不脱离本公开的范围的情况下，可进行添加、改变和等效部件。

Claims (14)

1.一种低压差(LDO)电压调节器，所述低压差电压调节器包括：

第一电压输入；

第二电压输入；

经调节电压输出；

第一阻断二极管；

第二阻断二极管；和

电路，所述电路被配置为：

当所述第一电压输入小于所述经调节电压输出时，用所述第一阻断二极管阻止到所述第一电压输入的泄漏；以及

从所述第一电压输入和所述第二电压输入提供所述经调节电压输出。

2.根据权利要求1所述的LDO电压调节器，其中所述电路被进一步配置为当所述第二电压输入小于所述经调节电压输出时，用所述第二阻断二极管阻止到所述第二电压输入的泄漏。

3.根据权利要求1至2中任一项所述的LDO电压调节器，所述LDO电压调节器还包括多个内部设备，所述多个内部设备被配置为由所述经调节电压输出操作。

4.根据权利要求1至3中任一项所述的LDO电压调节器，所述LDO电压调节器还包括输出槽路旁路电容器。

5.根据权利要求1至4中任一项所述的LDO电压调节器，其中：

所述第一阻断二极管和所述第二阻断二极管由有源二极管实现；

所述第一阻断二极管的第一控制输入连接到所述第二阻断二极管的阳极；以及

所述第二阻断二极管的第二控制输入连接到所述第一阻断二极管的阳极。

6.根据权利要求1至5中任一项所述的LDO电压调节器，其中所述第一阻断二极管和所述第二阻断二极管由晶体管实现。

7.根据权利要求1至6中任一项所述的LDO电压调节器，其中：

所述第一电压输入通过第一n沟道晶体管连接到所述第一阻断二极管；

所述第二电压输入通过第二n沟道晶体管连接到所述第二阻断二极管；以及

所述第一n沟道晶体管和所述第二n沟道晶体管被配置为作为相对于彼此的电压跟随器操作。

8.一种微控制器，所述微控制器包括：

第一电压源；

第二电压源；和

根据权利要求1至7中任一项所述的低压差(LDO)电压调节器。

9.一种方法，所述方法包括在低压差(LDO)电压调节器中：

在第一电压输入处，从第一电压源接收输入；

在第二电压输入处，从第二电压源接收输入；

当所述第一电压输入小于所述经调节电压输出时，用所述第一阻断二极管阻止从所述LDO调节器的经调节电压输出到所述第一电压输入的泄漏；以及

从所述第一电压输入和所述第二电压输入提供所述经调节电压输出。

10.根据权利要求9所述的方法，所述方法还包括当所述第二电压输入小于所述经调节电压输出时，用所述第二阻断二极管阻止从所述经调节电压输出到所述第二电压输入的泄漏。

11.根据权利要求9至10中任一项所述的方法，所述方法还包括向所述LDO调节器的多个内部设备提供所述经调节电压输出。

12.根据权利要求9至11中任一项所述的方法，所述方法还包括：

提供有源二极管以实现所述第一阻断二极管和所述第二阻断二极管；

将所述第一阻断二极管的第一控制输入连接到所述第二阻断二极管的阳极；以及

将所述第二阻断二极管的第二控制输入连接到所述第一阻断二极管的阳极。

13.根据权利要求9至12中任一项所述的方法，所述方法还包括提供晶体管以实现所述第一阻断二极管和所述第二阻断二极管。

14.根据权利要求9至13中任一项所述的方法，所述方法还包括：

通过第一n沟道晶体管将所述第一电压输入连接到所述第一阻断二极管；

通过第二n沟道晶体管将所述第二电压输入连接到所述第二阻断二极管；以及

操作所述第一n沟道晶体管和所述第二n沟道晶体管作为相对于彼此的电压跟随器。

Images