CN112490239A - 一种二极管触发的scr器件 - Google Patents
一种二极管触发的scr器件 Download PDFInfo
- Publication number
- CN112490239A CN112490239A CN202011214001.8A CN202011214001A CN112490239A CN 112490239 A CN112490239 A CN 112490239A CN 202011214001 A CN202011214001 A CN 202011214001A CN 112490239 A CN112490239 A CN 112490239A
- Authority
- CN
- China
- Prior art keywords
- injection region
- well
- diode
- region
- intervals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001960 triggered effect Effects 0.000 title claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 4
- 229910052710 silicon Inorganic materials 0.000 title description 4
- 239000010703 silicon Substances 0.000 title description 4
- 238000002347 injection Methods 0.000 claims abstract description 113
- 239000007924 injection Substances 0.000 claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000007943 implant Substances 0.000 description 11
- 238000002513 implantation Methods 0.000 description 11
- 238000002955 isolation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 2
- 101150105073 SCR1 gene Proteins 0.000 description 2
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000009024 positive feedback mechanism Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 108010063955 thrombin receptor peptide (42-47) Proteins 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明的一种二极管触发的SCR器件，包括在P衬底上表面依次设有第一P阱、第一N阱、第二P阱、第二N阱、第三N阱；第一P阱上表面设有第一P+注入区，第一N阱上表面设有第一N+注入区和第二P+注入区，第一N+注入区与第一P+注入区间隔，第一N+注入区与第二P+注入区间隔；第二P阱和第二N阱上表面共同设有第二N+注入区，第二N阱上表面另外还设有第三P+注入区，第二N+注入区与第二P+注入区间隔，第二N+注入区与第三P+注入区间隔；第三N阱上表面设有第三N+注入区和第四P+注入区，第三N+注入区与第三P+注入区间隔，第三N+注入区与第四P+注入区间隔。本发明的结构使DTSCR器件具有更小的面积。
Description
技术领域
本发明属于集成电路静电放电防护技术领域，涉及一种二极管触发的SCR器件。
背景技术
静电放电是自然界普遍存在的一种现象，对于集成电路的可靠性问题有着不可忽视的影响。尤其是随着工艺线宽的不断缩小，器件尺寸越来越小，氧化层越来越薄，集成电路的静电放电保护的难度越来越大，简单的ESD防护措施已经不能满足先进集成电路对于静电放电的防护要求。因此，研制新型ESD防护电路就尤为重要。
静电保护器件的类型主要包括二极管、三极管、MOS管以及可控硅整流器(简称SCR器件)。在这些器件中，SCR器件具有最高的单位面积放电能力，即最高的鲁棒性。SCR器件主要利用两个寄生的NPN与PNP双极晶体管形成一个类似闩锁的正反馈导通结构，从而高效泄放ESD电流。但是，基本型SCR器件的一个主要缺点是触发电压太高，基本型SCR器件需要通过雪崩击穿来实现器件开启(即正反馈建立)，这导致在ESD事件发生的初始时刻，基本型SCR器件的端电压会上升到较高值，待雪崩击穿发生、正反馈导通机制建立之后，端电压才下降，即出现所谓过冲现象，使得被保护的栅氧化层暴露在更高的电压下，被击穿的风险升高。这种过冲现象在快速ESD事件(即元件充电模型和系统级放电)下更严重。因此一般需要增加额外的辅助触发电路来降低触发电压。这其中最常用的是二极管触发的SCR结构(Diode triggered SCR，简称DTSCR)。
然而，这种基本型的DTSCR中额外引入了二极管，对于1V工作电压的电路，一般引入2个二极管，对于工作电压更高的情况，需要的二极管数目也相应增加。可以看到，即使只引入2个二极管，其带来的版图面积也增加了约1倍。因此，需要提出一种更加节约面积的新型的DTSCR结构。
发明内容
本发明的目的是提供一种二极管触发的SCR器件，解决了现有技术中基本型的DTSCR中额外引入了二极管后，存在的版图面积难以满足要求的问题。
本发明所采用的技术方案是，一种二极管触发的SCR器件，包括P衬底，在P衬底上表面依次设有第一P阱、第一N阱、第二P阱、第二N阱、第三N阱；第一P阱、第一N阱、第二P阱、第二N阱依次紧靠，第二N阱与第三N阱之间间隔设置；第一P阱上表面设有第一P+注入区，第一N阱上表面设有第一N+注入区和第二P+注入区，第一N+注入区与第一P+注入区之间通过第一沟槽间隔设置，第一N+注入区与第二P+注入区之间通过第二沟槽间隔设置；第二P阱和第二N阱上表面共同设有第二N+注入区，第二N阱上表面另外还设有第三P+注入区，第二N+注入区与第二P+注入区之间通过第三沟槽间隔设置，第二N+注入区与第三P+注入区之间通过第四沟槽间隔设置；第三N阱上表面设有第三N+注入区和第四P+注入区，第三N+注入区与第三P+注入区之间通过第五沟槽间隔设置，第三N+注入区与第四P+注入区之间通过第六沟槽间隔设置。
本发明的二极管触发的SCR器件，其特征还在于：
所述的第二P+注入区与电学阳极连接。
所述的第一P+注入区与电学阴极连接，第二N+注入区与电学阴极连接。
所述的第一N+注入区与第四P+注入区电学连接。
所述的第三N+注入区与第三P+注入区电学连接。
本发明的有益效果是，能够使DTSCR器件具有更小的面积。
附图说明
图1是现有技术基本型的DTSCR的剖面图；
图2是本发明的DTSCR结构的剖面图；
图3是本发明DTSCR与现有技术基本的DTSCR在传输线脉冲(TLP)测试条件下的电压仿真图。
图中，1.P衬底，2.第一P阱，3.第一N阱、4.第二P阱、5.第二N阱、6.第三N阱，7.第一沟槽，8.第二沟槽，9.第三沟槽，10.第四沟槽，11.第五沟槽，12.第六沟槽，13.第一P+注入区，14.第一N+注入区，15.第二P+注入区，16.第二N+注入区，17.第三P+注入区，18.第三N+注入区，19.第四P+注入区。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参照图1，是现有技术基本的DTSCR的剖面图，以含有3个二极管的情况为例，其中二极管D01和二极管D02为常规P+/N阱二极管，二极管D03由可控硅整流器SCR0的阳极区构成，这3个二极管之间是串联关系，构成一个二极管串。SCR0阳极的P+区(相当于发射极)、SCR0的N阱(相当于基极)和SCR0的P阱(相当于集电极)构成一个寄生PNP双极晶体管。当ESD事件发生时，VDD上的电压升高，当VDD超过3个二极管的阈值电压之和时，3个二极管都导通。那么二极管D03导通，相当于寄生PNP双极晶体管的基射结正偏，那么该PNP双极晶体管导通。该PNP晶体管的导通又促使SCR0中寄生的NPN双极晶体管导通乃至正反馈机制建立，从而泄放ESD电流。
参照图2，本发明的二极管触发的SCR器件(DTSCR结构)是，包括P衬底1，在P衬底1上表面依次设有第一P阱2、第一N阱3、第二P阱4、第二N阱5、第三N阱6；第一P阱2、第一N阱3、第二P阱4、第二N阱5依次紧靠，第二N阱5与第三N阱6之间间隔设置；第一P阱2上表面设有第一P+注入区13，第一N阱3上表面设有第一N+注入区14和第二P+注入区15，第一N+注入区14与第一P+注入区13之间通过第一沟槽7间隔设置，第一N+注入区14与第二P+注入区15之间通过第二沟槽8间隔设置；第二P阱4和第二N阱5上表面共同设有第二N+注入区16，第二N阱5上表面另外还设有第三P+注入区17，第二N+注入区16与第二P+注入区15之间通过第三沟槽9间隔设置，第二N+注入区16与第三P+注入区17之间通过第四沟槽10间隔设置；第三N阱6上表面设有第三N+注入区18和第四P+注入区19，第三N+注入区18与第三P+注入区17之间通过第五沟槽11间隔设置，第三N+注入区18与第四P+注入区19之间通过第六沟槽12间隔设置；第一P+注入区13与电学阴极连接，第二P+注入区15与电学阳极连接，第二N+注入区16与电学阴极连接，第一N+注入区14与第四P+注入区19连接，第三N+注入区18与第三P+注入区17连接。
上述结构中的六个沟槽均为浅沟槽，是为实现不同导电类型区域之间的隔离。第一沟槽7实现第一N+注入区14与第一P+注入区13的隔离，第二沟槽8实现第一N+注入区14与第二P+注入区15的隔离，第三沟槽9实现第二N+注入区16与第二P+注入区15的隔离，第四沟槽10实现第二N+注入区16与第三P+注入区17的隔离，第五沟槽11实现第三N+注入区18与第三P+注入区17的隔离，第六沟槽12实现第三N+注入区18与第四P+注入区19的隔离。
由图2可见，第一P+注入区13、第一P阱2与P衬底1依次相连，实现P衬底1电位接地的效果；第二P+注入区15、第一N阱3、第二P阱4构成一个PNP型双极晶体管；第一N阱3、第二P阱4和第二N+注入区16构成一个NPN型双极晶体管；PNP型双极晶体管和NPN型双极晶体管交叉耦合构成寄生SCR支路；另外，第二P+注入区15、第一N阱3和第一N+注入区14组成二极管D11；第四P+注入区19、第三N阱6和第三N+注入区18组成二极管D12；第三P+注入区17、第二N阱5和第二N+注入区16组成二极管D13，二极管D11、二极管D12、二极管D13依次串联连接，二极管D11、二极管D12、二极管D13一起称为触发二极管支路。
本发明器件的工作原理，包括以下两种状况：
1)当被保护电路处于正常工作状态，由于工作电压较低(以1V为例),而触发二极管支路中包含3个二极管，1V的电压不足以使得该触发二极管导通，通过触发二极管支路的电流很小，不会触发SCR1支路。
2)当被保护电路遇到ESD放电事件时，VDD电压上升，二极管触发支路中的3个二极管可以导通，显然二极管D11导通，这相当于PNP双极晶体管的基射结正偏导通，并迅速促使NPN双极晶体管也导通、正反馈导通机制建立，SCR1支路导通放电。
本发明结构的效果由以下仿真进一步说明：
以电源电流10ns内上升到0.01A并持续100ns的条件仿真器件在TLP测试下的状态，仿真结果为电压。仿真结果如图3所示，分别仿真了基本型DTSCR和本发明DTSCR在TLP测试条件下的电压箝位效果，其电压峰值分别为3V和2.8V，说明可以及时开启SCR，本发明DTSCR的箝位效果还要略好。
本发明的主要创新点在于对现有技术的SCR阴极区进行了改进。图1所示的SCR0阴极区是制作在一个P阱内，P阱覆盖一个P+注入区和一个N+注入区。而本发明中，缩短了SCR阴极区的P阱宽度，即第二P阱4只覆盖第二N+注入区16的一部分，且不再覆盖某一个P+注入区，而在该第二P阱4旁增加一个第二N阱5，该第二N阱5覆盖第二N+注入区16的另一部分和第三P+注入区17的全部。这使得第二N阱5及其覆盖的第二N+注入区16与和第三P+注入区17可以构成一个二极管，并作为触发二极管支路中的一个二极管，从而使得本发明器件能够减小版图面积。这从图1和图2也可以反映出来，已有技术的DTSCR使用了7个沟槽和8个注入区，而本发明器件使用了6个沟槽和7个注入区，版图面积就能够减小。
Claims (5)
1.一种二极管触发的SCR器件，其特征在于：包括P衬底(1)，在P衬底(1)上表面依次设有第一P阱(2)、第一N阱(3)、第二P阱(4)、第二N阱(5)、第三N阱(6)；第一P阱(2)、第一N阱(3)、第二P阱(4)、第二N阱(5)依次紧靠，第二N阱(5)与第三N阱(6)之间间隔设置；第一P阱(2)上表面设有第一P+注入区(13)，第一N阱(3)上表面设有第一N+注入区(14)和第二P+注入区(15)，第一N+注入区(14)与第一P+注入区(13)之间通过第一沟槽(7)间隔设置，第一N+注入区(14)与第二P+注入区(15)之间通过第二沟槽(8)间隔设置；第二P阱(4)和第二N阱(5)上表面共同设有第二N+注入区(16)，第二N阱(5)上表面另外还设有第三P+注入区(17)，第二N+注入区(16)与第二P+注入区(15)之间通过第三沟槽(9)间隔设置，第二N+注入区(16)与第三P+注入区(17)之间通过第四沟槽(10)间隔设置；第三N阱(6)上表面设有第三N+注入区(18)和第四P+注入区(19)，第三N+注入区(18)与第三P+注入区(17)之间通过第五沟槽(11)间隔设置，第三N+注入区(18)与第四P+注入区(19)之间通过第六沟槽(12)间隔设置。
2.根据权利要求1所述的二极管触发的SCR器件，其特征在于：所述的第二P+注入区(15)与电学阳极连接。
3.根据权利要求1所述的二极管触发的SCR器件，其特征在于：所述的第一P+注入区(13)与电学阴极连接，第二N+注入区(16)与电学阴极连接。
4.根据权利要求1所述的二极管触发的SCR器件，其特征在于：所述的第一N+注入区(14)与第四P+注入区(19)电学连接。
5.根据权利要求1所述的二极管触发的SCR器件，其特征在于：所述的第三N+注入区(18)与第三P+注入区(17)电学连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011214001.8A CN112490239A (zh) | 2020-11-04 | 2020-11-04 | 一种二极管触发的scr器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011214001.8A CN112490239A (zh) | 2020-11-04 | 2020-11-04 | 一种二极管触发的scr器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112490239A true CN112490239A (zh) | 2021-03-12 |
Family
ID=74928118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011214001.8A Pending CN112490239A (zh) | 2020-11-04 | 2020-11-04 | 一种二极管触发的scr器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112490239A (zh) |
-
2020
- 2020-11-04 CN CN202011214001.8A patent/CN112490239A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996626A (en) | Resistorless electrostatic discharge protection device for high speed integrated circuits | |
| US7986011B2 (en) | Electrostatic discharge protection device | |
| CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| US20100109043A1 (en) | Methods and structures for electrostatic discharge protection | |
| EP3107122B1 (en) | An electrostatic discharge protection device | |
| US10930641B2 (en) | Series connected ESD protection circuit | |
| CN107403797B (zh) | 高压esd保护器件、电路及装置 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| CN113540070A (zh) | 静电保护电路 | |
| US7138701B2 (en) | Electrostatic discharge protection networks for triple well semiconductor devices | |
| CN114649326A (zh) | 具有集成肖特基势垒的绝缘栅双极晶体管 | |
| US10199368B2 (en) | Stucture for protecting an integrated circuit against electrostatic discharges | |
| US6466423B1 (en) | Electrostatic discharge protection device for mixed voltage application | |
| US20100109076A1 (en) | Structures for electrostatic discharge protection | |
| US20050012156A1 (en) | Cascaded diode structure with deep N-well and method for making the same | |
| Lai et al. | A novel gate-coupled SCR ESD protection structure with high latchup immunity for high-speed I/O pad | |
| CN112490239A (zh) | 一种二极管触发的scr器件 | |
| CN212625577U (zh) | 一种功率器件静电放电保护电路 | |
| CN212485327U (zh) | 功率器件静电放电保护电路 | |
| KR100783641B1 (ko) | 트리거 전압을 낮춘 실리콘 제어 정류기 | |
| CN113421924A (zh) | 一种二极管触发的双向scr器件 | |
| CN109979929B (zh) | 一种高压静电放电钳位保护元件及集成电路芯片 | |
| CN111900160A (zh) | 一种功率器件静电放电保护电路 | |
| US6784499B2 (en) | Semiconductor device serving as a protecting element | |
| CN115312512B (zh) | 二极管触发的可控硅器件和集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |