CN112466361A - 一种dimm的数据初始化方法、装置、系统及设备 - Google Patents

一种dimm的数据初始化方法、装置、系统及设备 Download PDF

Info

Publication number
CN112466361A
CN112466361A CN202011342493.9A CN202011342493A CN112466361A CN 112466361 A CN112466361 A CN 112466361A CN 202011342493 A CN202011342493 A CN 202011342493A CN 112466361 A CN112466361 A CN 112466361A
Authority
CN
China
Prior art keywords
ranks
command
same row
rank
rank group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011342493.9A
Other languages
English (en)
Other versions
CN112466361B (zh
Inventor
曾峰
洪佳华
陆申杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011342493.9A priority Critical patent/CN112466361B/zh
Publication of CN112466361A publication Critical patent/CN112466361A/zh
Application granted granted Critical
Publication of CN112466361B publication Critical patent/CN112466361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明的实施例公开了一种DIMM的数据初始化方法，应用于MC，DIMM包括待初始化的多个Rank，该多个Rank划分为至少一个Rank组，每个Rank组包括至少两个Rank，包括：向该多个Rank的模式寄存器发送MRW命令；针对该多个Rank的相同一行，向该多个Rank的该相同一行发送ACT命令，以激活该多个Rank的该相同一行；分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送WRP命令；向该多个Rank的该相同一行发送关闭PRE命令。采用本方案，减少了计算机内存的数据初始化的时间，进而提高了开机速度。

Description

一种DIMM的数据初始化方法、装置、系统及设备
技术领域
本发明涉及计算机技术领域以及数据初始化技术领域，尤其涉及一种DIMM(Dual-Inline-Memory-Modules，双列直插式存储模块)的数据初始化方法、装置、系统及设备。
背景技术
计算机包括内存，内存可以包括多个内存条，DIMM是一种新型内存条，它提供了64位的数据通道，DIMM是由用于存储数据的DRAM(Dynamic Random Access Memory，动态随机存取存储器)颗粒组成的，一个DIMM还可以被划分为多个Rank(阵列)，每个Rank由若干DRAM颗粒组成。
计算机开机时需要对内存的DIMM进行数据初始化，即向所有DIMM的Rank的所有内存地址空间，发送写全0或者全1的初始化的数据。目前，在初始化的过程中，需要通过DQ/DQS总线传输初始化的数据，并且，针对不同Rank需要有不同的DQ/DQS时序(Delaytiming)，因此，需要串行的发送写命令到通道内每个DIMM的每个Rank，从而导致初始化的时间比较长。
并且，随着计算机内存容量的增加，尤其对于服务器而言，一般配有大容量的DIMM，每一个内存通道的DIMM容量都可达到128GB或256GB。而且，最新的DDR5 SDRAM(Double Data Rate5Synchronous Dynamic Random Access Memory，双倍数据率同步动态随机存取存储器)相比上一代DDR4 SDRAM，其DRAM颗粒容量增加了4倍。
因此，如果继续采用现有的DIMM的数据初始化方法，将导致对计算机内存的数据初始化需要消耗更多的时间，影响计算机开机速度。
发明内容
有鉴于此，本发明实施例提供一种DIMM的数据初始化方法、装置、系统及设备，以解决目前存在的计算机内存的数据初始化的时间较长，开机速度慢的问题。
第一方面，本发明实施例提供一种双列直插式存储模块DIMM的数据初始化方法，应用于内存控制器MC，所述DIMM包括待初始化的多个阵列Rank，所述多个Rank划分为至少一个Rank组，每个Rank组包括至少两个Rank，所述方法包括：
向所述多个Rank的模式寄存器发送模式寄存器写MRW命令，以针对待初始化数据配置所述多个Rank的动态随机存取存储器DRAM的写模式；
针对所述多个Rank的相同一行，向所述多个Rank的该相同一行发送激活ACT命令，以激活所述多个Rank的该相同一行；
分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送写模式WRP命令，其中，各指定列中包括第一列，且相邻的两个指定列之间相差突发长度；
向所述多个Rank的该相同一行发送关闭PRE命令，以关闭所述多个Rank的该相同一行。
根据本发明实施例的一种具体实现方式，针对所述多个Rank的相同一行，向所述多个Rank的该相同一行发送ACT命令，以激活所述多个Rank的该相同一行，包括：
分别针对所述多个Rank的每个区块组中每个区块的相同一行，向所述多个Rank的该区块组的该区块的该相同一行发送ACT命令，以激活所述多个Rank的该区块组的该区块的该相同一行。
根据本发明实施例的一种具体实现方式，分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送WRP命令，包括：
分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，通过CA地址总线，同时向该Rank组包括的各Rank的该指定列，发送WRP命令。
根据本发明实施例的一种具体实现方式，每个Rank组包括两个Rank，或者，每个Rank组包括四个Rank。
根据本发明实施例的一种具体实现方式，所述待初始化数据包括错误检查和纠正ECC数据。
第二方面，本发明实施例提供一种双列直插式存储模块DIMM的数据初始化装置，应用于内存控制器MC，所述DIMM包括待初始化的多个阵列Rank，所述多个Rank划分为至少一个Rank组，每个Rank组包括至少两个Rank，所述装置包括：
模式寄存器配置模块，用于向所述多个Rank的模式寄存器发送模式寄存器写MRW命令，以针对待初始化数据配置所述多个Rank的动态随机存取存储器DRAM的写模式；
激活模块，用于针对所述多个Rank的相同一行，向所述多个Rank的该相同一行发送激活ACT命令，以激活所述多个Rank的该相同一行；
写模块，用于分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送写模式WRP命令，其中，各指定列中包括第一列，且相邻的两个指定列之间相差突发长度；
关闭模块，用于向所述多个Rank的该相同一行发送关闭PRE命令，以关闭所述多个Rank的该相同一行。
根据本发明实施例的一种具体实现方式，所述激活模块，具体用于分别针对所述多个Rank的每个区块组中每个区块的相同一行，向所述多个Rank的该区块组的该区块的该相同一行发送ACT命令，以激活所述多个Rank的该区块组的该区块的该相同一行。
根据本发明实施例的一种具体实现方式，所述写模块，具体用于分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，通过CA地址总线，同时向该Rank组包括的各Rank的该指定列，发送WRP命令。
根据本发明实施例的一种具体实现方式，每个Rank组包括两个Rank，或者，每个Rank组包括四个Rank。
根据本发明实施例的一种具体实现方式，所述待初始化数据包括错误检查和纠正ECC数据。
第三方面，本发明实施例提供一种双列直插式存储模块DIMM的数据初始化系统，包括：内存控制器MC、物理层接口PHY和多个DIMM，所述多个DIMM包括待初始化的多个阵列Rank，所述多个Rank划分为至少一个Rank组，每个Rank组包括至少两个Rank，其中；
所述MC与所述PHY之间通过DFI接口连接；
所述PHY与所述多个DIMM之间通过一条CA地址总线连接；
所述MC，用于向所述多个Rank的模式寄存器发送模式寄存器写MRW命令，以针对待初始化数据配置所述多个Rank的动态随机存取存储器DRAM的写模式；
针对所述多个Rank的相同一行，向所述多个Rank的该相同一行发送激活ACT命令，以激活所述多个Rank的该相同一行；
分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送写模式WRP命令，其中，各指定列中包括第一列，且相邻的两个指定列之间相差突发长度；
向所述多个Rank的该相同一行发送关闭PRE命令，以关闭所述多个Rank的该相同一行。
根据本发明实施例的一种具体实现方式，所述MC，包括：初始化引擎IE、维护引擎ME、计时模块、仲裁器和后端队列，其中：
所述IE，用于向所述仲裁器发送所述MRW命令、所述ACT命令、所述WRP命令和所述PRE命令；
所述ME，用于向所述仲裁器发送自动刷新命令；
所述仲裁器，用于从接收的所述MRW命令、所述ACT命令、所述WRP命令、所述PRE命令和所述自动刷新命令中，按照自动刷新规则所表示的顺序，选择需要发送给所述后端队列的命令；
所述后端队列，用于接收所述冲裁器发送的命令，并向所述PHY转发接收的命令；
所述计时模块分别与所述IE和所述仲裁器相连，用于向所述IE和所述仲裁器提供计时功能。
第四方面，本发明实施例提供一种电子设备，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一权利要求所述的方法。
第五方面，本发明实施例提供一种计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述任一权利要求所述的方法。
采用本发明实施例提供的DIMM的数据初始化方法，在针对待初始化数据配置多个Rank的DRAM的写模式后，通过向多个Rank的相同一行发送ACT命令，激活多个Rank的该相同一行，然后分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送WRP命令，以完成待初始化数据从模式寄存器写入该多个Rank的该相同一行，在完成待初始化数据的写入之后，向多个Rank的该相同一行发送PRE命令，以关闭该多个Rank的该相同一行。本方案中，基于WRP命令的固有特性，可以同时向多个Rank发送WRP命令，从而能够实现同时向一个Rank组包括的至少两个Rank发送WRP命令，即实现并行的传输，相比现有技术，不再需要通过DQ总线串行的传输写命令和待初始化数据，减少了计算机内存的数据初始化的时间，进而提高了开机速度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种DIMM的数据初始化方法的流程图；
图2为本发明实施例提供的另一种DIMM的数据初始化方法的流程图；
图3为本发明实施例中内存控制器与DIMM之间连接的结构示意图；
图4-1为本发明实施例提供的一种DIMM的数据初始化系统的结构示意图；
图4-2为本发明实施例提供的另一种DIMM的数据初始化系统的结构示意图；
图5为本发明实施例提供的一种DIMM的数据初始化装置的结构示意图；
图6为本发明实施例提供的电子设备的结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例公开一种DIMM的数据初始化方法，应用于MC(Memory Controller，内存控制器)，DIMM包括待初始化的多个Rank，该多个Rank划分为至少一个Rank组，每个Rank组包括至少两个Rank，如图1所示，该方法包括：
步骤11、向该多个Rank的模式寄存器发送MRW(Mode Register Write，模式寄存器写)命令，以针对待初始化数据配置该多个Rank的DRAM的写模式。
步骤12、针对该多个Rank的相同一行，向该多个Rank的该相同一行发送ACT(Activate，激活)命令，以激活该多个Rank的该相同一行。
步骤13、分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送WRP(Write Pattern，写模式)命令，其中，各指定列中包括第一列，且相邻的两个指定列之间相差Burst Length(突发长度)；
步骤14、向该多个Rank的该相同一行发送关闭PRE命令，以关闭该多个Rank的该相同一行。
采用本发明实施例提供的上述DIMM的数据初始化方法，在针对待初始化数据配置多个Rank的DRAM的写模式后，通过向多个Rank的相同一行发送ACT命令，激活多个Rank的该相同一行，然后分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送WRP命令，以完成待初始化数据从模式寄存器写入该多个Rank的该相同一行，在完成待初始化数据的写入之后，向多个Rank的该相同一行发送PRE命令，以关闭该多个Rank的该相同一行，针对每一行均按照这种方式完成初始化数据的写入，即可以完成对DIMM的数据初始化。本方案中，基于WRP命令的固有特性，可以同时向多个Rank发送WRP命令，从而能够实现同时向一个Rank组包括的至少两个Rank发送WRP命令，即实现并行的传输，相比现有技术，不再需要通过DQ总线串行的传输写命令和待初始化数据，减少了计算机内存的数据初始化的时间，进而提高了开机速度。
下面结合附图，用具体实施例对本发明实施例提供的上述DIMM的数据初始化方法进行详细描述。
本发明实施例还提供一种DIMM的数据初始化方法，应用于MC(内存控制器)，用于针对一条总线通道所连接的多个DIMM进行数据初始化，该多个DIMM共计包括多个Rank，且该多个Rank划分为至少一个Rank组，每个Rank组包括至少两个Rank，如图2所示，可以包括如下步骤：
步骤21、向该多个Rank的模式寄存器发送MRW命令，以针对待初始化数据配置该多个Rank的DRAM的写模式。
本步骤中，向该多个Rank的模式寄存器发送MRW命令，也可以理解为将需要初始化的数据模式配置在该多个Rank的模式寄存器中，以便后续可以直接将待初始化数据从模式寄存器写入Rank，而不再需要通过总线传输。
本发明实施例中，待初始化数据可以包括ECC(Error Correcting Code，错误检查和纠正)数据，以便完成初始化后具备ECC功能。
步骤22、针对该多个Rank，确定待初始化的行。
当首次执行本步骤时，待初始化的行可以是第一行，后续每次执行本步骤时，待初始化的行可以是最近一次完成初始化的行的下一行。
步骤23、分别针对该多个Rank的每个区块组中每个区块的该待初始化的行，向该多个Rank的该区块组的该区块的该待初始化的行发送ACT命令，以激活该多个Rank的该区块组的该区块的该待初始化的行。
本步骤中，可以从Rank的第一个区块组的第一个区块开始，连续的向每个区块组的每个区块的该待初始化的行，发送ACT命令，以激活该多个Rank的每个区块组的每个区块的该待初始化的行。
步骤24、针对该多个Rank，确定待初始化的指定列。
当首次执行本步骤时，待初始化的指定列可以是第一列，后续每次执行本步骤时，待初始化的指定列可以是最近一次完成初始化的列加上Burst Length(突发长度)的列。
步骤25、分别针对每个Rank组，同时向该Rank组包括的各Rank的待初始化的该指定列，发送WRP命令。
本步骤中，可以通过CA地址总线，同时向该Rank组包括的各Rank的待初始化的该指定列，发送WRP命令。
本申请实施例中，每个Rank组包括的Rank的数量，可以基于实际需要进行灵活配置。
如图3所示，一条CA地址总线连接有两个DIMM，分别为DIMM0和DIMM1，DIMM0和DIMM1各自分别包括两个Rank，DIMM0包括Rank0和Rank1，DIMM1包括Rank2和Rank3。
针对图3中所示的结构，可以采用如下两种划分方式：
第一种划分方式：将Rank0和Rank2划分为一组Rank，将Rank1和Rank3划分为另一组Rank。
第二种划分方式：将Rank0、Rank1、Rank2和Rank3共计4个Rank划分为一组Rank。
针对上述第一种划分方式，可以通过CA地址总线，同时先向Rank0和Rank2的待初始化的该指定列，发送WRP命令，然后通过A地址总线，同时先向Rank1和Rank3的待初始化的该指定列，发送WRP命令。
针对上述第二种划分方式，可以通过CA地址总线，同时先向Rank0、Rank1、Rank2和Rank3的待初始化的该指定列，发送WRP命令。
基于WRP命令的固有特性，在向Rank发送WRP命令后，即可以实现将模式寄存器中预先配置的待初始化数据写入Rank。
步骤26、确定最近一次完成初始化的该指定列是否为最后一列，如果不是最后一列，返回上述步骤24，如果是最后一列，执行下述步骤27。
步骤27、向该多个Rank的最近一次完成初始化的行发送PRE(关闭)命令，以关闭该多个Rank的该相同一行。
步骤28、确定最近一次完成初始化的该行是否为最后一行，如果不是最后一行，返回上述步骤22，如果是最后一行，确定数据初始化结束。
采用上述图2所示的DIMM的数据初始化方法，基于WRP命令的固有特性，可以同时向多个Rank发送WRP命令，即实现并行的传输，相比现有技术，不再需要通过DQ总线串行的传输写命令和待初始化数据，对不同Rank的写操作也不再受DQ timing的限制，减少了计算机内存的数据初始化的时间，进而提高了开机速度。
基于同一发明构思，根据本发明上述实施例提供的DIMM的数据初始化方法，本发明实施例还提供了一种DIMM的数据初始化系统，如图4-1所示，包括：MC(内存控制器)41、PHY(Physical Interface，物理层接口)42和多个DIMM 43，该多个DIMM包括待初始化的多个Rank，该多个Rank划分为至少一个Rank组，每个Rank组包括至少两个Rank，其中；
MC 41与PHY 42之间通过DFI接口44连接；
PHY 42与多个DIMM 43之间通过一条CA地址总线45连接；
MC 41，用于向该多个Rank的模式寄存器发送MRW命令，以针对待初始化数据配置该多个Rank的DRAM的写模式；
针对该多个Rank的相同一行，向该多个Rank的该相同一行发送ACT命令，以激活该多个Rank的该相同一行；
分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送WRP命令，其中，各指定列中包括第一列，且相邻的两个指定列之间相差Burst Length；
向该多个Rank的该相同一行发送PRE命令，以关闭该多个Rank的该相同一行。
进一步的，如图4-2所示，MC 41，包括：IE(Initialization Engine，初始化引擎)411、ME(Maintaining Engine，维护引擎)412、计时模块413、仲裁器(Arbiter)414和后端队列(Backend Queue)415，其中：
IE 411，用于向仲裁器414发送上述MRW命令、ACT命令、WRP命令和PRE命令；
ME 412，用于向仲裁器414发送自动刷新命令；
仲裁器414，用于从接收的MRW命令、ACT命令、WRP命令、PRE命令和自动刷新命令中，按照自动刷新规则所表示的顺序，选择需要发送给后端队列415的命令；
后端队列415，用于接收冲裁器414发送的命令，并向PHY 42转发接收的命令；
计时模块413分别与IE 411和仲裁器414相连，用于向IE 411和仲裁器414提供计时功能。
本发明实施例中，后端队列415也可以接收从DIMM 43读回的数据，返回给IE 101，以便检查数据是否正确。
本发明实施例中，对于上述图4-1和图4-2中一个PHY所连接的DIMM的数量，可以基于实际需要进行灵活配置，例如，一个PHY可以连接两个DIMM，也可以连接三个DIMM，也可以连接更多的DIMM，在此不做限定。
基于同一发明构思，根据本发明上述实施例提供的DIMM的数据初始化方法，相应地，本发明另一实施例还提供了一种DIMM的数据初始化装置，应用于MC，该DIMM包括待初始化的多个Rank，该多个Rank划分为至少一个Rank组，每个Rank组包括至少两个Rank，如图5所示，该装置包括：
模式寄存器配置模块51，用于向多个Rank的模式寄存器发送模式寄存器写MRW命令，以针对待初始化数据配置多个Rank的动态随机存取存储器DRAM的写模式；
激活模块52，用于针对多个Rank的相同一行，向多个Rank的该相同一行发送激活ACT命令，以激活多个Rank的该相同一行；
写模块53，用于分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送写模式WRP命令，其中，各指定列中包括第一列，且相邻的两个指定列之间相差突发长度Burst Length；
关闭模块54，用于向多个Rank的该相同一行发送关闭PRE命令，以关闭多个Rank的该相同一行。
进一步的，激活模块52，具体用于分别针对所述多个Rank的每个区块组中每个区块的相同一行，向所述多个Rank的该区块组的该区块的该相同一行发送ACT命令，以激活所述多个Rank的该区块组的该区块的该相同一行。
进一步的，写模块53，具体用于分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，通过CA地址总线，同时向该Rank组包括的各Rank的该指定列，发送WRP命令。
进一步的，每个Rank组包括两个Rank，或者，每个Rank组包括四个Rank。
进一步的，所述待初始化数据包括错误检查和纠正ECC数据。
本发明实施例还提供一种电子设备，所述电子设备包含前述任一实施例所述的装置。
图6为本发明电子设备一个实施例的结构示意图，可以实现本发明图1-2所示任一实施例的流程，如图6所示，上述电子设备可以包括：壳体601、处理器602、存储器603、电路板604和电源电路605，其中，电路板604安置在壳体601围成的空间内部，处理器602和存储器603设置在电路板604上；电源电路605，用于为上述电子设备的各个电路或器件供电；存储器603用于存储可执行程序代码；处理器602通过读取存储器603中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一实施例所述的方法。
处理器602对上述步骤的具体执行过程以及处理器602通过运行可执行程序代码来进一步执行的步骤，可以参见本发明图1-6所示实施例的描述，在此不再赘述。
该电子设备以多种形式存在，包括但不限于：
(1)移动通信设备：这类设备的特点是具备移动通信功能，并且以提供话音、数据通信为主要目标。这类终端包括：智能手机(例如iPhone)、多媒体手机、功能性手机，以及低端手机等。
(2)超移动个人计算机设备：这类设备属于个人计算机的范畴，有计算和处理功能，一般也具备移动上网特性。这类终端包括：PDA、MID和UMPC设备等，例如iPad。
(3)便携式娱乐设备：这类设备可以显示和播放多媒体内容。该类设备包括：音频、视频播放器(例如iPod)，掌上游戏机，电子书，以及智能玩具和便携式车载导航设备。
(4)服务器：提供计算服务的设备，服务器的构成包括处理器、硬盘、内存、系统总线等，服务器和通用的计算机架构类似，但是由于需要提供高可靠的服务，因此在处理能力、稳定性、可靠性、安全性、可扩展性、可管理性等方面要求较高。
(5)其他具有数据交互功能的电子设备。
基于同一发明构思，根据本发明上述实施例提供的任一方法，相应地，本发明另一实施例还提供了一种计算机可读存储介质，该计算机可读存储介质有一个或者多个程序，一个或者多个程序可被一个或者多个处理器执行，以实现本发明任一实施例提供的方法。
本发明的实施例还提供一种应用程序，所述应用程序被执行以实现本发明任一实施例提供的方法。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、电子设备、计算机可读存储介质、应用程序实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种双列直插式存储模块DIMM的数据初始化方法，其特征在于，应用于内存控制器MC，所述DIMM包括待初始化的多个阵列Rank，所述多个Rank划分为至少一个Rank组，每个Rank组包括至少两个Rank，所述方法包括：
向所述多个Rank的模式寄存器发送模式寄存器写MRW命令，以针对待初始化数据配置所述多个Rank的动态随机存取存储器DRAM的写模式；
针对所述多个Rank的相同一行，向所述多个Rank的该相同一行发送激活ACT命令，以激活所述多个Rank的该相同一行；
分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送写模式WRP命令，其中，各指定列中包括第一列，且相邻的两个指定列之间相差突发长度；
向所述多个Rank的该相同一行发送关闭PRE命令，以关闭所述多个Rank的该相同一行。
2.根据权利要求1所述的方法，其特征在于，针对所述多个Rank的相同一行，向所述多个Rank的该相同一行发送ACT命令，以激活所述多个Rank的该相同一行，包括：
分别针对所述多个Rank的每个区块组中每个区块的相同一行，向所述多个Rank的该区块组的该区块的该相同一行发送ACT命令，以激活所述多个Rank的该区块组的该区块的该相同一行。
3.根据权利要求1所述的方法，其特征在于，分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送WRP命令，包括：
分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，通过CA地址总线，同时向该Rank组包括的各Rank的该指定列，发送WRP命令。
4.根据权利要求1所述的方法，其特征在于，每个Rank组包括两个Rank，或者，每个Rank组包括四个Rank。
5.根据权利要求1所述的方法，其特征在于，所述待初始化数据包括错误检查和纠正ECC数据。
6.一种双列直插式存储模块DIMM的数据初始化装置，其特征在于，应用于内存控制器MC，所述DIMM包括待初始化的多个阵列Rank，所述多个Rank划分为至少一个Rank组，每个Rank组包括至少两个Rank，所述装置包括：
模式寄存器配置模块，用于向所述多个Rank的模式寄存器发送模式寄存器写MRW命令，以针对待初始化数据配置所述多个Rank的动态随机存取存储器DRAM的写模式；
激活模块，用于针对所述多个Rank的相同一行，向所述多个Rank的该相同一行发送激活ACT命令，以激活所述多个Rank的该相同一行；
写模块，用于分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送写模式WRP命令，其中，各指定列中包括第一列，且相邻的两个指定列之间相差突发长度；
关闭模块，用于向所述多个Rank的该相同一行发送关闭PRE命令，以关闭所述多个Rank的该相同一行。
7.根据权利要求6所述的装置，其特征在于，所述激活模块，具体用于分别针对所述多个Rank的每个区块组中每个区块的相同一行，向所述多个Rank的该区块组的该区块的该相同一行发送ACT命令，以激活所述多个Rank的该区块组的该区块的该相同一行。
8.根据权利要求6所述的装置，其特征在于，所述写模块，具体用于分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，通过CA地址总线，同时向该Rank组包括的各Rank的该指定列，发送WRP命令。
9.根据权利要求6所述的装置，其特征在于，每个Rank组包括两个Rank，或者，每个Rank组包括四个Rank。
10.根据权利要求6所述的装置，其特征在于，所述待初始化数据包括错误检查和纠正ECC数据。
11.一种双列直插式存储模块DIMM的数据初始化系统，其特征在于，包括：内存控制器MC、物理层接口PHY和多个DIMM，所述多个DIMM包括待初始化的多个阵列Rank，所述多个Rank划分为至少一个Rank组，每个Rank组包括至少两个Rank，其中；
所述MC与所述PHY之间通过DFI接口连接；
所述PHY与所述多个DIMM之间通过一条CA地址总线连接；
所述MC，用于向所述多个Rank的模式寄存器发送模式寄存器写MRW命令，以针对待初始化数据配置所述多个Rank的动态随机存取存储器DRAM的写模式；
针对所述多个Rank的相同一行，向所述多个Rank的该相同一行发送激活ACT命令，以激活所述多个Rank的该相同一行；
分别针对每个Rank组，以及该Rank组包括的Rank的每个指定列，同时向该Rank组包括的各Rank的该指定列，发送写模式WRP命令，其中，各指定列中包括第一列，且相邻的两个指定列之间相差突发长度；
向所述多个Rank的该相同一行发送关闭PRE命令，以关闭所述多个Rank的该相同一行。
12.根据权利要求11所述的系统，其特征在于，所述MC，包括：初始化引擎IE、维护引擎ME、计时模块、仲裁器和后端队列，其中：
所述IE，用于向所述仲裁器发送所述MRW命令、所述ACT命令、所述WRP命令和所述PRE命令；
所述ME，用于向所述仲裁器发送自动刷新命令；
所述仲裁器，用于从接收的所述MRW命令、所述ACT命令、所述WRP命令、所述PRE命令和所述自动刷新命令中，按照自动刷新规则所表示的顺序，选择需要发送给所述后端队列的命令；
所述后端队列，用于接收所述冲裁器发送的命令，并向所述PHY转发接收的命令；
所述计时模块分别与所述IE和所述仲裁器相连，用于向所述IE和所述仲裁器提供计时功能。
13.一种电子设备，其特征在于，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一权利要求所述的方法。
14.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述任一权利要求所述的方法。
CN202011342493.9A 2020-11-25 2020-11-25 一种dimm的数据初始化方法、装置、系统及设备 Active CN112466361B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011342493.9A CN112466361B (zh) 2020-11-25 2020-11-25 一种dimm的数据初始化方法、装置、系统及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011342493.9A CN112466361B (zh) 2020-11-25 2020-11-25 一种dimm的数据初始化方法、装置、系统及设备

Publications (2)

Publication Number Publication Date
CN112466361A true CN112466361A (zh) 2021-03-09
CN112466361B CN112466361B (zh) 2023-11-21

Family

ID=74808389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011342493.9A Active CN112466361B (zh) 2020-11-25 2020-11-25 一种dimm的数据初始化方法、装置、系统及设备

Country Status (1)

Country Link
CN (1) CN112466361B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377154A (zh) * 2012-04-25 2013-10-30 无锡江南计算技术研究所 存储器的访存控制装置及方法、处理器及北桥芯片
CN103703448A (zh) * 2012-05-14 2014-04-02 华为技术有限公司 一种内存调度方法及内存控制器
US20150221358A1 (en) * 2014-02-03 2015-08-06 Advanced Micro Devices, Inc. Memory and memory controller for high reliability operation and method
US20180018291A1 (en) * 2016-07-15 2018-01-18 Advanced Micro Devices, Inc. Command arbitration for high speed memory interfaces
CN110520929A (zh) * 2017-04-14 2019-11-29 华为技术有限公司 内存刷新技术及计算机系统
CN111241007A (zh) * 2018-11-29 2020-06-05 长鑫存储技术有限公司 数据读写方法及装置、动态随机存储器
US20200310689A1 (en) * 2019-04-01 2020-10-01 SK Hynix Inc. Methods, controllers, and semiconductor systems for generating write commands

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377154A (zh) * 2012-04-25 2013-10-30 无锡江南计算技术研究所 存储器的访存控制装置及方法、处理器及北桥芯片
CN103703448A (zh) * 2012-05-14 2014-04-02 华为技术有限公司 一种内存调度方法及内存控制器
US20150221358A1 (en) * 2014-02-03 2015-08-06 Advanced Micro Devices, Inc. Memory and memory controller for high reliability operation and method
US20180018291A1 (en) * 2016-07-15 2018-01-18 Advanced Micro Devices, Inc. Command arbitration for high speed memory interfaces
CN110520929A (zh) * 2017-04-14 2019-11-29 华为技术有限公司 内存刷新技术及计算机系统
CN111241007A (zh) * 2018-11-29 2020-06-05 长鑫存储技术有限公司 数据读写方法及装置、动态随机存储器
US20200310689A1 (en) * 2019-04-01 2020-10-01 SK Hynix Inc. Methods, controllers, and semiconductor systems for generating write commands

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
宋华山;胡建学;丁德胜;: "TMS320VC5509的片外扩展存储系统设计", 电子器件 *
展旭升等: "优化内存系统能效的DＲAM 架构研究综述", 高技术通讯 *
李博等: "同步动态随机访问存储器控制器的设计", 杭州电子科技大学学报 *
韩进;张览;刘锴;: "基于FPGA的DDR3 SDRAM控制器设计及实现", 大众科技 *

Also Published As

Publication number Publication date
CN112466361B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
US9257169B2 (en) Memory device, memory system, and operating methods thereof
KR102282971B1 (ko) 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 포함하는 메모리 시스템
US11416178B2 (en) Memory device performing parallel calculation processing, operating method thereof, and operating method of memory controller controlling the memory device
KR102321793B1 (ko) 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치
KR20130117198A (ko) 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
US11245397B2 (en) Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
US9064603B1 (en) Semiconductor memory device and memory system including the same
US20220293162A1 (en) Randomization of directed refresh management (drfm) pseudo target row refresh (ptrr) commands
US20220121398A1 (en) Perfect row hammer tracking with multiple count increments
CN111679786A (zh) 存储设备、操作存储设备的方法及存储系统
US9026714B2 (en) Memory expansion using rank aggregation
CN112631822A (zh) 存储器、具有其的存储系统及其操作方法
NL2031713B1 (en) Double fetch for long burst length memory data transfer
US20160103615A1 (en) Apparatuses and methods including selectively providing a single or separate chip select signals
CN116244074A (zh) 内存模块、数据读写方法、装置、服务器和电子设备
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
CN112466361B (zh) 一种dimm的数据初始化方法、装置、系统及设备
US20230410875A1 (en) Memory device and defense method thereof
EP4141662A1 (en) Deferred ecc (error checking and correction) memory initialization by memory scrub hardware
US10522209B2 (en) Non-binary rank multiplication of memory module
US7447848B2 (en) Memory device row and/or column access efficiency
US9384092B2 (en) Semiconductor memory device with multiple sub-memory cell arrays and memory system including same
KR20040081152A (ko) 자동 프리챠지 인코딩 장치 및 방법
CN112328167A (zh) 存储器装置及其操作方法
CN116010309B (zh) 存储器控制器、系统及片上系统、时序参数控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant