CN112462694A

CN112462694A - 基于总线伺服控制系统实现速度前馈补偿处理的方法、系统、装置、处理器及存储介质

Info

Publication number: CN112462694A
Application number: CN202011396563.9A
Authority: CN
Inventors: 孙玉财; 苗茂宇; 李�浩; 牟凤林
Original assignee: Shanghai Weihong Automation Technology Co ltd; Shanghai Weihong Intelligent Technology Co ltd; SHANGHAI WEIHONG ELECTRONIC TECHNOLOGY CO LTD
Current assignee: Shanghai Weihong Automation Technology Co ltd; Shanghai Weihong Intelligent Technology Co ltd; SHANGHAI WEIHONG ELECTRONIC TECHNOLOGY CO LTD
Priority date: 2020-12-03
Filing date: 2020-12-03
Publication date: 2021-03-09
Anticipated expiration: 2040-12-03
Also published as: CN112462694B

Abstract

本发明涉及一种基于总线伺服控制系统实现速度前馈补偿处理的方法，其中，该方法在伺服驱动器内建立速度前馈环形缓冲区并周期性的同步速度前馈VFF补偿指令，支持总线的数控系统或控制器下发位置控制指令和速度前馈VFF补偿指令，在速度前馈环形缓冲区中进行添加缓存操作，并将速度前馈VFF补偿指令取出累加到速度指令上进行补偿处理，完成取出操作。本发明还涉及相应的系统、装置、处理器和计算机可读存储介质。采用了本发明的基于总线伺服控制系统实现速度前馈补偿处理的方法、系统、装置、处理器和计算机可读存储介质，通过速度前馈VFF补偿指令精准执行的方法，有效克服传动部件间隙和静摩擦力的约束，有利于加工过程中驱动反向模型更准确的捕捉。

Description

基于总线伺服控制系统实现速度前馈补偿处理的方法、系统、装置、处理器及存储介质

技术领域

本发明涉及数控加工技术领域，尤其涉及切割、雕铣数控技术领域，具体是指一种基于总线伺服控制系统实现速度前馈补偿处理的方法、系统、装置、处理器及计算机可读存储介质。

背景技术

现在技术在进行数控切割和雕铣时通常存在的问题如下：

1.过象限问题，机床进给轴在传动过程中受到机械传动部件间隙和摩擦的影响导致伺服电机反转滞后引起过象限问题。若是通过位置指令进行补偿，达不到立即生效并得到补偿的目的。

2.在总线控制下，现有技术普遍根据刀路状态进行速度前馈VFF的同步数据包发送，通过控制前馈补偿量的方式处理过象限问题，但是下发的速度前馈VFF指令在驱动器中的执行时机对最终效果影响很大，往往需要进行额外的参数调试。

3.一般数控系统或控制器在使用总线速度前馈VFF补偿时是通过判断当前位置指令是否发生换向来控制发送时机的，速度前馈VFF在伺服驱动器内部叠加在速度环的速度指令进行补偿，伺服驱动器内部需要先将位置指令连同反馈偏差进行位置环模块处理才得到速度指令，如此会出现系统是在位置反向时，将反向位置指令与速度前馈值一同发给驱动器，此时速度环指令速度并不一定开始反向；若是在数控系统中进行速度前馈VFF的延时补偿，对于不同的伺服驱动器参数延时并不能准确控制。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种能够有效克服部件间隙、静摩擦力约束的基于总线伺服控制系统实现速度前馈补偿处理的方法、系统、装置、处理器及存储介质。

为了实现上述目的，本发明的基于总线伺服控制系统实现速度前馈补偿处理的方法，其主要特点是，所述的方法包括以下步骤：

(1)在伺服驱动器内建立周期性同步的速度前馈环形缓冲区；

(2)支持总线的数控系统或控制器下发位置控制指令和速度前馈VFF补偿指令，并且所述的伺服驱动器周期性的同步速度前馈VFF补偿指令；

(3)在所述的速度前馈环形缓冲区中将同步的所述的速度前馈VFF补偿指令进行添加缓存操作；

(4)在所述的速度前馈环形缓冲区中将所述的速度前馈VFF补偿指令进行补偿处理，完成取出操作。

较佳地，所述的步骤(1)中所述的速度前馈环形缓冲区包括一缓存器，所述的缓存器以先入先出机制存取周期性同步的所述的速度前馈VFF补偿指令的信息。

较佳地，所述的缓存器根据所述的伺服驱动器的滞后周期设置相应的最大值。

较佳地，所述的缓存器的结构为环形队列形式。

较佳地，所述的步骤(3)具体包括以下步骤：

(3.1)所述的控制系统检测到下发的所述的位置控制指令发生位置反向，则向所述的速度前馈环形缓冲区发送所述的速度前馈VFF补偿指令；

(3.2)所述的伺服驱动器在所述的速度前馈环形缓冲区中进行添加缓存操作，此时所述的缓存器中的末尾元素标记Last向后移动；

(3.3)如果所述的末尾元素标记Last向后移动后等于所述的缓存器的缓存最大值Size，则将所述的末尾元素标记Last的值修改为0；否则，所述的末尾元素标记Last的值不变。

较佳地，所述的步骤(3.2)中所述的添加缓存操作具体为：

如果所述的末尾元素标记Last与首元素标记First发生重合，则将所述的首元素标记First向后移动；否则，所述的首元素标记First不发生移动。

较佳地，所述的步骤(4)具体包括以下步骤：

(4.1)如果所述的伺服驱动器检测到所述的伺服驱动器的位置环输出的速度指令发生位置反向，则进入步骤(4.2)进行补偿处理，完成取出操作；

(4.2)所述的伺服驱动器在所述的速度前馈环形缓冲区中将所述的速度前馈VFF补偿指令累加到所述的速度指令上，其中，所述的速度前馈环形缓冲区中的首元素标记First进行速度指令的叠加，且所述的首元素标记First向后移动，并进入步骤(4.3)；

(4.3)如果所述的首元素标记First向后移动后等于所述的缓存器的缓存最大值Size，则将所述的首元素标记First的值修改为0；否则，所述的首元素标记First的值不变。

较佳地，在进行所述的取出操作过程中，如果所述的首元素标记First与末尾元素标记Last发生重合，则停止所述的速度指令的叠加，此时，所述的速度前馈环形缓冲区中无任何元素。

更佳地，在进行所述的取出操作时，所述的控制系统仍有所述的速度前馈VFF补偿指令发送到所述的速度前馈环形缓冲区进行添加缓存操作。

该基于总线伺服控制系统实现速度前馈补偿处理的系统，其主要特点是，所述的系统包括：

速度前馈环形缓冲区功能模块，用于在伺服驱动器内建立周期性同步的速度前馈环形缓冲区；

系统指令控制功能模块，用于支持总线的数控系统或控制器下发位置控制指令和速度前馈VFF补偿指令，并且所述的伺服驱动器周期性的同步速度前馈VFF补偿指令；

添加缓存操作功能模块，用于在所述的速度前馈环形缓冲区中同步所述的速度前馈VFF补偿指令，并利用所述的速度前馈环形缓冲区进行添加缓存操作；

速度前馈取出功能模块，用于在速度指令出现位置反向时，从所述的速度前馈环形缓冲区中将所述的速度前馈VFF补偿指令取出，累加到所述的速度指令上进行补偿，完成速度前馈补偿处理的取出操作。

该基于总线伺服控制系统实现速度前馈补偿处理的装置，其主要特点是，所述的装置包括：

处理器，被配置成执行计算机可执行指令；

存储器，存储一个或多个计算机可执行指令，所述计算机可执行指令被所述处理器执行时，实现上述处理方法的各个步骤。

该基于总线伺服控制系统实现速度前馈补偿处理的处理器，其主要特点是，所述的处理器被配置成执行计算机可执行指令，所述的计算机可执行指令被所述的处理器执行时，实现上述处理方法的各个步骤。

该计算机可读存储介质，其主要特点是，其上存储有计算机程序，所述的计算机程序可被处理器执行以实现上述处理方法的各个步骤。

采用了本发明的基于总线伺服控制系统实现速度前馈补偿处理的方法、系统、装置、处理器及计算机可读存储介质，通过增加一速度前馈环形缓冲区，能够在速度环指令处进行反向判断同时发送速度前馈VFF补偿指令可以充分利用速度环控制周期小、响应时间快的优势，对于实际加工中驱动反向模型有更准确的捕捉。用以伺服驱动器中速度指令反向时进行指令叠加，克服静摩擦力等约束。

附图说明

图1为本发明的基于总线伺服控制系统实现速度前馈补偿处理的方法的流程图。

图2为本发明的基于总线伺服控制系统实现速度前馈补偿处理的系统的功能模块示意图。

图3为现有技术中未添加速度前馈环形缓冲区的处理过程示意图。

图4为本发明中的添加速度前馈环形缓冲区并结合位置环输出的速度指令方向进行速度前馈VFF的补偿的处理过程示意图。

图5为本发明中的添加速度前馈环形缓冲区的基本操作示意图。

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

在详细说明根据本发明的实施例前，应该注意到的是，在下文中，第一和第二之类的关系术语仅仅用来区分一个实体或动作与另一个实体或动作，而不一定要求或暗示这种实体或动作之间的任何实际的这种关系或顺序。术语“包括”、“包含”或任何其他变体旨在涵盖非排他性的包含，由此使得包括一系列要素的过程、方法、物品或者设备不仅包含这些要素，而且还包含没有明确列出的其他要素，或者为这种过程、方法、物品或者设备所固有的要素。

请参阅图1所示，本发明的该基于总线伺服控制系统实现速度前馈补偿处理的方法，其中，所述的方法包括以下步骤：

(1)在伺服驱动器内建立周期性同步的速度前馈环形缓冲区；

(2)支持总线的数控系统或控制器下发位置控制指令和速度前馈VFF补偿指令，并且所述的伺服驱动器周期性的同步所述的速度前馈VFF补偿指令；

作为本发明的优选实施方式，所述的步骤(1)中所述的速度前馈环形缓冲区包括一缓存器，所述的缓存器以先入先出机制存取周期性同步的所述的速度前馈VFF补偿指令的信息。

作为本发明的优选实施方式，所述的缓存器根据所述的伺服驱动器的滞后周期设置相应的最大值。

请参阅图5所示，作为本发明的优选实施方式，所述的缓存器的结构为环形队列形式。

作为本发明的优选实施方式，所述的步骤(3)具体包括以下步骤：

作为本发明的优选实施方式，所述的步骤(3.2)中所述的添加缓存操作具体为：

作为本发明的优选实施方式，所述的步骤(4)具体包括以下步骤：

作为本发明的优选实施方式，在进行所述的取出操作时，如果所述的首元素标记First与末尾元素标记Last发生重合，则停止所述的速度指令的叠加，此时，所述的速度前馈环形缓冲区中无任何元素。

作为本发明的优选实施方式，在进行所述的取出操作时，所述的控制系统仍有所述的速度前馈VFF补偿指令发送到所述的速度前馈环形缓冲区进行添加缓存操作。

请参阅图2所示，该基于总线伺服控制系统实现速度前馈补偿处理的系统，其中，所述的系统包括：

该基于总线伺服控制系统实现速度前馈补偿处理的装置，其中，所述的装置包括：

处理器，被配置成执行计算机可执行指令；

存储器，存储一个或多个计算机可执行指令，所述计算机可执行指令被所述处理器执行时，用以实现上述处理的各个步骤。

该基于总线伺服控制系统实现速度前馈补偿处理的处理器，其中，所述的处理器被配置成执行计算机可执行指令，所述的计算机可执行指令被所述的处理器执行时，用以实现上述处理的各个步骤。

该计算机可读存储介质，其中，其上存储有计算机程序，所述的计算机程序可被处理器执行以实现上述处理的各个步骤。

请参阅图3和图4所示，在本发明的一具体实施方式中，所述缓存器以先入先出机制存取周期性同步速度前馈VFF补偿指令信息，并设定缓冲器缓存的最大值(一般设置会根据伺服驱动器滞后周期进行设置)；缓存器的结构是以环形队列形式构建的。会维护缓存的最大值Size，第一个元素标记First、最后一个元素标记Last，具体执行操作：

Add操作：系统会在位置反向后同时发送速度前馈VFF补偿指令，驱动器的速度前馈环形缓冲区进行Add操作，此时Last元素标记会后移(若是发现Last后移后等于Size，则修改Last为0)；

Pop操作：在驱动器位置环处理后变成速度指令，若速度指令发生反向后(一般与刚添加速度前馈VFF补偿指令方向一致，并且可能需要阀值判断)将环形缓冲区中First元素进行速度指令的叠加，然后首元素标记First后移动(若是发现First后移后等于Size，则修改First为0)；

Pop操作时系统可能依然会有速度前馈VFF补偿指令发送到环形缓冲区进行Add操作；

Pop操作时First元素标记和Last元素标记重合时(意味着环形缓冲区中无元素)，则停止速度前馈VFF补偿指令叠加；

Add操作时Last元素标记会与First元素标记重合，则将首元素标记First后移(意味着当添加元素的个数超过环形缓冲区时，需要进行覆盖操作)。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行装置执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成的，程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims

1.一种基于总线伺服控制系统实现速度前馈补偿处理的方法，其特征在于，所述的方法包括以下步骤：

(1)在伺服驱动器内建立周期性同步的速度前馈环形缓冲区；

(2)支持总线的数控系统或控制器下发位置控制指令和速度前馈VFF补偿指令，且所述的伺服驱动器周期性的同步所述的速度前馈VFF补偿指令；

2.根据权利要求1所述的基于总线伺服控制系统实现速度前馈补偿处理的方法，其特征在于，所述的步骤(1)中所述的速度前馈环形缓冲区包括一缓存器，所述的缓存器以先入先出机制存取周期性同步的所述的速度前馈VFF补偿指令的信息。

3.根据权利要求2所述的基于总线伺服控制系统实现速度前馈补偿处理的方法，其特征在于，所述的缓存器根据所述的伺服驱动器的滞后周期设置相应的最大值。

4.根据权利要求3所述的基于总线伺服控制系统实现速度前馈补偿处理的方法，其特征在于，所述的缓存器的结构为环形队列形式。

5.根据权利要求1所述的基于总线伺服控制系统实现速度前馈补偿处理的方法，其特征在于，所述的步骤(3)具体包括以下步骤：

6.根据权利要求5所述的基于总线伺服控制系统实现速度前馈补偿处理的方法，其特征在于，所述的步骤(3.2)中所述的添加缓存操作具体为：

7.根据权利要求1所述的基于总线伺服控制系统实现速度前馈补偿处理的方法，其特征在于，所述的步骤(4)具体包括以下步骤：

8.根据权利要求7所述的基于总线伺服控制系统实现速度前馈补偿处理的方法，其特征在于，在进行所述的取出操作过程中，如果所述的首元素标记First与末尾元素标记Last发生重合，则停止所述的速度指令的叠加，此时，所述的速度前馈环形缓冲区中无任何元素。

9.根据权利要求8所述的基于总线伺服控制系统实现速度前馈补偿处理的方法，其特征在于，在进行所述的取出操作过程中，所述的控制系统仍有所述的速度前馈VFF补偿指令发送到所述的速度前馈环形缓冲区进行添加缓存操作。

10.一种基于总线伺服控制系统实现速度前馈补偿处理的系统，其特征在于，所述的系统包括：

11.一种基于总线伺服控制系统实现速度前馈补偿处理的装置，其特征在于，所述的装置包括：

处理器，被配置成执行计算机可执行指令；

存储器，存储一个或多个计算机可执行指令，所述计算机可执行指令被所述处理器执行时，实现权利要求1至9中任一项所述的基于总线伺服控制系统实现速度前馈补偿处理的方法的各个步骤。

12.一种基于总线伺服控制系统实现速度前馈补偿处理的处理器，其特征在于，所述的处理器被配置成执行计算机可执行指令，所述的计算机可执行指令被所述的处理器执行时，实现权利要求1至9中任一项所述的基于总线伺服控制系统实现速度前馈补偿处理的方法的各个步骤。

13.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，所述的计算机程序可被处理器执行以实现权利要求1至9中任一项所述的基于总线伺服控制系统实现速度前馈补偿处理的方法的各个步骤。