CN112462676B - 一种可模拟重叠核脉冲信号发生装置及其控制方法 - Google Patents

Abstract

本发明公开一种可模拟重叠核脉冲信号发生装置及其控制方法,装置以CPU、FPGA和高速数模转换芯片为核心，包括电流电压转换模块、高速运放等。装置的控制方法为由CPU从PC机或手持终端接收相关参数，根据算法公式产生单个标准双指数核脉冲信号，由FPGA计算得到多个核脉冲重叠后的数据，并控制高速数模转换芯片DAC产生不同情况下的重叠脉冲信号输出，可产生单次或周期性的核脉冲信号。可在无实际放射性核素源的条件下检验谱仪的重叠脉冲分辨能力，并可检验谱仪的能量分辨率、计数和幅度测量准确性、系统稳定性等功能。

Description

一种可模拟重叠核脉冲信号发生装置及其控制方法

技术领域

本发明涉及一种脉冲信号发生装置，特别涉及是一种可模拟重叠核脉冲信号发生装置及其控制方法。

背景技术

在近代物理实验及相关科学研究和仪器研制过程中，通常需通过射线探测器将标准放射性核素源放出的射线转换为电脉冲信号，进而用电子学方法来对其进行研究和处理，并且希望尽可能不失真地从这些脉冲信号中得到放射源及探测器中所携带的信息。标准放射源越来越多地被用于科研和生产等工作过程中，考虑到放射源本身的强辐射性，长时间的接触会对相关人员造成不同程度的辐射伤害，同时每次的防辐射准备工作费时费力、操作复杂，对于很多需要频繁测试的工作带来了很大困扰。当然，多数情况下可以借助于标准信号发生器生成的周期脉冲信号进行辅助测试，但由于实际的核信号具有脉冲幅度、脉冲宽度、前后沿时间和脉冲自身随时间分布等特性的随机性，这种方法存在较大的局限性。

为减少对放射性核素源的实际操作，可以利用电子学手段生成具有真实核信号特性的仿核脉冲信号。这样既可以避免直接使用放射性核素源生成核信号时产生的放射性危害，也可以灵活地调节核信号的各项参数，满足核辐射探测仪器开发过程中的各项测试需求。关于对仿核脉冲信号发生器的技术研究，国内外已有不少人做出了建设性的探索与实践，但多注重于大规模核脉冲信号在幅度分布上的高斯特性、时间分布上的负指数特性，针对单个脉冲本身特性的研究较少，个别文献也简单地将其当作单指数信号或具有固定参数特性的双指数信号。有时为了验证仪器的重叠峰分离能力，需要有已知幅度的相互重叠的两个或多个核脉冲信号，这对于实际的放射源显然很难实现，目前尚未见到有关研究可模拟重叠核脉冲信号发生装置的报道。

理想的通过核辐射探测器输出的核脉冲信号是一个负指数脉冲信号（射线本身可看作单位冲激信号），但是实际上，射线经过放射性探头自身（如晶体、半导体、气体等）及其配套部件（如光电倍增管等）的转化后，会成为双指数脉冲信号，但不同类型的探测器输出核脉冲的前沿、后沿的衰减时间会各有不同，即可看作积分和微分时间常数各有不同，相当于电子学里面对冲激响应的积分和微分过程。如果多个脉冲发生重叠，以数字化伽马能谱仪为例，若有3种不同幅度的脉冲信号出现，如果谱仪的重叠脉冲分辨能力足够好，在其能谱图上表现为3个极窄的特征峰（或3根竖线），若3个特征峰的计数率相同，则表示重叠脉冲能够较好的分离，否则表示发生脉冲丢失现象。如果3个脉冲幅度相同，在其能谱图上表现为1个极窄的特征峰（或1根竖线），但其理想计数率应乘以3，才能表示脉冲未丢失。

发明内容

本发明的目在于通过一种可模拟重叠核脉冲信号发生装置及其控制方法，解决无实际放射性核素源情况下针对能谱测量仪（简称谱仪）等装置的测试、校准、刻度等工作。装置可根据算法公式产生标准的双指数核脉冲信号，可模拟单个核脉冲或多个核脉冲的重叠情况，可控制输出脉冲的幅度及宽度，可实现单次或周期性的核脉冲信号输出。装置通过产生不同类型的脉冲信号及不同情况下的重叠脉冲，来模拟射线及其通过辐射探测器输出的核脉冲信号，将其提供给谱仪等核辐射测量仪器的信号输入部分，进而可在无实际放射性核素源的条件下检验谱仪的重叠脉冲分辨能力，并可检验谱仪的能量分辨率、计数和幅度测量准确性、系统稳定性等功能。

本发明采用的技术方案如下：一种可模拟重叠核脉冲信号发生装置，信号发生装置中的CPU通过USB通讯接口从PC机或手持终端接收相关参数，并向FPGA传递单个或多个重叠脉冲的波形数据，FPGA根据指定的打点频率和信号周期向高速数模转换芯片DAC发送数据，高速数模转换芯片DAC输出经过电流电压转换模块得到电压脉冲信号，再经由高速运放实现脉冲幅度的调整及提高信号输出驱动能力；电源接口连接电源模块，电源模块给CPU、FPGA、高速数模转换芯片DAC、电流电压转换模块和高速运放供电。

进一步，所述CPU根据从USB通讯接口接收的模拟标准核脉冲信号的幅度信息、积分时间常数和微分时间常数，计算得到单个标准核脉冲信号的完整脉冲波形数据；CPU还从USB通讯接口接收：执行重叠操作的脉冲个数m、m个脉冲的幅度信息、后续m-1个脉冲相对于第一个起始脉冲的时间差，并将这三个信息发送给FPGA用于计算重叠后的核脉冲信号，当然CPU也可直接接收由PC机或手持终端计算好的完整的包含重叠情况的脉冲数据；CPU从USB通讯接口接收脉冲宽度控制信息，并将该信息发送给FPGA，用于计算向DAC发送数据的时间间隔来实现核脉冲信号的时间宽度控制；CPU从USB通讯接口接收单次或周期性核脉冲输出命令，控制FPGA产生单次或周期性的核脉冲信号。

所述的单个脉冲由两个负指数函数以减法形式级联实现，由公式(1)表示：

其中：y为计算得到的双指数核脉冲信号，A为脉冲信号的幅度系数，k为常数可由 刻度得出，

为脉冲的微分时间常数，

为脉冲的积分时间常数。

在所述的FPGA中开辟N个缓冲区，对应存放公式

所描 述的幅度、积分时间常数和微分时间常数一致的标准双指数核脉冲数据N个；FPGA根据从 CPU接收到的需要执行重叠操作的脉冲个数m、m个脉冲的幅度信息、后续m-1个脉冲相对于 第一个起始脉冲的时间差；在FPGA中同时从m个缓冲区中提取标准双指数核脉冲数据并进 行计算完成m个脉冲的叠加操作，提取及计算方法如公式(2)所示：

式中D表示经过多个双指数核脉冲信号叠加计算后得到的新的重叠脉冲数据，n表 示时间序列，

…

表示需要提取的m个脉冲的幅度系数，

…

分别表示m-1个脉冲 相对起始第一个起始脉冲的时间差，

表示第m个缓冲区中存放的第m个标准核脉冲的数 据，N表示装置最大容许的重叠脉冲个数，m表示本次模拟需要将m个脉冲重叠在一起，实际 上一般有2~3个重叠在一起的脉冲即可验证仪器的重叠脉冲处理能力。

一种可模拟重叠核脉冲信号发生装置的控制方法，如下步骤：

步骤一，CPU根据从USB通讯接口接收模拟标准核脉冲信号的幅度信息、积分时间 常数和微分时间常数，通过公式

计算得到单个标准双指数 核脉冲信号的完整数据；

步骤二，CPU将单个标准双指数核脉冲信号的完整数据传递到在FPGA中开辟的N个缓冲区，得到脉冲幅度信息、积分时间常数和微分时间常数一致的标准双指数核脉冲数据N个；

步骤三，CPU从USB通讯接口接收执行重叠操作的脉冲个数m、m个重叠脉冲的相位 差信息、m个重叠脉冲的幅度信息，并将这三个信息发送给FPGA；FPGA通过公式

同时从m个缓冲区中提 取标准核脉冲数据并进行计算完成m个脉冲的叠加操作，得到多个双指数核脉冲数据重叠 后的结果；

步骤四，CPU从USB通讯接口接收脉冲宽度控制信息，并将该信息发送给FPGA，由FPGA通过计算向DAC发送数据的时间间隔来实现核脉冲信号的时间宽度控制；

步骤五，CPU从USB通讯接口接收单次或周期性核脉冲输出命令，控制FPGA单次或周期性的向DAC发送脉冲波形数据，进而产生单次或周期性的核脉冲信号。

综上所述，本发明的优点是：具有操作简单、可模拟单个核脉冲或多个核脉冲的重叠情况，可控制脉冲幅度及宽度，可实现单次或周期性的核脉冲信号输出等特点，可在无实际放射性核素源的条件下解决仪器研制人员与产品测试人员在测试、调试、校准、刻度等过程中的需求。

附图说明

图1为本发明的信号发生装置的控制方法流程图；

图2为本发明实施示例的装置结构框图；

图3为本发明实施示例的电路连接示意图；

图4为本发明实施示例的单个双指数脉冲模拟图；

图5为本发明实施示例的3个重叠的双指数脉冲模拟图。

具体实施方式

下面通过附图和具体实施方式对本发明作更为详细的描述。

参见图1-图5，一种可模拟重叠核脉冲信号发生装置，包括CPU、FPGA、高速数模转换芯片DAC、电流电压转换模块、高速运放、USB通讯接口和电源模块，CPU通过USB接口从PC机或手持终端接收相关参数，并向FPGA传递单个或多个重叠脉冲的波形数据，FPGA根据指定的打点频率和信号周期向高速数模转换芯片DAC发送数据，DAC输出经过电流电压转换模块得到电压脉冲信号，再经由高速运放实现脉冲幅度的调整及提高信号输出驱动能力；电源接口连到电源模块，电源模块给CPU、FPGA、高速数模转换芯片DAC和高速运放供电。

进一步，所述CPU根据从USB通讯接口接收的模拟标准核脉冲信号的幅度信息、积分时间常数和微分时间常数，计算得到单个标准核脉冲信号的完整脉冲波形数据；CPU还从USB通讯接口接收：执行重叠操作的脉冲个数m、m个脉冲的幅度信息、后续m-1个脉冲相对于第一个起始脉冲的时间差，并将这三个信息发送给FPGA用于计算重叠后的核脉冲信号，当然CPU也可直接接收由PC机或手持终端计算好的完整的包含重叠情况的脉冲数据；CPU从USB通讯接口接收脉冲宽度控制信息，并将该信息发送给FPGA，用于计算向DAC发送数据的时间间隔来实现核脉冲信号的时间宽度控制；CPU从USB通讯接口接收单次或周期性核脉冲输出命令，控制FPGA产生单次或周期性的核脉冲信号。

一种可模拟重叠核脉冲信号发生装置，其所述的单个脉冲由两个负指数函数以减法形式级联实现，由公式(1)表示，其生成的波形如图4所示。

其中：y为计算得到的双指数核脉冲信号，A为脉冲信号的幅度系数，k为常数可由 刻度得出，

为脉冲的微分时间常数，

为脉冲的积分时间常数。

一种可模拟重叠核脉冲信号发生装置，在所述的FPGA中开辟N个缓冲区，对应存放 公式

所描述的幅度、积分时间常数和微分时间常数一致的标 准双指数核脉冲数据N个；FPGA根据从CPU接收到的需要执行重叠操作的脉冲个数m、m个脉 冲的幅度信息、后续m-1个脉冲相对于第一个起始脉冲的时间差；在FPGA中同时从m个缓冲 区中提取标准双指数核脉冲数据并进行计算完成m个脉冲的叠加操作，提取及计算方法如 公式(2)所示：

式中D表示经过多个双指数核脉冲信号叠加计算后得到的新的重叠脉冲数据，n表 示时间序列，

…

表示需要提取的m个脉冲的幅度系数，

…

分别表示m-1个脉冲 相对起始第一个起始脉冲的时间差，

表示第m个缓冲区中存放的第m个标准核脉冲的数 据，N表示装置最大容许的重叠脉冲个数，m表示本次模拟需要将m个脉冲重叠在一起，实际 上一般有2~3个重叠在一起的脉冲即可验证仪器的重叠脉冲处理能力。

一种可模拟重叠核脉冲信号发生装置的控制方法，包括如下步骤：

步骤一，CPU根据从USB通讯接口接收模拟标准核脉冲信号的幅度信息、积分时间 常数和微分时间常数，通过公式

计算得到单个标准双指数核 脉冲信号的完整数据；

步骤二，CPU将单个标准双指数核脉冲信号的完整数据传递到在FPGA中开辟的N个缓冲区，得到脉冲幅度信息、积分时间常数和微分时间常数一致的标准双指数核脉冲数据N个；

步骤三，CPU从USB通讯接口接收执行重叠操作的脉冲个数m、m个重叠脉冲的相位 差信息、m个重叠脉冲的幅度信息，并将这三个信息发送给FPGA；FPGA通过公式

同时从m个缓冲区中提 取标准核脉冲数据并进行计算完成m个脉冲的叠加操作，得到多个双指数核脉冲数据重叠 后的结果；

步骤四，CPU从USB通讯接口接收脉冲宽度控制信息，并将该信息发送给FPGA，由FPGA通过计算向DAC发送数据的时间间隔来实现核脉冲信号的时间宽度控制；

步骤五，CPU从USB通讯接口接收单次或周期性核脉冲输出命令，控制FPGA单次或周期性的向DAC发送脉冲波形数据，进而产生单次或周期性的核脉冲信号。

本发明实施示例的电路连接示意图如图3所示，其中CPU可采用STM32F405，FPGA可采用A3P250，高速模数转换芯片可采用DAC904，电流电压转换模块采用LT1818实现，用于将模拟电流信号转换为模拟电压信号，同时高速运放单元也采用LT1818来实现信号的增益调节及提高信号的输出驱动能力。

以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (3)

1.一种可模拟重叠核脉冲信号发生装置，发生装置中的CPU通过USB通讯接口从PC机或手持终端接收相关参数，并向FPGA传递单个或多个重叠脉冲的波形数据，FPGA根据指定的打点频率和信号周期向高速数模转换芯片DAC发送数据，高速数模转换芯片DAC输出经过电流电压转换模块得到电压脉冲信号，再经由高速运放实现脉冲幅度的调整及提高信号输出驱动能力；电源接口连接电源模块，电源模块给CPU、FPGA、高速数模转换芯片DAC、电流电压转换模块和高速运放供电；其特征在于：

其中CPU根据从USB通讯接口接收的模拟标准核脉冲信号的幅度信息、积分时间常数和微分时间常数，计算得到单个标准核脉冲信号的完整脉冲波形数据；CPU还从USB通讯接口接收：执行重叠操作的脉冲个数m、m个脉冲的幅度信息、后续m-1个脉冲相对于第一个起始脉冲的时间差，并将这三个信息发送给FPGA用于计算重叠后的核脉冲信号，或者CPU直接接收由PC机或手持终端计算好的完整的包含重叠情况的脉冲数据；CPU从USB通讯接口接收脉冲宽度控制信息，并将该信息发送给FPGA，用于计算向DAC发送数据的时间间隔来实现核脉冲信号的时间宽度控制；CPU从USB通讯接口接收单次或周期性核脉冲输出命令，控制FPGA产生单次或周期性的核脉冲信号；

所述的单个脉冲由两个负指数函数以减法形式级联实现，由公式(1)表示：

其中：y为计算得到的双指数核脉冲信号，A为脉冲信号的幅度系数，k为常数可由刻度 得出，

为脉冲的微分时间常数，

为脉冲的积分时间常数。

2.根据权利要求1所述的一种可模拟重叠核脉冲信号发生装置，其特征在于：

在所述的FPGA中开辟N个缓冲区，对应存放公式

所描述的 幅度、积分时间常数和微分时间常数一致的标准双指数核脉冲数据N个；FPGA需要从CPU接 收到的参数信息为：执行重叠操作的脉冲个数m、m个脉冲的幅度信息、第一个起始脉冲相对 于后续m-1个脉冲的时间差；在FPGA中同时从m个缓冲区中提取标准双指数核脉冲数据并进 行计算完成m个脉冲的叠加操作，提取及计算方法如公式(2)所示：

式中D表示经过多个双指数核脉冲信号叠加计算后得到的新的重叠脉冲数据，n表示时 间序列，

…

表示需要提取的m个脉冲的幅度系数，

…

分别表示m-1个脉冲相对 起始第一个起始脉冲的时间差，

表示第m个缓冲区中存放的第m个标准核脉冲的数据，N 表示装置最大容许的重叠脉冲个数，m表示本次模拟需要将m个脉冲重叠在一起。

3.一种可模拟重叠核脉冲信号发生装置的控制方法，该控制方法应用于如权利要求1或2所述的可模拟重叠核脉冲信号发生装置，其特征在于包括如下步骤：

步骤一，CPU根据从USB通讯接口接收模拟标准核脉冲信号的幅度信息、积分时间常数 和微分时间常数，通过公式

计算得到单个标准双指数核脉冲 信号的完整数据；

步骤二，CPU将单个标准双指数核脉冲信号的完整数据传递到在FPGA中开辟的N个缓冲区，得到脉冲幅度信息、积分时间常数和微分时间常数一致的标准双指数核脉冲数据N个；

步骤三，CPU从USB通讯接口接收执行重叠操作的脉冲个数m、m个重叠脉冲的相位差信 息、m个重叠脉冲的幅度信息，并将这三个信息发送给FPGA；FPGA通过公式

同时从m个缓冲区中提 取标准核脉冲数据并进行计算完成m个脉冲的叠加操作，得到多个双指数核脉冲数据重叠 后的结果；

步骤四，CPU从USB通讯接口接收脉冲宽度控制信息，并将该信息发送给FPGA，由FPGA通过计算向DAC发送数据的时间间隔来实现核脉冲信号的时间宽度控制；

步骤五，CPU从USB通讯接口接收单次或周期性核脉冲输出命令，控制FPGA单次或周期性的向DAC发送脉冲波形数据，进而产生单次或周期性的核脉冲信号。

Images