CN112462628A - Fpga仿真调试系统 - Google Patents

Abstract

本发明公开了一种FPGA仿真调试系统，包括至少一个调试系统，每个调试系统包括：一个控制模块和多个调试模块，多个调试模块之间可以实现数据级联。本发明能更好适应不同场景尤其多功能大量数据调试情况，合理分配存储空间、处理资源及传输通道，提高整体效率和性能。

Description

FPGA仿真调试系统

技术领域

本发明涉及数据通信领域，特别是涉及一种FPGA仿真调试系统。

背景技术

随着芯片技术的发展，SOC规模越来越大，其功能也越来越复杂，其在设计阶段的仿真验证也越来越重要，因此需要探针采集数据量也越来越大，这就需要可以适应大规模多模块仿真验证数据采集并具有大量存储空间的调试模块，当前的调试模块由于资源有限，无法灵活适用大规模的应用场景，同时存在着当探针数据差异较大时存储差异也会增大，造成存储空间的浪费及性能下降，同时相应处理单元工作差异较大也会造成资源不均，效率低下的问题。因此，设计出一种能够灵活分配数据、充分利用存储空间且处理效率高的调试系统是行业内的研究方向。

发明内容

本发明提出一种FPGA仿真调试系统，解决了现有技术调试模块的存储资源有限，无法灵活应用于大规模的应用场景的问题。

本发明采用的技术方案是：FPGA仿真调试系统，包括至少一个调试系统，每个调试系统包括一个控制模块和至少一个调试模块；

所述控制模块控制该调试系统的仿真调试过程，接收用户设置的所有触发模块的触发条件和触发时序，以及接收数据存储和传输规则；

所述调试模块根据所述触发条件和触发时序与仿真验证平台进行交互实现仿真调试过程，并根据设置的数据存储和传输规则将采集的探针数据上传至控制模块，或者进行本地存储，或者发送给该调试系统的其他调试模块进行存储。

进一步，所述调试模块包括与仿真验证平台连接用于采集探针数据的探针数据接收子模块，与所述探针数据接收子模块连接的存储控制子模块，与所述存储控制子模块连接的本地存储子模块；同一个调试系统的各调试模块的所述存储控制子模块通过共享通道串联。

进一步，所述控制模块接收各调试模块根据所述触发条件发送的触发信息并进行判断，符合用户的设置时通知所述调试模块暂停调试，并将调试模块上传的对应探针数据传递给上一级设备；

所述调试模块获取到满足所述触发条件的探针数据时，发送对应的触发信息给所述控制模块，并根据所述控制模块的通知控制所述验证平台的时钟暂停。

进一步，所述触发条件包括调试模块根据所采集到的探针数据中的特定的信号或数据将对应的一段探针数据传递给所述控制模块。

进一步，当所述调试系统为多个时，所述控制模块通过级联子模块串联，且其中一个调试系统的控制模块作为主控制，其他调试系统的控制模块作为辅助控制，用户通过所述主控制设置各个调试系统的控制模块的触发条件和触发时序，所述主控制接收各辅助控制根据所述触发条件发送的触发信息并进行判断，符合用户的设置时将辅助控制上传的对应探针数据进行处理后传递给用户对应的终端设备。

进一步，所述控制模块包括第一数据传输子模块、与所述第一数据传输子模块连接用于上传数据的对外收发子模块、与所述第一数据传输子模块连接的第一触发子模块、与所述第一触发子模块和对外收发子模块连接的控制子模块、与所述控制子模块连接的第一指令传输管理子模块。

进一步，所述调试模块包括连接所述第一数据传输子模块和存储控制子模块的的第二数据传输子模块，与所述存储控制子模块和探针数据接收子模块连接的第二触发子模块、与所述第一指令传输管理子模块以及第二触发子模块连接的第二指令传输管理子模块。

进一步，所述控制模块传递探针数据给用户时对探针数据进行处理包括对探针数据进行压缩，所述控制模块还包括第一数据压缩子模块，所述第一数据压缩子模块同时与所述第一数据传输子模块和对外收发子模块连接。

进一步，所述存储控制子模块和第二数据传输子模块之间还设有第二数据压缩子模块。

与现有技术比较，本系统采用单个控制模块协同控制多个调试模块，更好适应不同场景尤其多功能大量数据调试情况，存在数据共享及存储管理功能，合理分配存储空间、处理资源及传输通道，提高整体效率和性能。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明中单个调试系统的示意框图。

图2为本发明中多个调试系统的示意框图。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本申请提出了一种FPGA仿真调试系统，如图1、图2所示，该系统包括至少一个调试系统，每个调试系统包括一个控制模块和至少一个调试模块。

单个调试系统的调试过程均是由该调试系统的控制模块来进行控制，用户通过控制模块控制该调试系统的仿真调试过程，设置该调试系统的所有触发模块的触发条件和触发时序。

调试模块在控制模块的控制下与仿真验证平台进行交互，例如发送时钟暂停信号或者采集探针数据，当用户设置调试模块事先对探针数据进行缓存时，调试模块根据用户的设置将采集的探针数据进行本地存储或者发送给该调试系统的其他调试模块进行存储，使得各个调试模块之间实现数据级联；当用户设置的是实时调试时，则调试模块获取到对应的探针数据就实时上传给控制模块，不再进行本地缓存。

当调试模块获取到满足触发条件的探针数据时，发送对应的触发信息给控制模块，触发信息包含触发条件以及触发数据，触发条件包括调试模块根据所采集到的探针数据中的特定的信号或数据将对应的一段探针数据传递给控制模块。如果只有单个调试模块被触发，控制模块判断触发数据是否符合触发条件，如果符合通知调试模块发送信号至验证平台，使验证平台的时钟暂停，同时调试模块将对应的一段探针数据传递给控制模块，控制模块传递给上一级设备，如多个调试系统级联时的主控制，或者是用户对应的控制终端。

当调试系统具有多个调试模块时，每个调试系统的调试模块的数量上限由控制模块决定，并且可以根据调试情况选择不同类型的调试模块，调试模块负责采集验证平台的探针数据，即调试数据。

各个调试模块在数据方面存在数据级联通道（即共享通道），可实现采集数据在调试系统（也称之为级联板）间高速传输，在单个调试模块的数据量大无法完全本地存储或者处理时可以通过数据级联高速通道传输到相邻调试系统的调试模块进行存储处理。

每个控制模块都可以向用户对应的终端设备提供上传通道，当系统需要实时抓取并传输数据时可以通过级联实现多控制模块同时上传，避免采集速率大于上传速率情况。

当调试系统为多个时，将其中一个调试系统的控制模块作为主控制，其他调试系统的控制模块作为辅助控制，这称之为控制级联，以实现不同调试系统之间的协同控制，用户通过主控制设置各个调试系统的控制模块的触发条件和触发时序，主控制接收各辅助控制根据触发条件发送的触发信息并进行判断，符合用户的设置时将辅助控制上传的对应探针数据进行处理后传递给用户对应的终端设备。控制级联信号主要有：复位、时钟、指令传输、数据传输。彼此级联的调试系统之间统一由一个控制模块作为主控制，其他级联的控制模块作为辅助控制，此时主控制可通过复位及指令传输通道控制协调辅助控制，相应有效数据也可通过数据通道传输到作为主控制的控制模块中进行统一处理并上传。也可使多控制并行控制，此时主要通过各自触发机制，级联的调试系统中的控制模块各自设置触发机制，在触发有效时各自输出有效数据，各控制模块通过指令和数据通道对彼此触发条件进行对比筛选出有效触发进行上传。

上述技术方案中，整个仿真调试系统的所有触发条件及具体工作形式是由用户通过电脑或者服务器来设置的，即控制模块对外连接PC或者服务器。触发过程为用户通过控制模块设置各级或者用户需要的触发条件，包括控制模块或者主控制最终对比筛选触发信息的判断依据。多个调试模块之间的触发级联是通过控制模块来实现的，即各个调试模块内部触发后将trigger out（触发输出，即触发信号）汇总到控制模块中进行triggercombine检测，即根据用户设定的触发条件和触发时序进行检测，例如控制模块中设置的触发条件为两个调试模块触发同时或者有固定顺序发生的行为。即系统有效触发条件为调试模块触发有效并且调试模块间的触发需要满足一定时序，而当调试系统具有多个时，它们之间级联原理也与此一样，通过控制模块的级联子模块的trigger out、trigger in实现（互联输入、输出）。

通过上述技术方案可知，用户可以通过控制模块对数据的存储与传输设置两种机制，一种为触发型，一种为周期型。

触发型有两种情况，一是调试模块单独触发，当用户使用一个调试模块即可完成任务时，此时只需要设置调试模块中的触发条件，即探针数据直接在调试模块中触发检测，对满足触发条件的数据或者触发信息就地保存或者上传给控制模块（具体如何是否存储在本地还是上传给控制模块由用户通过控制模块控制或者设置）。当采集探针数据使用多个调试模块时此时可能需要综合所有数据进行触发检测，此时需要将各调试模块的数据或者trigger out汇总到控制模块中进行触发检测。

周期型主要为用户配置系统固定采集一段周期内的数据。

如果利用本发明对功能更大的系统进行触发采集时，单个调试系统不满足要求，这时通过将两个调试系统的级联子模块DM_cascade级联接口对接，当其中某个调试系统满足触发条件时，向本调试系统的调试模块发送trigger out以外，还会向邻近的调试系统发出trigger out 信号，实现多调试系统的级联协作。

由于本发明的每一个调试系统的调试模块可以采用一个调试模块，也可以采用两个或两个以上调试模块相互协作的方式，同时又可以存在多个调试系统，因此单个调试系统的调试模块数量可以不用设置太多，使得单个调试系统的复杂度降低，并且采用同种类的调试芯片（DebugFpga芯片）的调试系统全部为相同，减少了开发难度，并且降低了生产难度及后期维护难度及成本。本发明在控制模块上同时连接了若干个调试模块从而增大最大数据采集量并提升存储空间，以便更好适应不同场景尤其多功能大量数据调试情况，且相邻调试模块间存在数据共享通道，使得收集数据可以通过此共享通道，在模块间灵活分配存储和处理，以达到合理、充分利用系统中的存储空间及硬件处理资源提高处理效率的目的。

具体地，控制模块包括第一数据传输子模块、对外收发子模块、第一触发子模块、控制子模块、第一指令传输管理子模块以及级联子模块，其中第一数据传输子模块与所有的调试模块连接以接受调试模块中传送的数据，第一数据传输子模块和对外收发子模块连接，使得控制模块对这些数据进行处理并通过对外收发子模块进行上传并控制子模块接收来自对外收发模块的用户的指令数据；同时，在第一数据传输子模块还与第一触发子模块连接，控制模块设定第一触发子模块的触发条件，当数据满足触发条件时，由第一触发子模块发出触发信号。

第一指令传输管理子模块与控制子模块连接，用来向调试模块传输配置和控制指令，当有用户指令下传或者本地发生有效触发时，由控制模块发送指令经第一传输管理子模块传输给调试模块。

进一步地，控制子模块又与级联子模块连接，每两个Debug系统之间可以通过级联子模块进行级联，其中一个Debug系统中的控制模块作为主控制模块，由控制子模块统一进行指令传输协调分配控制。

进一步的，控制模块还包括第一数据压缩子模块，第一数据压缩子模块同时与第一数据传输子模块和对外收发子模块连接，当数据量较大时，为了避免控制模块上传速度限制整理性能，此时会对数据进行压缩处理，然后由对外收发子模块压缩后通过传输通道上传到上一级（PC等），最终通过图形化处理变为相应波形图。

控制模块通过上述第一指令传输管理子模块分别为调试模块配置不同的触发条件，每个调试模块分别根据各自的触发信息采集数据，当获得有效触发时会将触发信息传给控制模块，控制模块进行trigger combine检测，满足设定的触发条件后输出触发信号返回到调试模块，控制仿真验证平台中用来控制整体时钟的FPGA对调试过程进行暂停；另外一种是控制模块统一对采集上来的触发数据进行触发条件检测，满足设定的触发检测条件后控制模块输出触发信号返回到调试模块，控制验证平台暂停时钟。

而调试模块则包括第二数据传输子模块、存储控制子模块、本地存储子模块、第二触发子模块、探针数据接收子模块、指令传输管理子模块和指令输出子模块，其中，探针数据接收子模块负责对采集的IC仿真验证过程的探针数据；探针数据接收子模块与存储控制子模块连接，探针数据接收子模块与本地存储子模块连接以对所采集到的数据进行分配存储。

探针数据接收子模块与存储控制子模块连接，采集上来的探针数据交由存储控制子模块进行分配存储或直接传输。存储控制子模块分别与共享通道模块、本地存储子模块、第二数据传输子模块连接，使得存储控制子模块可以将探针数据共享到相邻调试模块或者存储于本地亦或者直接上传到控制模块。存储管理子模块也可以从本地存储子模块、共享通道模块读取数据上传给第三数据传输模块，进一步传输给控制模块进行处理，若干个调试模块之间通过共享通道串联以进行数据级联，使得本地存储子模块还可以交由共享通道传输到相邻的调试模块，由相邻调试模块种的存储管理子模块进行分配，这种方式既可以实现存储资源的共享，也可以实现处理功能单元性能共享。

两个调试系统（Debug系统）之间可以通过共享通道将两方的调试模块之间进行数据级联，从而极大的扩展了数据的存储量和分配的灵活度。调试模块传输数据的方向主要通过存储管理模块来判断及处理，数据传输三个方向为：本地存储，上传给控制模块（也称为Ctrl模块），通过共享通道传输给相邻调试模块（也称为Debug模块）。由用户设置直接读取还是预存储，通过存储管理来控制，当其他对象存储空间也不够时Debug系统暂停仿真验证平台，并向用户传输存储使用信息。本地存储空间通过写内存地址信息判断本地存储是否充足。

第二指令传输管理子模块和第二触发子模块连接，以便用户通过控制模块下发指令来设置第二触发子模块的触发条件。且控制模块中的第一指令传输管理子模块与各调试模块中的第二指令传输管理子模块连接，以使调试模块能够接收来自控制模块中发送的指令。

进一步地，也可以在存储控制子模块和第二数据传输子模块之间还设有第二数据压缩子模块（图中未示）以对数据进行压缩，提高数据上传速度。

基于上述调试系统（Debug系统），在控制模块和调试模块中都有触发子模块，并且每个触发子模块都含有触发输入、输出接口，用于触发的级联，控制模块的触发接口可用于系统间级联（即Debug系统之间的级联），调试模块的用于内部与控制模块的触发级联，触发条件统一由控制模块进行配置。

本申请具有多种触发机制，分别适用于不同的应用场景，分别为：Multi triggercombine（控制模块整合多个Debug触发信号），multi data Trigger detection（控制模块整合多个Debug数据进行触发检测）。

在一个用户使用多个调试模块的场景时，对于Multi trigger combine，每个调试模块的触发输出信号汇总到控制模块中，进行检测，当满足设定的触发检测条件后由控制模块发送指令经指令传输模块传给调试模块，之后再由调试模块的指令输出子模块输出给仿真验证平台，控制控制仿真验证平台做时钟暂停或者配置探针等操作（应用于单步调试）。

而对于multi FPGA data trigger detect，控制模块整合多个调试模块数据统一进行触发检测，当满足触发条件时，控制模块通过控制通道暂停仿真验证平台时钟数据可统一传输到控制模块中进行触发检测，满足设定的触发检测条件后，控制模块通过控制通道控制验证平台暂停时钟。

而当一套Debug系统不能满足用户的使用需求时，将两套Debug系统中的级联子模块对接，级联子模块中包含触发输入、输出信号，其中采用主从方式进行级联控制，即统一由一个控制模块做主控制，另外控制模块做辅助控制，此时主控制模块可通过复位及指令传输通道控制协调从属控制模块，当其中某个Debug系统满足触发条件时，其主控制模块除向本系统的调试模块发送触发输出信号以外，还会向邻近的Debug 系统发出触发信号，实现多系统级联协作；两套Debug系统中相应有效数据也可通过数据通道（共享通道）传输到主控制模块中进行统一处理并上传，可实现采集数据在Debug系统间高速传输，在单Debug系统数据量大无法完全本地存储或者处理时可以通过共享通道传输到相邻Debug系统进行存储处理，每个Debug系统都提供上传通道，当系统需要实时抓取并传输数据时可以通过级联实现多Debug系统同时上传，避免采集速率大于上传速率情况。

在其他实施例中，也可使多控制并行控制，此时主要通过各自触发机制，控制模块各自设置触发机制，在触发有效时各自输出有效数据，各控制模块通过指令和数据通道对彼此触发条件进行对比筛选出有效触发进行上传。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种FPGA仿真调试系统，其特征在于，包括至少一个调试系统，每个调试系统包括一个控制模块和至少一个调试模块；

所述控制模块控制该调试系统的仿真调试过程，接收用户设置的所有触发模块的触发条件和触发时序，以及接收数据存储和传输规则；

所述调试模块根据所述触发条件和触发时序与仿真验证平台进行交互实现仿真调试过程，并根据设置的数据存储和传输规则将采集的探针数据上传至控制模块，或者进行本地存储，或者发送给该调试系统的其他调试模块进行存储。

2.如权利要求1所述的FPGA仿真调试系统，其特征在于，所述调试模块包括与仿真验证平台连接用于采集探针数据的探针数据接收子模块，与所述探针数据接收子模块连接的存储控制子模块，与所述存储控制子模块连接的本地存储子模块；同一个调试系统的各调试模块的所述存储控制子模块通过共享通道串联。

3.如权利要求1所述的FPGA仿真调试系统，其特征在于，所述控制模块接收各调试模块根据所述触发条件发送的触发信息并进行判断，符合用户的设置时通知所述调试模块暂停调试，并将调试模块上传的对应探针数据传递给上一级设备；

所述调试模块获取到满足所述触发条件的探针数据时，发送对应的触发信息给所述控制模块，并根据所述控制模块的通知控制所述验证平台的时钟暂停。

4.如权利要求1所述的FPGA仿真调试系统，其特征在于，所述触发条件包括调试模块根据所采集到的探针数据中的特定的信号或数据将对应的一段探针数据传递给所述控制模块。

5.如权利要求1所述的FPGA仿真调试系统，其特征在于，当所述调试系统为多个时，所述控制模块通过级联子模块串联，且其中一个调试系统的控制模块作为主控制，其他调试系统的控制模块作为辅助控制，用户通过所述主控制设置各个调试系统的控制模块的触发条件和触发时序，所述主控制接收各辅助控制根据所述触发条件发送的触发信息并进行判断，符合用户的设置时将辅助控制上传的对应探针数据进行处理后传递给用户对应的终端设备。

6.如权利要求1至5任意一项所述的FPGA仿真调试系统，其特征在于，所述控制模块包括第一数据传输子模块、与所述第一数据传输子模块连接用于上传数据的对外收发子模块、与所述第一数据传输子模块连接的第一触发子模块、与所述第一触发子模块和对外收发子模块连接的控制子模块、与所述控制子模块连接的第一指令传输管理子模块。

7.如权利要求6所述的FPGA仿真调试系统，其特征在于，所述调试模块包括连接所述第一数据传输子模块和存储控制子模块的的第二数据传输子模块，与所述存储控制子模块和探针数据接收子模块连接的第二触发子模块、与所述第一指令传输管理子模块以及第二触发子模块连接的第二指令传输管理子模块。

8.如权利要求5所述的FPGA仿真调试系统，其特征在于，所述控制模块传递探针数据给用户时对探针数据进行处理包括对探针数据进行压缩，所述控制模块还包括第一数据压缩子模块，所述第一数据压缩子模块同时与所述第一数据传输子模块和对外收发子模块连接。

9.如权利要求7所述的FPGA仿真调试系统，其特征在于，所述存储控制子模块和第二数据传输子模块之间还设有第二数据压缩子模块。

Images