CN1124551C

CN1124551C - 用于热插入处理器到数据处理系统中的方法和系统

Info

Publication number: CN1124551C
Application number: CN00104741.8A
Authority: CN
Inventors: R·贝洛韦斯基; P·M·布兰德
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1999-03-25
Filing date: 2000-03-24
Publication date: 2003-10-15
Anticipated expiration: 2020-03-24
Also published as: JP3444489B2; JP2000311035A; US6282596B1; TW476025B; CN1268696A

Abstract

用于当数据处理系统运行时热插入处理器子系统到所述数据处理系统的系统总线的方法和系统，其中该系统总线包括多个用于支持可热插入的处理器子系统的位置，这里每个处理器子系统包括处理器和有关的电压调节器组件。响应处理器子系统已加到数据处理系统的系统总线的指示加电源到该处理器子系统。通过一个控制器在处理器子系统内的处理器上执行初始化例行程序，该控制器传递初始化数据给系统总线无关的处理器，使得附加的处理器子系统以对任何现有的在系统总线上工作的处理器的最小影响方式结合到数据处理系统中。

Description

用于热插入处理器到数据处理系统中的方法和系统

技术领域

本发明一般涉及改进的数据处理系统，具体涉及改进的用于热插入处理器到数据处理系统中的方法和系统。更具体地说，本发明涉及用于适应总线系统允许在数据处理系统中热插入处理器适配器的改进的方法和系统。

背景技术

对于数据处理系统，具体说个人计算机和服务器，适配器插件是印刷电路板，它使计算机能使用并不备有为其需要的连接器的外部设备或者能允许计算机升级到新的或不同的硬件。

适配器插件典型上是用系统总线或其他适配器总线，例如，外部部件互连(PCI)总线耦合到计算机系统的余部。这些总线给适配器插件供电，并从耦合到系统总线的其他设备和其他总线发送和接收控制和数据信号至和自适配器插件。

在早期的计算机系统中，所有适配器必须在计算机初次加电时被连上，以便适当地登记(初始化)计算机操作系统中的设备。在系统加电自测试(POST)期间检查这些设备。POST包括一组存储在系统的只读存储器(ROM)或固件中的一组例行程序，测试适配器看它们是否被适当地连接上。

在早期的系统中，如果一个适配器在POST期间不在总线上出现，则如果该适配器后来插在槽内(当计算机仍在运转时)，它就将不被识别。此外，总线不准备允许适配器插入到加电的总线槽内。相反，这些系统需要“重新启动”，以便能够同后加的设备连通和利用后加的设备。“重新启动”系指通过重新装入其最基本的例行程序指令重新启动计算机系统。利用软件本身(热启动)或通动起动系统的硬件，即，复位或电源按钮(冷启动)能启动系统。在启动后，能够利用各种已知的技术识别新的适配器。

另外，在普通的总线系统中，当加电源时移去一个适配器会造成对系统的严重降级。为移去一个有故障的或不需要的适配器，系统必须关掉电源，必须改变配置，以及必须重新启动系统。

随着“热插入”适配器的出现，不用重新启动就可以改变计算机系统的配置。热插入是一种性能，允许设备连接到加电的现用装置，例如，数据处理系统。此外，热插入更可取地具有当一个现用装置加电时设备与其断开的性能。在故障场合，不是使整个处理系统断电进行替换，而是移去有故障的热插入适配器并用新的热插入适配器替换。

为支持热插入适配器等等，最好配备数据处理系统在进行加上或移去适配器处理时系统不降级。典型地完成电路系统保护热插入适配器免受因安装到总线的电源冲击。此外，典型地提供进行增加新适配器和将该适配器结合进入系统使用的控制逻辑。另外，该控制逻辑最好进行新适配器的挪移然后从系统使用中移去该适配器。

在为适配器插件，例如，个人计算机存储卡国际协会(PCMCIA)插件等提供热插入适配器方面已取得很多进展。然而，会更可取的是也提供热插入处理器适配器允许不降级系统而替换有故障的处理器和允许加处理器到系统以改进系统的数据处理能力。处理器适配器的利用需要相当复杂的控制以便维持总线线阻抗的平衡，如将被进一步说明的。

图1说明沿正面系统总线18的多个处理器插件11a，11b和11d的现有技术原理图，其中每个处理器插件最好地包括一个处理器和有关的高速缓冲存储器的中央处理单元(CPU)负载。具体说，描写的总线结构是个带有IA-32槽2处理器插件的IA-32槽2GTL+总线，如现有技术中众所周知的。经有关的CPU连接器14a-14d供给每个处理器插件一个时钟信号、稳压电源和总线信号。在该实施例中，时钟源24提供一个100-133MHz时钟信号给核心芯片组(Core chip set)26和CPU连接器14a-14d中的每一个以便调整用于每个处理器的时间周期。芯片组26可以是一个PCI主机电桥或其他类型主机电桥。

相应的CPU稳压器组件(VRM)20a-20d提供一个稳压电源V_CC给每个处理器插件11a，11b和11d和终端插件12。处理器插件11a，11b和11d中的个别处理器插件和有关的CPU VRM 20a-20d中的CPU VRM的组合形成处理器子系统。由于处理器插件典型地包括带有支持数据高速缓冲存储器的处理器，每个CPU VRM 20a-20d包含核心VRM28a-28d和L2 VRM 29a-29d，其中，每个核心VRM 28a-28b调整到处理器的V_CC-核心电源，而每个L2 VRM 29a-29d调整到与其有关的高速缓冲存储器的V_CC-L2电源。

仍参照图1，4个CPU连接器14a-14d被说明为在单一的正面总线18上可以支持1到4个处理器插件。具体说对于GTL+总线接口，必须维持25欧姆传输线终端阻抗。为了维持所需要的传输线终端阻抗，沿正面总线18分配有终端电阻器，其中每个终端电阻被供给一个电压V_tt。具体说，端接电阻17a和17b在每端端接正面总线18。此外，对于每个经CPU连接器14a-14d连接到正面总线18的处理器插件11a，11b和11d或终端插件12，包括处理器内的上拉电阻器13a-13d以平衡跨在正面总线18上的阻抗。终端插件12提供负载平衡以维持传输线阻抗。

如所述的那样，为了维持优选的传输线终端阻抗，处理器插件11a，11b和11d或终端连接器插件12必须填充每个CPU连接器14a-14d。该配置是固定的，在系统工作期间不能改变。例如，为了用一个额外的处理器代替终端连接器插件12，必须使系统断电，移去终端插件12，插入那个新的处理器的插件，以及使系统重新加电。如果现有的处理器插件出故障，为了替换该出故障的处理器插件也利用同样的过程。只当重新启动系统时，新处理器插件才结合到数据处理系统中。

在图1的例子中和在其他总线结构中，优选的是为了当电源加到个人计算机或服务器时可以重新配置处理器配置，处理器插件和/或VRM调节器是可热插入的。如上所述，当对系统做改变时，维持总线阻抗是重要的。

发明内容

因此，本发明的目的是提供改进的数据处理系统。

本发明的另一个目的是提供改进的用于在数据处理系统中热插入处理器的方法和系统。

本发明的再另一个目的是提供改进的用于适应总线系统以允许在数据处理系统中热插入适配器的方法和系统。

如现在将描述的那样来达到上述目的。提供这样的方法和系统，即，当所述数据处理系统是处于现用时用于热插入处理器子系统到数据处理系统的系统总线，其中该系统总线包括多个用于支持可热插入的处理器子系统的部位，这里每个处理器子系统包括一个处理器和有关的电压调节器组件。根据处理器子系统已加到数据处理系统的系统总线的指示将电源加到处理器子系统。通过传送初始化数据到与系统总线无关的处理器的控制器在处理器子系统内的处理器上执行初始化子系统，这样使得附加的处理器子系统以对现有的工作在系统总线上的处理器的最小影响方式结合到数据处理系统中。

根据本发明的一个方面，提供一种当电源加到数据处理系统时热插入处理器子系统到所述数据处理系统的系统总线的方法，其中所述系统总线包括多个用于支持可热插入的处理器子系统的位置，这里每个所述处理器子系统包括处理器和有关的电压调节器组件，所述的方法包括以下步骤：

根据处理器子系统已加到所述系统总线的指示，加电源到所述处理器子系统；

通过一个控制器传递初始化数据到与所述系统总线无关的所述处理器执行在所述处理器子系统内的一个处理器上的初始化例行程序，使得附加的处理器子系统结合到数据处理系统中。

根据本发明的另一个方面，提供一种用于热插入处理器子系统到数据处理器的系统总线的系统，这里所述处理器子系统包括处理器和有关的电压调节器，所述系统包括：

用于维持沿系统总线的总线终端线阻抗而与任何热插入的处理器子系统无关的装置；

用于当热插入所述处理器子系统在所述系统总线上时加电到所述处理器子系统的热插入控制器；以及

所述热插入控制器发送初始化数据至所述处理器子系统中的所述处理器以初始化与所述系统总线无关的所述处理器。

附图说明

在所附的权利要求中陈述了认为是本发明特有的新颖特点。但是，当结合附图阅读时参照以下示例性实施例的详细说明会最好地理解发明本身以及优选的使用方式、进一步的目的和其优点。附图中，

图1描绘现有技术的沿系统总线的多个处理器插件的原理图；

图2说明本发明的优选实施例可对其应用的数据处理系统的方块图；

图3描绘可热插入的系统总线的原理图表示；

图4说明用于控制加热插入处理器适配器的过程的高级逻辑流程图；以及

图5描绘用于控制移去热插入处理器适配器的过程的高级逻辑流程图。

具体实施方式

现在参照这些图，现在特别参照图2，在那里描绘了一个数据处理系统的方块图表示，本发明的优选实施例可适用于这个数据处理系统。环境是数据处理系统10，它包括多个处理器30a-30d，其中每个处理器最好至少包括与其有关的一级高速缓冲存储器。更可取地，处理器30a-30d中的每一个都包括一个带有与其结合的处理器电路的适配器。此外，更可取地，如将被进一步描绘和说明的那样，处理器30a-30d中的每一个都可以热插入到沿系统总线18和任何附加处理器支持的总线可用的多个槽中。另外，在阅读该说明后，如何利用其他数据处理系统和/或数据处理系统结构实现本发明对于本专业技术人员会是显见的。

如将被进一步说明的来自电压调节器组件(VRM)20a-20d的稳压电源供处理器30a-30d中的每一个。每个处理器和有关的VRM 20a-20d将被称为处理器子系统，其中最好是处理器子系统的处理器和VRM都可以热插入到数据处理系统10中。

数据处理系统10也包括连接到系统总线18的存储部件32，最好包括多种类型的包括只读存储器(ROM)和随机存取存储器(RAM)的存储器。在ROM中典型地存储多个例行程序，其中每个例行程序典型地包含多个处理器步骤。每个例行程序还可以被表示为要在数据或执行步骤上完成的功能。此外，在ROM或其他固件内包含测试外部设备以保证合适操作的例行程序。

在ROM内，一个具有包括应用例行的操作系统在工作。如将为本专业技术人员所认识到的，存储器32包括许多单独的易失性存储组件，当提供电源给数据处理系统10时它们存储操作，系统的程序段、应用软件和其他数据。

处理器30a-30d和存储部件32也通过PCI主机电桥34耦合到数据处理系统10的PCI总线37。PCI主机电桥34提供一个低等待路径，处理器可以经过该路径直接访问映射总线存储器内的任何地方的PCI设备和/或I/O地址空间。PCI主机电桥34也提供一个允许PCI设备直接访问存储部件32的高带宽路径。

一个小的计算机系统接口(SCSI)控制器64也附到PCI总线37上，它被用来控制硬驱动器66或其他数据存储系统。另外，图形适配器54耦合到PCI总线37，它控制最好是用户接口的视频显示器56。此外，通信适配器48也可附到PCI总线37上。通信适配器48可以使软件和数据经链路49在数据处理系统10和外部设备之间传递，其中链路49可以是以太网、令牌环或其他网络链路。经通信适配器48传递的软件和数据是以这种形式，即，能经通信链路49被通信适配器48接收或发送的电子、电磁、光的信号或其他信号。具体说，通信适配器48提供一种方法，通过这种方法数据处理系统10可以同网络，例如，局域网(LAN)或“互联网”接口。

扩展总线电桥38，例如，PCI到ISA总线电桥可以被用于将工业标准结构(ISA)总线40同PCI总线37耦合。如被说明的，键盘41、鼠标器42和I/O控制器36可以加到ISA总线40上，用于执行I/O功能。外存储器44同I/O控制器36耦合，在那里辅助存储器44内的每个设备最好被赋于一个ID号码，通过它操作系统可以识别每个设备。辅助存储器44包括，例如，硬盘驱动器46，可装卸存储器驱动器50和接口52。此外，依允许也可包括其他设备。可装卸存储驱动器50可代表软盘驱动器、磁带驱动器、光盘驱动器，或者其他对可装卸存储装置60读和写的数据驱动器。可装卸存储装置60代表软盘、磁带、光盘，或者任何其他被可装卸存储驱动器50读和写的数据存储装置。如会被本专业技术人员认识到的，可装卸存储装置60包括计算机可使用的储存着计算机软件和/或数据的存储媒体。

在另外的实施例中，辅助存储器44可以包括其他的用于允许计算机程序或其他指令装入到数据处理系统10中的类似装置。这样的装置包括，例如，可装卸存储装置62和接口52。实例可以包括程序盒式磁带及盒式磁带接口、可装卸芯片(例如，电可擦除可编程只读存储器(EEPROM)、可编程只读存储器(PROM)或PCMCIA插件)及有关插座和其他可装卸存储设备62及允许软件和数据从可装卸存储设备62传递到数据处理系统10的接口52。

一个内集成电路(I²C)接口可以控制热插入控制器70。该I²C接口是个同计算机系统一起用的公共接口。该I²C接口典型地起源于从如像业务处理器31这样的I²C控制器设备。热插入控制器70通过如被I²C信号控制的PWR_EN、EN和CFG信号控制热插入适配器的装和卸，I²C信号控制电源和信号的允许/禁止以及配置。

此外，热插入控制器70控制发光二极管(LED)业务指示器72、LED业务指示器72最好包括3个不同彩色的用于每个处理器子系统的LED指示器。另外，3个指示灯最好是绿色、琥珀色和红色。如果处理子系统是工作的，绿色指示器灯保持被点亮状态。如果处理器子系统是出故障的，红色指示器保持被点亮状态。如果处理器子系统对移除是允许的，或者槽对于加一个子系统是允许的，琥珀色指示器保持被点亮状态。此外，如果用户请求探测一个处理器，用于该处理器子系统的琥珀色指示灯会闪烁。

业务处理器31典型地控制数据处理系统10的诊断管理。业务处理器31最好是综合的子系统解决方案，这个解决方案与硬件和操作系统无关，通过监视、记录事件和报告数据处理系统10内的工作条件来补充硬件、此外，业务处理器31最好包括它自己有关的存储器和控制器子系统。

利用在类似于以上参照图2描述的数据处理系统环境中执行的软件和硬件最好地实现本发明。于是，术语“计算机程序产品”被用于一般指的是存储在辅助部存储器44或硬盘驱动器46中的程序。然而，程序也可存储在数据处理系统10的其他数据存储单元。这些计算机程序产品是用于给数据处理系统10提供软件的装置。

计算机程序或计算机控制逻辑被作为操作系统和应用程序存储在存储器32和/或辅助部存储器44中。计算机例行也能借助通信适配器48被接收。所有这样的计算机程序当被执行时使数据处理系统10能够使用如在这里讨论的本发明的性能。因此，这样的计算机程序相当于数据处理系统10的控制器。而且，同业务处理器31有关的计算机程序或计算机控制逻辑可以控制热插入适配器的启动的热插入控制器70的功能。

现在参照图3，在那里说明可热插入系统总线的原理图表示。对于原理性的例子，图1的正面系统总线已适合提供热插入处理器插件和VRM。在使该正面系统总线适合提供热插入处理器插件时，最好是维持25欧姆传输线阻抗使得相同的IA-32槽2处理器插件不用重新配置就能热插入。此外，正面系统总线被修改，从而终端插件对于空槽不必要。因此，当电源加到那里时可以从数据处理系统10插入或移去每个处理器插件11a，11b和11d和CPU VRM 20a-20d。如在本专业中众所周知的，处理器插件11a，11b和11d可以同CPU连接器14a-14d接口。

电源是有选择地加到处理器子系统。如被功率FET开关所调节的，VTT VRM 84施加Vtt电源至每个连接的处理器插件11内的一个负载。如被I²C信号所控制的，热插入控制器70为每个处理器插件11a，11b和11d槽提供PWR_EN信号，该插件槽使VTT功率FET开关86能够加电源给有关的处理器插件11a，11b和11d。另外，热插入控制器70还通过CPU功率FET开关82调节到每个CPU VRM 20a-20d的电源。当来自热插入控制器70的PWR_EN信号启动有关CPU功率FET开关82时，12V和5V电源只加到CPU VRM 20a-20d。

此外，时钟有选择地加到每个处理器子系统和从每个处理器子系统拆除。具体说，时钟源25a-25e通过I²C信号各自加到每个CPU连接器14a-14d和核心芯片组26以及从每个CPU连接器14a-14d和核心芯片组26撤除。时钟源的启动将发生在业务处理器通过I²C信号启动电源到有关的CPU插件的同时和正好在其之后。

4个槽被说明用于处理器子系统A、B、C和D。作为例子，将详细地说明加处理器子系统A，然而这里的说明也适用于任何其他处理器子系统。利用输入12V_A、5V_A、磁心-VID[4：0][A]、L2_VID[4：0][A]和PWR_EN[A]说明CPU[A]VRM 20a。磁心-VID[4：0][A]和L2_VID[4：0][A]信号是处理器插件11a供给的电压标志符，合有规定输出到处理器和高速缓冲存储器的必要电压的值。输入12V_A和5V_A当PWR_EN[A]高的时候只从热插入控制器70供到CPU[A]VRM 20a。当PWR_EN[A]高时，CPU功率FET开关82被使得能够输出12V_A和5V_A到CPU[A]VRM 20。此外，CPU[A]VRM被使得当PWR_EN[A]高时能够接收输入。在同时，当PWR_EN[A]高时VTT功率FET开关86被使得能够输出VTT[A]。VTT[A]供给处理器插件11a和CPU[A]连接器14a。于是，加上处理器插件11a之后，PWR_EN[A]信号启动所述的到处理器插件11a的电源。此外，时钟源25b被启动。而且，对于任何附加的处理器插件，有关的PWR_EN[A：D]信号启动到有关处理器插件的电源。同样地，对于任何移去的处理器插件，PWR_E[A：D]信号禁止到有关的适配器插件的电源。

在电源适当地加到处理器子系统A和它的时钟源稳定后，但在启动FET开关80a之前，业务处理器在处理器插件11a上执行初始化步骤以准备处理器插件11a被放在正面总线18上。此外，业务处理器通知操作系统(OS)一个热插入事件已发生，因此所有处理器操作暂停。最好，业务处理器发出软复位给所有沿正面总线18的处理器，并同时启动FET开关80a，因此所有的处理器在同一周期投入服务。通过利用有I²CI/O的热插入控制器，完成一般需要正面总线18运行的初始化功给，与正面总线18和任何附加到那里的处理器子系统无关。

为了达到25欧姆传输线终端阻抗，有必要在热插入期间维持跨接正面总线18的电源平衡。因而，VTT加在每个正面终端电阻16a-16f，在那里终端电阻16a-16f加在正面总线18的以及与每个连接器14a-14d有关的每端，以致当FET 80a-80d中的任何一个不启动时，在每个槽提供终端负载，从而维持25欧姆传输线终端阻抗。每个FET开关80a-80d提供每个连接器14a-14d的正面隔离以在热插入操作期间维持电气完整性。最好，每个FET开关80a-80d匹配在100+MHz运行的槽-2 GTL+的电气的、拓扑的和性能的要求，或者在另外的实施例中匹配特定总线的要求。最好连接在连接器14a-14d总线的背面上的终端电阻R_term78a-78d可在从30欧姆到150欧姆的范围，以当电源加到处理器子系统时提供从每个FET开关80a-80d到每个连接器14a-14d的等效传输线阻抗。Rterm的数值依赖并取决于总线设计的点到点拓扑的电气仿真。

现在参照图4，在那里说明用于控制附加包括处理器插件和有关VRM的热插入处理器子系统的过程的高级逻辑流程图。当用户安装一个新的处理器插件和有关VRM时，引起该过程。该过程在方块100开始，进行到方块102。方块102描绘接收来自I²C的在一特定槽内已安装一个处理器子系统的指示符。在一个方法中，可以包括软件，通过它用户指示安装该处理器子系统。在另一方法中，可以提供一种硬件特征，由此当安装一个处理器子系统时用户关闭一个门或轻按一个开关。也可以利用其他指示已安装一个处理器子系统的方法。

此后，方块104说明启动用于其中已加上处理器子系统的特定槽的PWR_EN信号。以后，方块106描绘启动时钟源到特定槽。其次，方块108描绘传送CFG信号以探测特定处理器子系统的存在。方块110说明确定是否探测到特定处理器子系统的存在。如果没探测到特定处理器子系统，过程进行到方块118。方块118描绘通过LED指示器指示错误。以后，方块120说明移去用于特定处理器子系统的PWR_EN和时钟信号，之后过程返回。但是，如果在方块108探测到特定的处理器子系统，过程转到方块112。

方块112描述设置用于特定处理器子系统的处理器插件的加电配置特征。由业务处理器通过I²C发送命令给热插入控制器完成这些功能。然后，热插入控制器直接驱动一组经CFG到处理器插件的处理器信号引脚，并采样通过那里的数据结果。实现如先进的可编程中断控制器(APIC)标识(ID)选择这样的特征，在那里APIC ID选择规定用于正面总线仲裁的APIC群集器组和对称多处理(SMP)代理ID。此外，处理器核心时钟频率比，处理器中顺序排队(IOQ)深度、各种错误信号的处理器习惯、处理器运行BIST的加电选择等等属为由业务处理器控制所需的格局选择之列。

此后，方块114描绘执行用于处理器插件的处理器BIST。其次，方块116说明确定BIST状态引脚是否被置位。每个处理器提供一个由业务处理器采样的因而能被用于当处理器BIST出故障时中断维护处理器的BIST状态引脚。在处理器BIST出故障的情况下，BIST状态引脚置位，过程转到方块118，方块118如上述运行过程。

在处理器BIST状态引脚未置位的情况下，过程转到方块117。方块117描绘确定BIST是否完成。如果BIST未完成，过程转到方块116直到故障或完成为止。如果BIST完成，过程转向方块122。方块122说明指定处理器插件作为应用处理器(AP)。具体说，处理器子系统的处理器将试图协商任何其他附加到正面总线的处理器以确定该处理器是否将是引导程序处理器(BSP)，或者该处理器是否将是AP。BSP负责引导操作系统(O/S)，曾经O/S盛行，作为AP运行BSP功能。对于一个系统的每次重新引导，所有在正面总线上的AP将在具有中断禁止的暂停状态保持待用状态，一直到从BSP接收到INIT或启动处理器间中断(IPI)消息，AP响应该信息而被初始化。

因为处理器插件由于有关的FET开关被禁止而与系统中的其他处理器隔离，所以热插入控制器将通过模拟处理器的本地APIC，与处理器协商，结果起一个BSP的作用，目标是让附加上的处理器成为AP而不成为BSP，因为O/S已是有效的并在运行。热插入控制器暂分配给处理器一个代理ID或指定处理器作为AP的低优先权的APIC仲裁ID。

此后，方块124描绘发送第一个引导程序处理器间中断(BIPI)消息给处理器，使处理器清除在处理器的本地APIC中的BSP位。以后，允许处理器获得APIC总线仲裁以通过热插入控制器将它的BIPI传播给业务处理器。方块126说明确定业务处理器是否接收传播的BIPI。如果接收不到传播的BIPI，过程转到方块124，在那里再发送BIPI。如果接收到传播的BIPI，过程转到方块128。

然后，业务处理器将请求系统和附加到正面总线的所有处理器子系统短暂停顿，使得当被供给一个断定EN信号使它联机时能够启动FET开关。在进行这个请求时，业务处理器起动若干控制机构。具体说，方块128描绘发送一个请求给O/S暂停所有现用的处理器，类似系统暂停命令。其次，方块130说明确定所用现用的处理器是否暂停。如果所有现用的处理器未暂停，过程在方块130重复。如果所有现用的处理器暂停，过程转到方块132。业务处理器经I²C总线同核心芯片组连通以监视正面总线，使得核心芯片组将通知业务处理器何时所有处理器导致了总线暂停事务而进入暂停状态。此后，方块132描绘发出系统INIT#，即软复位，给所有加到正面总线的处理器，以及同时启动与特定槽有关的FET开关，由此所有沿正面总线的处理器处于启动状态并被允许在同一周期沿正面总线处理。在方块132以后，过程返回。

现在参考图5，在那里说明用于控制移去热插入处理器子系统的过程的高级逻辑流程图。如所描绘的，处理过程在方块140开始，进行到方块142。方块142说明接收要移去一个特定的处理器子系统的指示符。在一个方法中，可以包括通过它用户指示要移除该处理器子系统的软件。此后，方块144描绘通知OS从运行状态中移除该处理器子系统的处理器。移除运行状态中的处理器时，从处理器停下工作负载，刷新处理器的高速缓冲存储器，以及置处理器空闲。其次，方块146说明禁止用于要被移除的处理器子系统的特定槽的PWR_EN信号。最后，方块148描绘对用户提供一个移除该处理器子系统是安全的指示。指示器可以以软件的形式，或者可利用用于适配器的LED指示灯。其后，过程返回。

虽然已在这里叙述了本发明的一个优选实施例，然而，一旦本专业技术人员了解了基本本发明思想，就会出现这个实施例中的变化和修改。因此，这意味着所附的权利要求书将被认为既包括该优选实施例也包括如在本发明精神和范围内所有这样的变化和修改。

Claims

1.一种当电源加到数据处理系统时热插入处理器子系统到所述数据处理系统的系统总线的方法，其中所述系统总线包括多个用于支持可热插入的处理器子系统的位置，这里每个所述处理器子系统包括处理器和有关的电压调节器组件，所述的方法包括以下步骤：

2.按照权利要求1的热插入处理器子系统的方法，所述方法还包括以下步骤：

响应电源加到所述处理器子系统，验证所述处理器子系统的正确安装；以及

响应所述处理器子系统的不正确安装，从所述处理器子系统中移除电源。

3.按照权利要求1的热插入处理器子系统的方法，所述的响应处理器已加到所述数据处理系统的所述系统总线的指示加电源到所述处理器子系统的步骤还包括步骤：

施加电源到所述处理器子系统内的电压调节器，这里所述电压调节器调节对所述处理器和与所述处理器有关的高速缓冲存储器的所说电源的施加。

4.按照权利要求1的热插入处理器子系统的方法，所述的根据处理器已加到所述数据处理系统的所述系统总线的指示施加电源到所述处理器子系统的步骤还包括步骤：

施加终端电源到附加所述处理器的连接器的终端总线段，这样使得沿所述终端总线段维持特定总线终端线阻抗。

5.按照权利要求1的热插入处理器子系统的方法，所述的通过一个控制器传递初始化数据到与所述系统总线无关的所述处理器执行在所述处理器子系统内的一个处理器上的初始化例行程序的步骤还包括步骤：

通过在终端总线段的信号访问所述处理器，这里所述终端总线段连接在所述处理器和所述系统总线之间，但与所述系统总线隔离直到被所述控制器启动为止。

6.按照权利要求1的热插入处理器子系统的方法，所述的通过一个控制器传递初始化数据到与所述系统总线无关的所述处理器执行在所述处理器子系统内的一个处理器上的初始化例行程序的步骤，还包括步骤：

启动所述处理器和所述系统总线之间的开关使得允许所述处理器响应所述处理器完成所述初始化接入所述系统总线。

7.按照权利要求1的热插入处理器子系统到数据处理系统的系统总线的方法，所述方法还包括步骤：

响应所述处理器所述初始化的完成，使所述处理器处理沿所述数据处理系统中的所述系统总线的数据。

8.按照权利要求1的热插入处理器子系统到数据处理系统的系统总线的方法，所述方法还包括步骤：

响应接收到移除特定处理器子系统的指示；

通知所述操作系统从运行中移除所述处理器子系统；

从所述处理器子系统中移除电源；

提供所述处理器子系统已被禁止并可以从所述数据处理系统中移除的指示使得不扰动所述终端线阻抗而从所述系统总线移除一个处理器子系统。

9.一种用于热插入处理器子系统到数据处理器的系统总线的系统，这里所述处理器子系统包括处理器和有关的电压调节器，所述系统包括：

10.按照权利要求9的用于热插入处理器子系统的系统，所述的用于维持沿所述系统总线的总线终端线阻抗与任何热插入的处理器子系统无关的装置还包括：

在所述系统总线的每端和在每个处理器连接的连接器上的终端电阻；以及

加在每个所述终端电阻的终端电压。

11.按照权利要求10的用于热插入处理器子系统的系统，所述系统还包括：

在每个终端总线段的终端总线段电阻；以及

加在每个所述终端总线段电阻的所述终端电压。

12.按照权利要求9的用于热插入处理器子系统的系统，所述热插入控制器还包括：

用于验证所述处理器子系统的正确安装的装置；以及

用于响应所述处理器的不正确安装从所述处理器子系统中移除电源的装置。

13.按照权利要求9的用于热插入处理器子系统的系统，其中所述热插入控制器能够使电源加到所述处理器子系统内的电压调节器，这里所述电压调节器调节施加所述电源到所述处理器和与所述处理有关的高速缓冲存储器。

14.按照权利要求9的用于热插入处理器子系统的系统，其中所述热插入控制器能够使终端电源加到附加所述处理器的连接器的终端总线段。

15.按照权利要求9的用于热插入处理器子系统的系统，其中所述热插入控制器通过在终端总线段的信号访问所述处理器，这里所述终端总线段被连接在所述处理器和所述系统总线之间，但与所述系统总线隔离，直到被所述控制器启动为止。

16.按照权利要求9的用于热插入处理器子系统的系统，所述系统还包括：

用于将处理器与所述系统总线隔离的装置；以及

所述控制器，用于在通过所述控制器初始化热插入的处理器后控制移除用于将所述处理器与所述系统总线隔离的所述装置，使得允许所述处理器接入所述系统总线。

17.按照权利要求9的用于热插入处理器子系统的系统，所述系统还包括：

用于通知操作系统从运行中移除处理器子系统的装置；

用于禁止电源到所述处理器子系统的所述控制器；

用于提供所述处理器子系统被禁止和可从所述数据处理系统移除的指示的装置。