CN112447731A - 反熔丝器件、反熔丝单元结构及其制备方法 - Google Patents

Abstract

本发明提供一种反熔丝器件、反熔丝单元结构及其制备方法，属于半导体技术领域。反熔丝器件包括第一掺杂区、第二掺杂区、第一栅极介质层和第一栅极导电层，其中，第一栅极介质层包括填充有导电材料的凹槽，凹槽在垂直于衬底方向的最大深度小于第一栅极介质层的厚度；第一栅极导电层覆盖凹槽且与凹槽内的导电材料连接。第一栅极介质层更容易被高电场击穿，从而可以减小向反熔丝器件施加的电压。对于多个反熔丝器件，可保证击穿电压和击穿位置都相对一致。通过调整反熔丝器件各部分的结构、位置和尺寸，能够缩小器件尺寸，还能实现与其他半导体工艺兼容，简化整个制备过程。

Description

反熔丝器件、反熔丝单元结构及其制备方法

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种反熔丝器件及其制备方法，还涉及一种反熔丝单元结构及其制备方法。

背景技术

反熔丝器件(Anti-fuse)是一次性可编程器件(OTP，One Time Program)，广泛用于DRAM、NAND等存储器中。

反熔丝器件是一种由两个导电层及介于导电层之间的介质层构成的半导体器件。未编程时，导电层被介质层隔开，反熔丝两端断路。编程时(外加高压)，介质层被高电场击穿，两侧的导电层之间形成电连接，反熔丝短路(熔通)。这种熔通过程在物理上是一次性的、永久性的、不可逆的。利用反熔丝通、断两种状态可以分别代表逻辑“0”和逻辑“1”。

相关技术中，专利US5909049中公开了一种反熔丝器件，具有N+区和N-区，反熔丝器件的反熔丝层完全位于N-区上，反熔丝器件的反熔丝层比选择晶体管的栅介质层更薄。该技术方案形成反熔丝器件的N+区对反熔丝器件的性能没有影响，增大了反熔丝器件的面积。该技术方案的氧化层与反熔丝层为不同材料，在反熔丝层边缘会因为应力不同等原因更容易产生缺陷，导致反熔丝器件的击穿电压大小一致性差。

专利US7402855中公开的反熔丝器件具有可变厚度栅氧化层，薄的栅氧化层为击穿区，反熔丝器件具有轻掺杂漏(LDD)结构，反熔丝器件具有源/漏区。该技术方案利用标准CMOS技术制造反熔丝器件，但薄栅氧化层与侧壁交界处，因为材料不同，在该交界处更容易产生缺陷，导致反熔丝器件在该交界处更容易被击穿，从而导致反熔丝器件的击穿电压大小一致性差，且该技术方案包含源漏区，导致反熔丝器件的面积更大。

专利US6130469中公开了一种反熔丝器件，栅介质层在拐角处的厚度很难控制，造成击穿电压大小的一致性差。

专利US6956258中公开了一种反熔丝器件，栅介质层的厚度很薄且厚度均匀，在反熔丝栅极加电压时，栅介质层会在有缺陷或最薄的位置被击穿，但栅介质层的缺陷或最薄的位置是随机的，从而导致该技术方案击穿的位置也是随机的。

专利US8026574B2中公开了一种反熔丝器件，具有可变厚度栅极氧化物，薄的栅极氧化物为击穿区域，薄的栅极氧化物可以为矩形或三角形，厚的栅极氧化物与选择晶体管的栅极氧化物厚度相同；反熔丝器件还具有轻掺杂漏区、沟道区域。该技术方案在正常工作时(假设薄的栅极氧化层未被编程击穿)，利用厚的栅极氧化物可以阻止薄的栅极氧化物被击穿，轻掺杂漏区进一步减弱了薄的栅极氧化物被击穿的风险，厚的栅极氧化物和轻掺杂漏对应的器件实际上等效为选择晶体管。

因此，现有的反熔丝器件结构和制备上都还存在一定的缺陷，例如击穿电压过高、击穿电压大小一致性差、尺寸大、与CMOS工艺不兼容等，影响了半导体器件的性能和量产。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于提供一种反熔丝器件及其制备方法、反熔丝单元结构及其制备方法，解决现有技术存在的一种或多种问题。

根据本发明的第一个方面，提供一种反熔丝器件，包括：

第一掺杂区，形成于一衬底上；

第二掺杂区，设于所述第一掺杂区中，且与所述第一掺杂区具有相同的掺杂类型，且所述第二掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度；

第一栅极介质层，至少部分设于所述第一掺杂区上；所述第一栅极介质层包括凹槽，所述凹槽内填充有导电材料，所述凹槽在垂直于所述衬底方向的最大深度小于所述第一栅极介质层的厚度；

第一栅极导电层，设于所述第一栅极介质层上，覆盖所述凹槽且与所述凹槽内的导电材料连接。

在本发明的一种示例性实施例中，所述反熔丝器件还包括：

第一阱，为深阱，设于所述衬底上；

第二阱，设于所述第一阱中，所述第二阱和所述第一阱具有不同的掺杂类型，且所述第二阱和所述第一掺杂区具有不同的掺杂类型；

其中，所述第一掺杂区设于所述第二阱中。

在本发明的一种示例性实施例中，所述衬底为P型衬底，所述第一掺杂区为N型掺杂。

在本发明的一种示例性实施例中，所述凹槽的数量为多个。

在本发明的一种示例性实施例中，各所述凹槽在垂直于所述衬底方向的最大深度相同。

在本发明的一种示例性实施例中，所述凹槽底部至所述第一栅极介质层底部的距离为2nm～3nm。

在本发明的一种示例性实施例中，所述凹槽内填充的导电材料为多晶硅，所述多晶硅具有间隙仓。

在本发明的一种示例性实施例中，所述反熔丝器件还包括侧壁，所述第一栅极导电层在所述衬底上的投影位于所述第一栅极介质层的投影内，所述侧壁设于所述第一栅极介质层上，且覆盖所述第一栅极导电层的两侧。

在本发明的一种示例性实施例中，所述反熔丝器件还包括侧壁，所述第一栅极介质层和所述第一栅极导电层在所述衬底上的投影完全重叠，所述侧壁同时覆盖所述第一栅极介质层和所述第一栅极导电层的两侧。

在本发明的一种示例性实施例中，所述反熔丝器件还包括隔离区，所述隔离区位于所述衬底上，且至少位于所述第一掺杂区远离所述第二掺杂区的一侧；

其中，所述第一栅极介质层的一部分位于所述隔离区上，另一部分位于所述第一掺杂区上。

在本发明的一种示例性实施例中，所述第一栅极介质层在所述衬底上的投影全部位于所述第一掺杂区的投影内。

在本发明的一种示例性实施例中，所述第一栅极导电层的材料为多晶硅、氮化钛和金属钨中的一种或多种。

在本发明的一种示例性实施例中，所述第一栅极介质层为二氧化硅。

在本发明的一种示例性实施例中，所述反熔丝器件还包括：

阻挡层，覆盖于所述第一栅极导电层；

金属层，覆盖于所述阻挡层。

根据本发明的第二个方面，提供一种反熔丝单元结构，包括：

上述任意一项所述的反熔丝器件；

选择晶体管，设于所述衬底上，至少包括第二栅极介质层、第二栅极导电层、第三掺杂区和第四掺杂区；所述第三掺杂区和第四掺杂区的掺杂类型均与所述第一掺杂区相同，且所述第三掺杂区和第四掺杂区的掺杂浓度大于所述第一掺杂区；

其中，所述第三掺杂区电连接于所述第二掺杂区。

在本发明的一种示例性实施例中，所述第一栅极介质层和第二栅极介质层厚度相等，且上表面平齐；和/或，所述第一栅极导电层和第二栅极导电层厚度相等，且上表面平齐。

在本发明的一种示例性实施例中，所述第三掺杂区和所述第二掺杂区共用同一掺杂区。

在本发明的一种示例性实施例中，所述反熔丝器件包括第一阱和第二阱；所述第一阱为深阱，设于所述衬底上；所述第二阱设于所述第一阱中，与所述第一阱具有不同的掺杂类型；其中，所述第一掺杂区、第三掺杂区和第四掺杂区均设于所述第二阱中，且所述第一掺杂区、第三掺杂区和第四掺杂区均与所述第二阱具有不同的掺杂类型。

在本发明的一种示例性实施例中，所述第三掺杂区和第四掺杂区具有与所述第二掺杂区相同的掺杂浓度。

在本发明的一种示例性实施例中，所述第三掺杂区和所述第二掺杂区之间具有隔离区。

根据本发明的第三个方面，提供一种上述任意一项所述的反熔丝器件的制备方法，包括：

提供所述衬底；

在所述衬底上形成所述第一掺杂区；

在所述第一掺杂区上形成具有所述凹槽的所述第一栅极介质层；

在所述凹槽内填充所述导电材料；

在所述第一栅极介质层上形成所述第一栅极导电层，且使所述第一栅极导电层覆盖所述凹槽；在所述第一掺杂区中形成所述第二掺杂区。

在本发明的一种示例性实施例中，还包括：在所述凹槽内填充所述导电材料后，对所述第一栅极介质层进行平坦化处理。

在本发明的一种示例性实施例中，形成具有所述凹槽的第一栅极介质层，包括：

形成部分厚度的第一栅极介质层；

在已形成的第一栅极介质层上开设贯穿所述栅极介质层的沟槽；

在所述沟槽内和所述已形成的第一栅极介质层上继续沉积剩余厚度的第一栅极介质层。

根据本发明的第四个方面，提供一种如上述任意一项所述的反熔丝单元结构的制备方法，包括：

提供所述衬底；

在所述衬底上形成所述第一掺杂区；

形成所述第二栅极介质层和具有所述凹槽的所述第一栅极介质层；

在所述凹槽内填充导电材料；

在所述第一栅极介质层上形成第一栅极导电层，在所述第二栅极介质层上形成第二栅极导电层；

形成所述第二掺杂区和所述第三掺杂区和第四掺杂区。

在本发明的一种示例性实施例中，所述第一栅极介质层和所述第二栅极介质层采用同一掩膜版形成；和/或，所述第一栅极导电层和所述第一栅极导电层采用同一掩膜版形成。

在本发明的一种示例性实施例中，形成具有所述凹槽的所述第一栅极介质层和所述第二栅极介质层，包括：

形成部分厚度的第一栅极介质层和第二栅极介质层；

在已形成的第一栅极介质层上开设贯穿所述第一栅极介质层的沟槽；

在所述沟槽内和所述已形成的第一栅极介质层和第二栅极介质层上继续沉积剩余厚度的第一栅极介质层和第二栅极介质层。

在本发明的一种示例性实施例中，还包括：在所述凹槽内填充所述导电材料后，对所述第一栅极介质层进行平坦化处理。

本发明的反熔丝器件在栅极介质层中设置凹槽，并在凹槽中填充导电材料，导电材料与栅极导电层连接。凹槽的存在减小了介质层的厚度，拉近了栅极导电层与掺杂区之间的距离，使栅极介质层更容易被高电场击穿，从而可以减小向反熔丝器件施加的电压。对于设置有多个反熔丝器件的阵列结构而言，可以保证各反熔丝器件的击穿电压和击穿位置相对一致，从而确保了各反熔丝器件的整体性能一致，使得该反熔丝器件与选择晶体管组成的反熔丝单元结构具有理想的变成特性。同时，通过调整反熔丝器件各部分的结构、位置和尺寸，能够缩小器件尺寸，还能实现与CMOS工艺兼容，简化了整个制备过程。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明反熔丝器件的第一种结构示意图；

图2为本发明反熔丝器件的第二种结构示意图；

图3为图2的俯视图；

图4为本发明反熔丝器件的第三种结构示意图；

图5为本发明反熔丝器件的第四种结构示意图；

图6为本发明反熔丝器件的第五种结构示意图；

图7为本发明反熔丝器件的第六种结构示意图；

图8为本发明反熔丝器件的第七种结构示意图；

图9为本发明反熔丝器件的第八种结构示意图；

图10为导电材料间隙仓的示意图；

图11为本发明反熔丝单元结构的第一种结构示意图；

图12为图10的俯视图；

图13为本发明反熔丝单元结构的第二种结构示意图；

图14为本发明反熔丝单元结构的第三种结构示意图；

图15为本发明反熔丝单元结构的第四种结构示意图；

图16为本发明反熔丝单元结构的第五种结构示意图；

图17为本发明反熔丝单元结构的第六种结构示意图；

图中：100、衬底；200、反熔丝器件；300、选择晶体管；201、第一N掺杂区；202、第二N+掺杂区；203、第一栅极介质层；204、凹槽；205、第一栅极导电层；206、深N阱；207、P阱；208、侧壁；209、隔离区；222、尖端；301、第三N+掺杂区；302、第四N+掺杂区；303、第二栅极介质层；304、第二栅极导电层。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

针对现有技术中反熔丝器件普遍存在的击穿电压过高、击穿电压大小一致性差等问题，本发明实施方式中提供了一种反熔丝器件，解决击穿电压过高且不一致的问题。该反熔丝器件根据掺杂类型可以为P型器件或N型器件，以下以N型器件为例进行说明。

如图1所示，本实施例的反熔丝器件200包括第一N掺杂区201，形成于一P型衬底100(P Substrate)上，第一掺杂区中内设置第二N+掺杂区202。第一掺杂区上设置第一栅极介质层203(Dielectric)，且第一栅极介质层203的至少一部分位于第一掺杂区上方；第一栅极介质层203包括凹槽204，凹槽204内填充有导电材料，凹槽204在垂直于衬底100方向的最大深度小于第一栅极介质层203的厚度；第一栅极介质层203上设有第一栅极导电层205，第一栅极导电层205覆盖凹槽204且与凹槽204内的导电材料连接。

该反熔丝器件200中，第一N掺杂区201和第二N+掺杂区202起导电作用，第一栅极介质层203起到绝缘的作用，将掺杂区和第一栅极导电层205隔开。第一栅极介质层203内设置凹槽204，并在凹槽204内填充导电材料，凹槽204内的导电材料可以看做是第一栅极导电层205的一部分。未向该反熔丝器件施加高压时，掺杂区和第一栅极导电层205被第一栅极介质层203隔开，反熔丝两端断路。当向该反熔丝器件施加高压时，由于凹槽处的第一栅极介质层203的厚度较薄，容易被高电场击穿，使第一栅极导电层205和掺杂区之间形成电连接，反熔丝熔通。

凹槽204的存在减小了介质层的厚度，拉近了第一栅极导电层205与掺杂区之间的距离，使第一栅极介质层203更容易被高电场击穿，从而可以减小向反熔丝器件施加的电压。而且，由于凹槽204结构的制备是可控的，对于设置有多个反熔丝器件的阵列结构而言，通过调整凹槽204深度可以保证各反熔丝器件的击穿电压一致，同时，由于击穿位置最易发生在第一栅极介质层203较薄的区域，即凹槽204靠近第二N+掺杂区的一侧，具体的，击穿位置为凹槽204靠近第一栅极介质层203的尖端处222。除了因为这个位置下面的第一栅极介质层203最薄，此尖端处222还会形成尖端放电效应，进一步固定反熔丝器件的击穿位置，有利于在反熔丝器件发生故障时，对故障点进行快速定位和有针对性的分析。这样，反熔丝器件的击穿位置就被固定，在制造过程中更容易控制反熔丝器件的性能。因此通过调整凹槽位置可以保证各反熔丝器件的击穿位置也都相对一致，从而确保了各反熔丝器件的整体性能一致。

下面对本实施例的反熔丝器件200进行详细说明：

第二N+掺杂区202设置为重掺杂区，可以减小表面接触电阻。第一N掺杂区201和第二N+掺杂区202的掺杂浓度会影响反熔丝器件的击穿电压的大小和反熔丝器件击穿之后的导通电阻的大小，具体可以根据需要设置。

本实施例中，上述反熔丝器件200的掺杂区直接设置于衬底100上，使得器件面积最小化。在另一些实施例中，如图2和图3所示，反熔丝器件200还可以包括设置于衬底100上的深N阱206，第一深N阱206中设置有P阱207。第一N掺杂区201设于P阱207中，以形成N型器件。深N阱206可以将反熔丝器件200与其他器件做隔离，减弱互相之间的电干扰。该结构可以不设置隔离区209，也可以减小器件面积。

凹槽204在垂直于衬底100方向的截面形状可以为如图2所示的矩形、图4所示的半椭圆形、图5所示的三角形，还可以是其他多种形状，此处不再一一例举。不同的凹槽形状主要是由于实际工艺的一些效应造成的，例如刻蚀工艺的刻蚀选择比不理想，沉积工艺的台阶效应等。具体的，图2的矩形是在理想工艺条件下形成的，当刻蚀形成凹槽时，由于刻蚀选择比非理想性，图2刻蚀形成的凹槽会为倒梯形，或者为图4的半椭圆形，甚至为图5的三角形。仍然以图2为例，即便形成刻蚀形成的凹槽为理想的矩形，也会因为沉积工艺的台阶效应形成图4的半椭圆形，甚至图5的倒三角形。但无论具体呈现什么形状，都不影响其能够降低击穿电压的性能。凹槽204在衬底100上的投影形状也可以为各种形状，本发明不对此进特殊限定。凹槽204在垂直于衬底100方向的深度决定了导电材料与掺杂区的距离，影响击穿电压的大小，具体可以根据需要设置。优选地，凹槽204底部到第一栅极介质层203底部之间的距离为2nm～3nm，该深度可以保证介质层能被击穿，但不会影响其他器件。

凹槽204的数量可以为一个或多个。本发明所述的多个，是指至少两个。例如，如图6所示的实施例中，凹槽204的数量为两个。在相同的击穿电压下，设置多个凹槽204结构可以增大反熔丝器件被击穿的概率，确保能够被击穿。多个凹槽204可以均匀分布于第一栅极介质层203内，也可以根据需要设置于相应位置。优选地，各凹槽204在垂直于衬底100方向的最大深度相同时，可以保证该器件无论从哪个凹槽204处被击穿，都可以以相同的击穿电压击穿，从而保证击穿电压的一致性。

凹槽204内填充的导电材料为多晶硅(Poly-Si)，所述多晶硅具有如图10所示的间隙仓，间隙仓的作用是为了调整多晶硅的热膨胀和应力，由于多晶硅和第一栅极介质层203的热膨胀系数不同，当发生击穿时，温度发生变化会导致第一栅极介质层203产生缺陷，而间隙仓可以抵消热膨胀和应力对第一栅极介质层203的影响。例如，在一种实施例中，用尽量大结晶颗粒度的锗硅去填充凹槽204，由于锗硅颗粒比较大，例如当锗硅的颗粒度直径达到1000埃甚至更大时，颗粒与颗粒之间会形成间隙仓，这种结构会抵消热膨胀和应力对第一栅极介质层203的影响。

相应的，第一栅极导电层205的材料可以为多晶硅(Poly-Si)、氮化钛和金属钨中的一种或多种。例如，在一种实施例中，第一栅极导电层205的材料为多晶硅；在另一种实施例中，第一栅极导电层205的材料为金属钨；或者，在再一种实施例中，第一栅极导电层205的材料包括两层，上层为金属钨，下层为氮化钛；或者，在再一种实施例中，第一栅极导电层205的材料包括三层，上层为金属钨，中层为氮化钛，下层为多晶硅。总之，第一栅极导电层205的材料可以为上述材料的多种组合，此处不再一一列举。凹槽204内的导电材料和第一栅极导电层205的材料可以相同，也可以不同，二者相同时，便于简化制备工艺。

第一栅极介质层203的材料为绝缘材料，具体可以为二氧化硅。在一些实施例中，如图6所示，第一栅极介质层203在衬底100上的投影全部位于第一掺杂区的投影内，可以减小器件面积。

反熔丝器件200还可以包括侧壁208(Spacer)，侧壁208用于保护器件的功能层，防止第一栅极介质层203与侧壁208接触的地方产生缺陷，从而影响击穿电压大小。在一些具体实施例中，如图7所示，第一栅极导电层205在衬底100上的投影位于第一栅极介质层203的投影内，即第一栅极导电层205面积小于第一栅极介质层203，侧壁208设于第一栅极介质层203上，且覆盖于第一栅极导电层205的两侧，可以防止第一栅极介质层203与侧壁208接触的地方产生缺陷，从而避免缺陷影响击穿电压大小。在另一些实施例中，如图1和图8所示，第一栅极介质层203和第一栅极导电层205在衬底100上的投影完全重叠，即第一栅极导电层205和第一栅极介质层203的面积相等，侧壁208同时覆盖于第一栅极介质层203和第一栅极导电层205的两侧。

反熔丝器件200也可以包括隔离区209，隔离区209至少位于第一掺杂区远离第二掺杂区的一侧，用于进一步与其他器件进行隔离，防止发生电干扰。隔离区209可以为浅槽隔离结构，以用更小的面积实现有效的器件隔离。在如图8所示的一些实施例中，反熔丝器件200包括P阱207，则隔离区209设置在P阱207内。在如图9所示的另一些实施例中，反熔丝器件的掺杂区直接设置在衬底100上，因此隔离区209也设置在衬底100上。对于包含隔离区209的器件结构，如图8、9所示，第一栅极介质层203的一部分可以位于浅槽隔离结构上，另一部分可以位于第一掺杂区上，可以最大程度上减小器件所占的有效面积。

在本实施例中，该反熔丝器件200还可以包括在第一栅极导电层205上自下而上设置的阻挡层和金属层(图中未示出)，金属层可以减小栅极的电阻和电容，阻挡层可以防止上层金属扩散到多晶硅中。在该结构下，侧壁208可以同时覆盖第一栅极导电层205、阻挡层和金属层的侧壁208。阻挡层的材料可以为氮化钛等，金属层的材料可以为钨。

本发明实施方式还提供一种反熔丝器件200的制备方法，其制备方法包括：

步骤S100，提供一衬底100；

步骤S200，在衬底100上形成第一N掺杂区201；

步骤S300，在第一N掺杂区201上形成具有凹槽204的第一栅极介质层203；

步骤S400，在凹槽204内填充导电材料；

步骤S500，在第一栅极介质层203上形成第一栅极导电层205，且使第一栅极导电层205覆盖凹槽204；

步骤S600，在第一N掺杂区201中形成第二N+掺杂区202。

上述步骤S200和S600中，两个掺杂区均可采用高温扩散或离子注入等方法形成。步骤S300和S500中，第一栅极介质层203和第一栅极导电层205的形成可以采用化学气相沉积法、热氧化、外延法、真空蒸发、磁控溅射、等离子体镀膜等多种薄膜成形方法。相同的，凹槽204内的导电材料也可以使用上述第一栅极导电层205的多种方法形成。在凹槽204内的导电材料和第一栅极导电层205的材料相同时，可以简化制备工艺。

步骤S300中，凹槽204可采用刻蚀的方法制备，即按照掩模图形对衬底100表面或表面覆盖薄膜进行选择性腐蚀或剥离，可以是湿法刻蚀或干法刻蚀。刻蚀凹槽204时，可以直接形成所需厚度的第一栅极介质层，然后刻蚀出需要深度的凹槽204，也可以先形成一部分厚度的第一栅极介质层，然后将凹槽位置直接刻蚀到底，暴露出下方的第一N掺杂区201，形成沟槽，然后在已形成的第一栅极介质层上面和沟槽内形成剩余厚度的第一栅极介质层203，从而形成所需深度的凹槽204。采用后者方法可以更好的控制凹槽204的深度，而且由于凹槽204的尺寸满足最小设计规则，在DRAM工艺中，生成凹槽204的掩膜版与制造cell区的埋入式栅极所用的掩膜可以采用同一层掩膜版，这样制作凹槽204并没有使用多余的掩膜版。凹槽204底部至第一栅极介质层203底部的距离可以为2nm～3nm，即凹槽204底部的第一栅极介质层203厚度为2nm～3nm，该厚度可以实现降低击穿电压的目的，也能够保证未击穿时的结构稳定，且便于制备。

优选地，步骤S400中，在凹槽204内填充导电材料后，还可以对整个第一栅极介质层203进行平坦化处理，使得导电材料的上表面与第一栅极介质层203齐平，以方便后续第一栅极导电层205的制备。

本实施例方法中，还可以包括形成隔离区209、阻挡层、金属层等其他结构的方法，隔离区209可采用刻蚀的方法，阻挡层、金属层等薄膜结构可以采用如前所述的薄膜成形方法。

下面以如图3所示的N型反熔丝器件200为例，对其一种制备过程进行具体说明：

步骤S200，在P型衬底100上形成深N阱206，在深N阱206中形成P阱207，在P阱207中利用刻蚀和沉积形成浅槽隔离(STI)，在P阱207中利用离子注入形成第一N掺杂区201。

步骤S300，在STI和第一N掺杂区201上方沉积形成反熔丝器件200的第一栅极介质层203，第一栅极介质层203的一部分可以位于STI上，另一部分可以位于第一N掺杂区201上。

在反熔丝器件的第一栅极介质层203上利用刻蚀形成一凹槽204，凹槽204在垂直于衬底100方向的最大深度小于第一栅极介质层203的厚度。凹槽204底部至第一栅极介质层203底部的距离为2nm～3nm。图2中凹槽204的矩形是在理想工艺条件下形成的，当刻蚀形成凹槽时，由于刻蚀选择比非理想性，图2中刻蚀形成的凹槽会为倒梯形，或者为图4的半椭圆形，甚至为图5的三角形。

沉积第一栅极介质层203的过程中，利用上述两步沉积工艺和一次刻蚀工艺形成凹槽204，具体的，先沉积反熔丝器件的第一栅极介质(可以为二氧化硅)，然后利用刻蚀工艺形成一沟槽(位于凹槽204的下方)，然后继续沉积第一栅极介质，最终形成凹槽204的结构，第二步沉积第一栅极介质的厚度为2nm～3nm，使凹槽底部至第一掺杂区表面厚度为2nm～3nm。在实际工艺中，即便刻蚀形成的沟槽为较理想的矩形，在第二步沉积工艺中，也会因为台阶效应，使得最终形成的凹槽204为图4的半椭圆形，甚至为图5的倒三角形。

步骤S500，在凹槽204中填充多晶硅，凹槽204被多晶硅完全填充，填充多晶硅时，例如可以用直径大于1000埃结晶颗粒度的锗硅去填充凹槽204，使颗粒与颗粒之间会形成间隙仓，从而抵消热膨胀和应力对第一栅极介质层203的影响。填充完成后，对反熔丝器件200的第一栅极介质层203做平坦化处理，使得多晶硅的上表面与第一栅极介质层203齐平。

步骤S500，在第一栅极介质层203上继续沉积多晶硅(第一栅极导电层205)，使多晶硅完全覆盖第一栅极介质层203，然后在多晶硅上依次沉积阻挡层和金属层。然后，在多晶硅、阻挡层和金属层的两侧形成反熔丝器件200的侧壁208。

步骤S600，在侧壁208旁边的第一N掺杂区201内，通过离子注入的方式形成第二N+掺杂区202。

本发明实施方式还提供一种反熔丝单元结构，该反熔丝单元包含上述实施例的反熔丝器件200和选择晶体管300，选择晶体管300邻近反熔丝器件200。由于该实施例包含本发明的反熔丝器件，因此也具有与反熔丝器件一致的技术效果。

在一种实施例中，如图11-图12所示，选择晶体管300也设于衬底100上，包括第二栅极介质层303、第二栅极导电层304、第三N+掺杂区301和第四N+掺杂区302；第三N+掺杂区301电连接于反熔丝器件200的第二N+掺杂区202。反熔丝器件200的第一栅极导电层205连接字线，选择晶体管300的第二栅极导电层304连接选择线，第四N+掺杂区302连接位线。优选地，第二N+掺杂区202和第三N+掺杂区301之间还设置有隔离区(STI)，使反熔丝器件和选择晶体管分开，可以更灵活的控制编程过程。

在本实施例中，反熔丝器件的第一栅极介质层203和选择晶体管300的第二栅极介质层303厚度相等，且上表面平齐，由此制备反熔丝器件的第一栅极介质层203可以和制备选择晶体管的第二栅极介质层303采用同一层的掩膜版，简化了制备工艺，且便于与后续工艺兼容。同样，反熔丝器件的第一栅极导电层205和选择晶体管的第二栅极导电层304厚度相等，且上表面平齐，由此制备反熔丝器件的第一栅极导电层205可以和制备选择晶体管的第二栅极导电层304采用同一层的掩膜版，且也便于与后续工艺兼容。进一步地，选择晶体管300的第三N+掺杂区301和第四N+掺杂区302具有与反熔丝器件的第二N+掺杂区202相同的掺杂浓度，由此也可以使得两个器件的掺杂工艺可以兼容。从而简化整个反熔丝单元结构的制备。

为了减小器件面积，本发明可以采用多种方式实现。例如，在一种实施例中，当反熔丝器件200包括如前所述的第一深N阱206和P阱207时，如图13所示，选择晶体管300的第三N+掺杂区301和第四N+掺杂区302可以均设于P阱207中。在另一种实施例中，如图14所示，进一步地，选择晶体管的第三N+掺杂区301和反熔丝器件的第二N+掺杂区202共用同一N+掺杂区，省略连接导线，可以减小掺杂区的面积。

在本实施例中，该选择晶体管300还可以包括轻掺杂漏(LDD)，以提高选择晶体管300的耐压性能。本领域技术人员可以理解的是，本发明的选择晶体管300还可以包括其他结构，此处不再一一赘述。

在上述实施例中，反熔丝单元结构还可以还包括隔离区209、侧壁208等结构，具体如前所述，参考图15-图17，此处不再赘述。总之，本发明的反熔丝单元结构中的反熔丝器件可以是前述的任意结构。

本发明实施方式还提供一种反熔丝单元结构的制备方法，其制备方法包括：

步骤S100，提供一衬底100；

步骤S200，在衬底100上形成第一N掺杂区201；

步骤S300，形成反熔丝器件的具有凹槽204的第一栅极介质层203和选择晶体管的第二栅极介质层303；

步骤S400，在凹槽204内填充导电材料；

步骤S500，在反熔丝器件的第一栅极介质层203上形成反熔丝器件的第一栅极导电层205，在选择晶体管的第二栅极介质层303上形成选择晶体管的第二栅极导电层304；

步骤S600，形成反熔丝器件的第二N+掺杂区和选择晶体管的第三N+掺杂区和第四N+掺杂区。

上述步骤S300中，如果反熔丝器件的第一栅极介质层203和选择晶体管的栅极介质层厚度相同，那么可以采用同一层掩膜版制备，简化了制备过程。同理，步骤S500中形成反熔丝器件和选择晶体管的栅极导电层时，由于二者的栅极导电层厚度相同，因此也可以采用同一层掩膜版制备。当该反熔丝器件200和选择晶体管300都包括阻挡层和金属层时，也可以采用同一层掩膜版制备。由此，反熔丝器件200和选择晶体管300的制备工艺可以兼容，大大简化了整个反熔丝单元结构的制备工艺。

下面以如图12所示的N型反熔丝单元结构为例，对其一种制备过程进行具体说明：

步骤S200，在P型衬底100上形成深N阱206，在深N阱206中形成P阱207，在P阱207中利用刻蚀和沉积形成浅槽隔离(STI)，在反熔丝器件200和选择晶体管300之间的区域也形成浅槽隔离(STI)。在P阱207中利用离子注入形成第一N掺杂区201。

步骤S300，采用同一层掩膜版形成反熔丝器件的第一栅极介质层203和选择晶体管的第二栅极介质层303，且使反熔丝器件的第一栅极介质层203和选择晶体管的第二栅极介质层303厚度相同。反熔丝器件的第一栅极介质层203位于第一N掺杂区201上方，选择晶体管的第二栅极介质层303位于衬底100上。其中，反熔丝器件的第一栅极介质层203的一部分可以位于STI上，另一部分可以位于第一N掺杂区201上。

沉积第一栅极介质层203的过程中，利用上述两步沉积工艺和一次刻蚀工艺形成凹槽204，具体的，先沉积反熔丝器件的第一栅极介质(可以为二氧化硅)，然后利用刻蚀工艺形成一沟槽，然后继续沉积第一栅极介质，最终形成凹槽204的结构，第二步沉积第一栅极介质的厚度为2nm～3nm。在实际工艺中，即便刻蚀形成的沟槽为较理想的矩形，在第二步沉积工艺中，也会因为台阶效应，使得最终形成的凹槽204为图4的半椭圆形，甚至为图5的倒三角形。

步骤S500，在凹槽204中填充多晶硅，凹槽204被多晶硅完全填充，填充多晶硅时，例如可以用直径大于1000埃结晶颗粒度的锗硅去填充凹槽204，使颗粒与颗粒之间会形成间隙仓，从而抵消热膨胀和应力对第一栅极介质层203的影响。填充完成后，对反熔丝器件的第一栅极介质层203做平坦化处理，使得多晶硅的上表面与第一栅极介质层203齐平。处理之后的反熔丝器件200和选择晶体管300具有相同厚度的栅极介质层。

步骤S500，在反熔丝器件200的第一栅极介质层203上和选择晶体管300的第二栅极介质层303上继续沉积多晶硅，使多晶硅完全覆盖栅极介质层，然后在多晶硅上依次沉积阻挡层和金属层。利用离子注入形成选择晶体管300的轻掺杂漏(LDD)。然后，在反熔丝器件200和选择晶体管300各自的外侧形成侧壁208。

步骤S600，在反熔丝器件200的侧壁208旁边的第一N掺杂区201内，通过离子注入的方式形成第二N+掺杂区202。同时，在选择晶体管300的侧壁208旁边，利用离子注入形成选择晶体管300的第三N+掺杂区301和第四N+掺杂区302。

以上仅提供了N型掺杂的结构示例，对于P型结构同理，此处不再赘述。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由所附的权利要求指出。

Claims (27)

1.一种反熔丝器件，其特征在于，包括：

第一掺杂区，形成于一衬底上；

第二掺杂区，设于所述第一掺杂区中，且与所述第一掺杂区具有相同的掺杂类型，且所述第二掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度；

第一栅极介质层，至少部分设于所述第一掺杂区上；所述第一栅极介质层包括凹槽，所述凹槽内填充有导电材料，所述凹槽在垂直于所述衬底方向的最大深度小于所述第一栅极介质层的厚度；

第一栅极导电层，设于所述第一栅极介质层上，覆盖所述凹槽且与所述凹槽内的导电材料连接。

2.根据权利要求1所述的反熔丝器件，其特征在于，所述反熔丝器件还包括：

第一阱，为深阱，设于所述衬底上；

第二阱，设于所述第一阱中，所述第二阱和所述第一阱具有不同的掺杂类型，且所述第二阱和所述第一掺杂区具有不同的掺杂类型；

其中，所述第一掺杂区设于所述第二阱中。

3.根据权利要求2所述的反熔丝器件，其特征在于，所述衬底为P型衬底，所述第一掺杂区为N型掺杂。

4.根据权利要求1所述的反熔丝器件，其特征在于，所述凹槽的数量为多个。

5.根据权利要求4所述的反熔丝器件，其特征在于，各所述凹槽在垂直于所述衬底方向的最大深度相同。

6.根据权利要求1所述的反熔丝器件，其特征在于，所述凹槽底部至所述第一栅极介质层底部的距离为2nm～3nm。

7.根据权利要求1所述的反熔丝器件，其特征在于，所述凹槽内填充的导电材料为多晶硅，所述多晶硅具有间隙仓。

8.根据权利要求1所述的反熔丝器件，其特征在于，所述反熔丝器件还包括侧壁，所述第一栅极导电层在所述衬底上的投影位于所述第一栅极介质层的投影内，所述侧壁设于所述第一栅极介质层上，且覆盖所述第一栅极导电层的两侧。

9.根据权利要求1所述的反熔丝器件，其特征在于，所述反熔丝器件还包括侧壁，所述第一栅极介质层和所述第一栅极导电层在所述衬底上的投影完全重叠，所述侧壁同时覆盖所述第一栅极介质层和所述第一栅极导电层的两侧。

10.根据权利要求1所述的反熔丝器件，其特征在于，所述反熔丝器件还包括隔离区，所述隔离区位于所述衬底上，且至少位于所述第一掺杂区远离所述第二掺杂区的一侧；

其中，所述第一栅极介质层的一部分位于所述隔离区上，另一部分位于所述第一掺杂区上。

11.根据权利要求1所述的反熔丝器件，其特征在于，所述第一栅极介质层在所述衬底上的投影全部位于所述第一掺杂区的投影内。

12.根据权利要求1所述的反熔丝器件，其特征在于，所述第一栅极导电层的材料为多晶硅、氮化钛和金属钨中的一种或多种。

13.根据权利要求1所述的反熔丝器件，其特征在于，所述第一栅极介质层为二氧化硅。

14.根据权利要求1所述的反熔丝器件，其特征在于，所述反熔丝器件还包括：

阻挡层，覆盖于所述第一栅极导电层；

金属层，覆盖于所述阻挡层。

15.一种反熔丝单元结构，其特征在于，包括：

权利要求1-14中任一项所述的反熔丝器件；

选择晶体管，设于所述衬底上，至少包括第二栅极介质层、第二栅极导电层、第三掺杂区和第四掺杂区；所述第三掺杂区和第四掺杂区的掺杂类型均与所述第一掺杂区相同，且所述第三掺杂区和第四掺杂区的掺杂浓度大于所述第一掺杂区；

其中，所述第三掺杂区电连接于所述第二掺杂区。

16.根据权利要求15所述的反熔丝单元结构，其特征在于，所述第一栅极介质层和第二栅极介质层厚度相等，且上表面平齐；

和/或，所述第一栅极导电层和第二栅极导电层厚度相等，且上表面平齐。

17.根据权利要求16所述的反熔丝单元结构，其特征在于，所述第三掺杂区和所述第二掺杂区共用同一掺杂区。

18.根据权利要求16所述的反熔丝单元结构，其特征在于，所述反熔丝器件包括第一阱和第二阱；所述第一阱为深阱，设于所述衬底上；所述第二阱设于所述第一阱中，与所述第一阱具有不同的掺杂类型；

其中，所述第一掺杂区、第三掺杂区和第四掺杂区均设于所述第二阱中，且所述第一掺杂区、第三掺杂区和第四掺杂区均与所述第二阱具有不同的掺杂类型。

19.根据权利要求16所述的反熔丝单元结构，其特征在于，所述第三掺杂区和第四掺杂区具有与所述第二掺杂区相同的掺杂浓度。

20.根据权利要求16所述的反熔丝单元结构，其特征在于，所述第三掺杂区和所述第二掺杂区之间具有隔离区。

21.一种权利要求1-14所述的反熔丝器件的制备方法，其特征在于，包括：

提供所述衬底；

在所述衬底上形成所述第一掺杂区；

在所述第一掺杂区上形成具有所述凹槽的所述第一栅极介质层；

在所述凹槽内填充所述导电材料；

在所述第一栅极介质层上形成所述第一栅极导电层，且使所述第一栅极导电层覆盖所述凹槽；在所述第一掺杂区中形成所述第二掺杂区。

22.根据权利要求21所述的反熔丝器件的制备方法，其特征在于，还包括：

在所述凹槽内填充所述导电材料后，对所述第一栅极介质层进行平坦化处理。

23.根据权利要求22所述的反熔丝器件的制备方法，其特征在于，形成具有所述凹槽的第一栅极介质层，包括：

形成部分厚度的第一栅极介质层；

在已形成的第一栅极介质层上开设贯穿所述栅极介质层的沟槽；

在所述沟槽内和所述已形成的第一栅极介质层上继续沉积剩余厚度的第一栅极介质层。

24.一种如权利要求15-20所述的反熔丝单元结构的制备方法，其特征在于，包括：

提供所述衬底；

在所述衬底上形成所述第一掺杂区；

形成所述第二栅极介质层和具有所述凹槽的所述第一栅极介质层；

在所述凹槽内填充导电材料；

在所述第一栅极介质层上形成第一栅极导电层，在所述第二栅极介质层上形成第二栅极导电层；

形成所述第二掺杂区和所述第三掺杂区和第四掺杂区。

25.根据权利要求24所述的反熔丝单元结构的制备方法，其特征在于，所述第一栅极介质层和所述第二栅极介质层采用同一掩膜版形成；

和/或，所述第一栅极导电层和所述第一栅极导电层采用同一掩膜版形成。

26.根据权利要求24所述的反熔丝单元结构的制备方法，其特征在于，形成所述第二栅极介质层和具有所述凹槽的所述第一栅极介质层，包括：

形成部分厚度的第一栅极介质层和第二栅极介质层；

在已形成的第一栅极介质层上开设贯穿所述第一栅极介质层的沟槽；

在所述沟槽内和所述已形成的第一栅极介质层和第二栅极介质层上继续沉积剩余厚度的第一栅极介质层和第二栅极介质层。

27.根据权利要求24所述的反熔丝单元结构的制备方法，其特征在于，还包括：

在所述凹槽内填充所述导电材料后，对所述第一栅极介质层进行平坦化处理。

Images