CN112445750A - 实时仿真系统信号转接通用板卡 - Google Patents

实时仿真系统信号转接通用板卡 Download PDF

Info

Publication number
CN112445750A
CN112445750A CN202011080669.8A CN202011080669A CN112445750A CN 112445750 A CN112445750 A CN 112445750A CN 202011080669 A CN202011080669 A CN 202011080669A CN 112445750 A CN112445750 A CN 112445750A
Authority
CN
China
Prior art keywords
interface
board
signal
universal
board card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011080669.8A
Other languages
English (en)
Other versions
CN112445750B (zh
Inventor
王志伟
周斌
汪光森
柳青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naval University of Engineering PLA
Original Assignee
Naval University of Engineering PLA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Naval University of Engineering PLA filed Critical Naval University of Engineering PLA
Priority to CN202011080669.8A priority Critical patent/CN112445750B/zh
Publication of CN112445750A publication Critical patent/CN112445750A/zh
Application granted granted Critical
Publication of CN112445750B publication Critical patent/CN112445750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种实时仿真系统信号转接通用板卡，包括接口箱、通用底板和板卡；其中通用底板和板卡均设置与接口箱内部；所述板卡均设置有DB37接口和CD96接口；数字量输入板卡、数字量输出板卡、光输入板卡和光输出板卡均设置有FPGA模块，FPGA模块包括FPGA芯片和总线通信驱动芯片；通用底板上设置有CD96针槽以及CAN总线和M‑LVDS总线通信通道；所述板卡通过DB37接口与仿真机进行信号交互；所述板卡通过CD96接口和CD96针槽的电连接与通用底板进行信号交互；本发明能够实现仿真系统接口板的通用化、配置化、程序化。

Description

实时仿真系统信号转接通用板卡
技术领域
本发明属于实时仿真技术领域，具体涉及一种实时仿真系统信号转接通用板卡。
背景技术
实时仿真技术作为一门融合计算机、电气、机械等多学科的新兴技术。通过数字电路精确模拟实际装置行为，实时仿真相比普通仿真拥有更高的精度和可信度，可有效提高研发效率、降低试验风险。当前商用或者科研用实时仿真系统，在实际使用过程中存在两个问题：一，仿真机只能输出额定范围的电压或电流信号，信号类型单一且输出通道有限，而底层设备的信号类型多样且数量庞大；二，不同项目底层设备信号转接需求的差异性，使得实时仿真系统接口板卡趋向定制化、专用化，存在通用性差、定制周期长、使用成本高等问题。
发明内容
本发明的目的就是为了解决上述背景技术存在的不足，提供一种实时仿真系统信号转接通用板卡，用于转接仿真机与底层设备间的信号、扩展仿真机I/O通道等，能够实现仿真系统接口板的通用化、配置化、程序化。
本发明采用的技术方案是：一种实时仿真系统信号转接通用板卡，其特征在于：包括接口箱、通用底板和通用接口板；所述通用接口板包括光输入板卡、光输出板卡、数字量输入板卡、数字量输出板卡、模拟量输入板卡和模拟量输出板卡；其中通用底板和通用接口板均设置与接口箱内部；所述通用接口板均设置有DB37接口和CD96接口；数字量输入板卡、数字量输出板卡、光输入板卡和光输出板卡均设置有FPGA模块，FPGA模块包括FPGA芯片和总线通信驱动芯片；通用底板上设置有多个CD96针槽；每个CD96针槽设置有IO总线通信通道、CAN总线和M-LVDS总线通信通道；所述通用接口板通过DB37接口与仿真机进行信号交互；所述通用接口板通过对应的CD96接口和通用底板上CD96针槽的IO总线通信通道与相邻的通用接口板进行信号交互；数字量输入板卡、数字量输出板卡、光输入板卡和光输出板卡的总线通信驱动芯片通过对应的CD96接口和通用底板上CAN总线和M-LVDS总线通信通道进行相互之间的信号交互；其中，光输入接口板卡接收外部光信号，并将其转换为数字信号输出至仿真机或通过通用底板输出至其他板卡；光输出接口板卡接收仿真机或由通用底板转发的来自其他通用接口板的数字信号，并将其转换为光信号输出；数字量输入板卡接收来自底层设备的数字信号，将其处理后输出至仿真机或通过通用底板输出至其他通用接口板；数字输出板卡接收仿真机或由通用底板转发的来自其他通用接口板的数字信号，并将其处理后输出至底层设备；模拟量输入板卡接收来自底层设备的模拟信号，将其处理后输出至仿真机或通过通用底板输出至其他通用接口板；模拟量输出板卡接收仿真机或由通用底板转发的来自其他通用接口板的模拟信号，并将其处理后输出至底层设备。
上述技术方案中，信号输入板卡的输出信号可以直接转接给仿真机，也可以通过通用底板转接给其他通用接口板；信号输出板卡的输入信号可以直接来自仿真机，也可以来自通用底板转接的其他接口板。由于所述六型通用接口板中的光输入板卡、光输出板卡、数字输入板、数字输出卡设置了FPGA芯片，具有强大的信号处理能力，所以输入输出信号可以灵活实现一对一、一对多、多对一和多对多各种形式。
上述技术方案中，通用底板上CD96针槽设计与各通用接口板上的CD96接口设计相对应：CD96针槽依次分为I/O总线区、差分总线区、电源区，其中I/O总线区、差分总线区、电源区包括与板卡信号端口数量相匹配的若干排I/O接口，每排I/O接口包括3个；I/O总线区、差分总线区、电源区之间设置有电气隔离区，电气隔离区设置有不用于接线的若干排I/O接口；I/O总线区的三列I/O接口彼此独立，第1、3列分别作I/O总线接口，第2列接地，第1列的I/O接口与左邻针槽第3列对应的I/O接口直连，第3列I/O与右邻针槽第1列对应的I/O接口直连；差分总线区分为用于连接板卡通信总线接口中CAN接口的CAN差分总线通信通道，和用于连接板卡通信总线接口中M-LVDS接口的M-LVDS差分总线通信通道；差分总线区的三列I/O接口彼此独立，分别与左右相邻针槽相应排的I/O接口直连；电源区各针槽相应排的三列I/O接口全部直连。
上述技术方案中，光输入板卡上设置有光纤头，光纤头接收到外部光信号经转换电路成电信号后输出至板载的FPGA模块，FPGA芯片内部程序控制处理电信号并输出数字信号；FPGA芯片输出的数字信号通过跳线帽和板载的CD96接口传输至通用底板上的其他板卡，或通过板载的DB37接口发送至仿真机；总线通信驱动芯片输出内部程序控制处理电信号并输出CAN信号至板载的通信总线接口中的CAN接口；总线通信驱动芯片输出内部程序控制处理电信号并输出M-LVDS信号至板载的通信总线接口中的M-LVDS接口。
上述技术方案中，光输出板卡上设置有光纤头；来自通用底板上的其他接口板的数字信号通过跳线帽和板载的CD96接口传输至FPGA芯片，来自仿真机的数字信号通过板载的DB37接口传输至FPGA芯片；总线通信驱动芯片输出内部程序控制处理电信号并输出CAN信号至板载的通信总线接口中的CAN接口；总线通信驱动芯片输出内部程序控制处理电信号并输出M-LVDS信号至板载的通信总线接口中的M-LVDS接口；FPGA芯片内部程序控制处理数字信号并输出电信号，FPGA芯片程序调控信号的脉宽频率，通过驱动芯片使光纤头发出任意频率的光信号。
上述技术方案中，数字量输入板卡上板载有DB25接口，DB25接口接收到底层设备的数字信号经转换电路输出至板载的FPGA模块，FPGA芯片内部程序控制处理电信号并输出数字信号；FPGA芯片输出的数字信号通过跳线帽和板载的CD96接口传输至通用底板上的其他板卡，或通过板载的DB37接口发送至仿真机；总线通信驱动芯片输出内部程序控制处理电信号并输出CAN信号至板载的通信总线接口中的CAN接口；总线通信驱动芯片输出内部程序控制处理电信号并输出M-LVDS信号至板载的通信总线接口中的M-LVDS接口；数字量输入板卡上板载有调试接口，通过通信总线与总线通信驱动芯片电连接。
上述技术方案中，数字量输出板卡上板载有DB25接口；来自底板上的其他板卡的数字信号通过跳线帽和板载的CD96接口传输至FPGA芯片，来自仿真机的数字信号通过板载的DB37接口传输至FPGA芯片；总线通信驱动芯片输出内部程序控制处理电信号并输出CAN信号至板载的通信总线接口中的CAN接口；总线通信驱动芯片输出内部程序控制处理电信号并输出M-LVDS信号至板载的通信总线接口中的M-LVDS接口；FPGA芯片内部程序控制处理后输出数字信号；数字量输出板卡上板载有两个独立的电平转换电路，将FPGA芯片输出的数字信号按需求配置为两种不同的高电平信号输出；数字量输出板卡上板载有调试接口，通过通信总线与总线通信驱动芯片电连接。
上述技术方案中，模拟量输出板卡通过板载的DB37接口和跳线帽接收仿真机输出的模拟信号，通过板载的CD96接口和跳线帽接收由通用底板转发的来自其他板卡的模拟信号；接收到的模拟信号经模拟信号输出板卡板载的恒流源电路和DB25接口输出，输出的模拟信号在可调电阻电路的作用下，能够在设计范围内连续可调。
上述技术方案中，模拟量输入板卡通过板载的DB25接口接收底层设备的模拟信号，将接收到的模拟信号经恒流源电路处理后，通过DB37接口和跳线帽发送至仿真机，通过板载的CD96接口和跳线帽由通用底板转发至其他板卡。
上述技术方案中，各通用接口板上跳线帽用于配置通用底板上左右相邻的板卡是否进行I/O通信。
本发明的优势在于：
(1)接口板卡通用化、使用配置化，可重复利用率高、使用灵活，节省了重复开发的时间和成本。定制板卡的信号类型、数量、方向以及范围都各不相同，很难重复利用，存在使用代价高，设计时间长等问题。通用化接口板卡根据信号的处理方式、输入输出方向，将类型统一为六大类，在此基础上又实现了板卡输出信号范围可配置或可调，覆盖同类板卡的全部需求。使用时，根据实际的信号转接需求灵活配置。
(2)信号处理程序化，适应性强，扩大了实时仿真系统的适用范围。接口板上配置的FPGA具备强大的信号处理能力，可以对输入输出信号进行加工处理。利用接口板的FPGA以及相邻接口板间的I/O通信，还可以拓展仿真机稀缺的I/O通道资源，借助接口板实现与底层设备信号的一一对应关系，提高了仿真机的利用率。
(3)硬件资源丰富，可拓展性强。除了FPGA芯片，接口板还配置了M-LVDS总线、CAN总线通信驱动芯片，与底板上的总线通信通道配合，可以实现接口板间的总线通信，还可在接口板上运行各类传感器模型、进行分布式计算等复杂功能。
附图说明
图1是本发明的光输入接口板原理框图；
图2是本发明的光输出接口板原理框图；
图3是本发明的数字信号输入接口板原理框图；
图4是本发明的数字信号输出接口板原理框图；
图5是本发明的模拟量输入接口板原理框图；
图6是本发明的模拟量输出接口板原理框图；
图7是本发明的底板相邻针槽连接示意图；
图8是本发明的接口板上跳线帽设计示意图；
图9是本发明的通用底板相邻两CD96之间的电气连接图；
图10是本发明的通用接口板上CAN总线通信驱动电路图；
图11是本发明的通用接口板上M-LVDS总线通信驱动电路图；
图12是本发明的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的详细说明，便于清楚地了解本发明，但它们不对本发明构成限定。
如图12所示，本发明提供了一种实时仿真系统信号转接通用板卡，其特征在于：包括接口箱、通用底板和板卡；所述板卡包括模拟量输入板卡、模拟量输出板卡、数字量输入板卡、数字量输出板卡、光输入板卡和光输出板卡；其中通用底板和板卡均设置与接口箱内部；所述板卡均设置有DB37接口和CD96接口。六型接口板共性部分采用通用化设计，包括外形尺寸、与仿真机的DB37接口、与底板的CD96接口。针对信号输出范围的不同需求，将输出板卡的信号范围设计为可配置或可调，实现一类板卡覆盖同类全部需求。
所述通用底板，根据不同的信号转接需求、应用规模，可以配置不同类型、数量的接口板，实现接口板使用的配置化。所述通用底板采用8组和14组针槽两型方案，每个CD96针槽设置有IO总线通信通道、CAN总线通信通道、M-LVDS总线通信通道；CD96针槽不仅为通用接口板提供支撑底座，还可以通过配置接口板上的跳线帽，实现接口板间的I/O通信。
所述通用接口板均设置有光纤头或DB25接口、DB37接口、CD96接口，通过光纤头或DB25接口与底层设备进行信号交互，通过DB37接口与仿真机进行信号交互，通过CD96接口并借助通用底板上CD96针槽间的总线通信通道与相邻接口板进行信号交互。所述通用接口板中的光输入板卡、光输出板卡、数字输入板卡和数字输出板卡四型接口板均设置有FPGA模块，FPGA模块包括FPGA芯片和总线通信驱动芯片；所述四型接口板卡利用FPGA模块通过CD96接口及通用底板上的CAN总线或M-LVDS总线通信通道，可在通用接口板间进行总线通信；所述四型接口板卡利用FPGA的信号处理能力，配合由跳线帽控制的接口板间的分段式I/O通信，可以对信号进行复用/解复用、复制或者模拟，扩大整个实时仿真系统的适用范围；所述四型接口板卡利用FPGA的运算处理能力，并借助通用底板上的总线通信通道，可以在接口板上运行各类传感器模型、进行分布式计算。
其中，光输入接口板卡接收来自底层设备的光信号，并将其转换为数字信号输出至仿真机或通过通用底板输出至其他通用接口板；光输出接口板卡接收仿真机或由通用底板转发的来自其他通用接口板的数字信号，并将其转换为光信号输出；数字量输入板卡接收来自底层设备的数字信号，将其处理后输出至仿真机或通过通用底板输出至其他通用接口板；数字输出板卡接收仿真机或由通用底板转发的来自其他通用接口板的数字信号，并将其处理后输出至底层设备；模拟量输入板卡接收来自底层设备的模拟信号，将其处理后输出至仿真机或通过通用底板输出至其他通用接口板；模拟量输出板卡接收仿真机或由通用底板转发的来自其他底板的模拟信号，并将其处理后输出至底层设备。
如图1所示，光输入板卡上设置有光纤头，光纤头接收到底层设备输出的光信号经转换电路成电信号后输出至板载的FPGA模块，光输入接口板卡最多可同时接收16路光信号，最大接收频率不小于1MHz。FPGA芯片内部程序控制处理电信号(复制、串并转换等)并输出数字信号，最多可将光纤头输入的一路信号转换为32路信号，输出给仿真机(DB37接口)和其他接口板(CD96接口)。输出的数字信号可以通过电平转换电路经板载的DB37接口传输至仿真机，也可以通过电平转换电路、跳线帽和板载的CD96接口传输至通用底板上的其他通用接口板。
总线通信驱动芯片包括CAN总线通信驱动芯片和M-LVDS总线通信驱动芯片。CAN总线通信驱动芯片输出内部程序控制处理电信号，并输出CAN信号至板载的通信总线接口中的CAN接口；M-LVDS总线通信驱动芯片输出内部程序控制处理电信号，并输出M-LVDS信号至板载的通信总线接口中的M-LVDS接口。板载的FPGA模块设置有用于烧写程序的JTAG端口；板载的电源模块连接其CD96接口的电源区，从通用底板上获取24V电源。
如图2所示，光输出板卡上设置有光纤头，最多可同时输出16路光信号；光输出板卡可以接收来自仿真机通过板载的DB37接口输入的数字信号，也可以接收来自通用底板上其他通用接口板通过板载的CD96接口输入的数字信号；输入的两组数字信号，各自经电平转换电路后传输至FPGA；两组16路数字信号是表明该板卡既可以从DB37接口接收16路仿真机直接输出的，也可以从CD96接口接收其他接口板通过底板转发输入的16路数字信号。这32路信号都传至FPGA，由FPGA做信号处理(复用或并串转换)后再选择某几路光纤头输出。]FPGA芯片内部程序控制处理数字信号(时分复用等)并输出电信号，最多可将16路仿真机信号(DB37接口)和16路其他通用接口板信号(CD96接口)，转换为一路信号输出；FPGA芯片程序调控信号的脉宽频率，并通过驱动芯片TC4405EOA使光纤头发出任意频率的光信号。总线通信驱动芯片包括CAN总线通信驱动芯片和M-LVDS总线通信驱动芯片。CAN总线通信驱动芯片输出内部程序控制处理电信号，并输出CAN信号至板载的通信总线接口中的CAN接口；M-LVDS总线通信驱动芯片输出内部程序控制处理电信号，并输出M-LVDS信号至板载的通信总线接口中的M-LVDS接口；板载的FPGA模块设置有用于烧写程序的JTAG端口；板载的电源模块连接其CD96接口的电源区，从通用底板上获取24V电源。
如图3所示，数字量输入板卡上板载有DB25接口，DB25接口接收到底层设备的2组16路数字信号。输入的两个DB25接口，每个DB25各输入16路数字信号，经转换电路输出至板载的FPGA模块FPGA芯片内部程序控制处理电信号并输出数字信号，最多可将输入的一路信号转换为32路信号，输出给仿真机(DB37接口)和其他通用接口板(CD96接口)，或者将输入的32路信号转换为1路信号，输出给仿真机(DB37接口)和其他通用接口板(CD96接口)；输出的数字信号可以通过电平转换电路经板载的DB37接口传输至仿真机，也可以通过电平转换电路、跳线帽和板载的CD96接口传输至通用底板上的其他通用接口板；CAN总线通信驱动芯片输出内部程序控制处理电信号，并输出CAN信号至板载的通信总线接口中的CAN接口；M-LVDS总线通信驱动芯片输出内部程序控制处理电信号，并输出M-LVDS信号至板载的通信总线接口中的M-LVDS接口；板载的FPGA模块设置有用于烧写程序的JTAG端口；板载的电源模块连接其CD96接口的电源区，从通用底板上获取24V电源；板载的DB9接口连接外部24V供电电源，可以为整个通用底板的电源区提供24V电源。
如图4所示，数字量输出板卡上板载有2个DB25接口；，每个DB25接口最多可输出16路数字信号，DB37接口和CD96最多都可以输入16路信号。数字输出板卡可以接收来自仿真机通过板载的DB37接口输入的数字信号，仿真机的输入信号分为IOA和IOB是认为的分成两组，这两组信号都传给FPGA，经FPGA处理既可以传给DB25接口输出，也可以传给CD96接口传给其他接口板。也可以接收来自通用底板上其他通用接口板通过板载的CD96接口输入的数字信号；输入的两组数字信号，各自经电平转换电路后传输至FPGA；FPGA芯片内部程序控制处理数字信号(时分复用等)并输出电信号，最多可将16路仿真机信号(DB37接口)和16路其他接口板信号(CD96接口)，转换为一路信号输出，或者将仿真机(DB37接口)或其他通用接口板(CD96接口)输入的1路信号转换为32路信号输出；CAN总线通信驱动芯片输出内部程序控制处理电信号，并输出CAN信号至板载的通信总线接口中的CAN接口；M-LVDS总线通信驱动芯片输出内部程序控制处理电信号，并输出M-LVDS信号至板载的通信总线接口中的M-LVDS接口；板载的FPGA模块设置有用于烧写程序的JTAG端口。板载的电源模块连接其CD96接口的电源区，从通用底板上获取24V电源；板载的DB9接口连接外部24V供电电源，可以为整个通用底板的电源区提供24V电源。
如图5所示，模拟输入板卡通过板载的DB25接口接收底层设备的模拟信号(最多可达16路)，将接收到的模拟信号经恒流源电路处理后，可以通过DB37接口输出至仿真机，也可以通过板载的CD96接口和跳线帽由通用底板转发至其他通用接口板；板载的电源模块连接其CD96接口的电源区，从通用底板上获取24V电源；板载的DB9接口连接外部24V供电电源，可以为整个通用底板的电源区提供24V电源。
如图6所示，模拟输出板卡可以通过板载的DB37接口接收仿真机输出的模拟信号(最多可达16路)，也可以通过板载的CD96接口和跳线帽接收由通用底板转发的来自其他通用接口板的模拟信号(最多可达16路)；接收到的模拟信号经板载的恒流源电路处理后由DB25接口输出；输出的模拟信号在可调电阻电路的作用下，能够在设计范围内连续可调。板载的电源模块连接其CD96接口的电源区，从通用底板上获取24V电源；板载的DB9接口连接外部24V供电电源，可以为整个通用底板的电源区提供24V电源。
图7为通用底板相邻两个针槽的I/O连接图。每个CD96针槽分为3列32排，各型接口板上的CD96接口设计与之对应。通用底板上的CD96针槽除了给板卡提供支撑外，还设置了I/O总线通信通道、CAN总线通信通道、M-LVDS总线通信通道。通用底板相邻针槽间采用左右相连的I/O连接方式，该连接方式与板卡上的跳线帽组合使用，能够实现接口板间的分段式I/O总线通信。通用底板CD96针槽连接方式及实现功能见表1。
表1底板CD96针槽连接方式及实现功能
Figure BDA0002718533770000101
Figure BDA0002718533770000111
图8、9为板卡上跳线帽设计的示意图，其功能是配置通用底板上左右相邻的板卡是否进行I/O通信，实现过程见表2。
表2跳线帽连接方式及实现功能
Figure BDA0002718533770000112
图10、图11分别为光输入接口板、光输出接口板、数字信号输入接口板、数字信号输出接口板实现CAN总线、M-LVDS总线通信的驱动电路图。
本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (9)

1.一种实时仿真系统信号转接通用板卡，其特征在于：包括接口箱、通用底板和通用接口板；所述通用接口板包括光输入板卡、光输出板卡、数字量输入板卡、数字量输出板卡、模拟量输入板卡和模拟量输出板卡；其中通用底板和通用接口板均设置与接口箱内部；所述通用接口板均设置有DB37接口和CD96接口；数字量输入板卡、数字量输出板卡、光输入板卡和光输出板卡均设置有FPGA模块，FPGA模块包括FPGA芯片和总线通信驱动芯片；通用底板上设置有多个CD96针槽；每个CD96针槽设置有IO总线通信通道、CAN总线和M-LVDS总线通信通道；所述通用接口板通过DB37接口与仿真机进行信号交互；所述通用接口板通过对应的CD96接口和通用底板上CD96针槽的IO总线通信通道与相邻的通用接口板进行信号交互；数字量输入板卡、数字量输出板卡、光输入板卡和光输出板卡的总线通信驱动芯片通过对应的CD96接口和通用底板上CAN总线和M-LVDS总线通信通道进行相互之间的信号交互；其中，光输入接口板卡接收外部光信号，并将其转换为数字信号输出至仿真机或通过通用底板输出至其他板卡；光输出接口板卡接收仿真机或由通用底板转发的来自其他通用接口板的数字信号，并将其转换为光信号输出；数字量输入板卡接收来自底层设备的数字信号，将其处理后输出至仿真机或通过通用底板输出至其他通用接口板；数字输出板卡接收仿真机或由通用底板转发的来自其他通用接口板的数字信号，并将其处理后输出至底层设备；模拟量输入板卡接收来自底层设备的模拟信号，将其处理后输出至仿真机或通过通用底板输出至其他通用接口板；模拟量输出板卡接收仿真机或由通用底板转发的来自其他通用接口板的模拟信号，并将其处理后输出至底层设备。
2.根据权利要求1所述的实时仿真系统信号转接通用板卡，其特征在于通用底板上CD96针槽设计与各通用接口板上的CD96接口设计相对应：CD96针槽依次分为I/O总线区、差分总线区、电源区，其中I/O总线区、差分总线区、电源区包括与板卡信号端口数量相匹配的若干排I/O接口，每排I/O接口包括3个；I/O总线区、差分总线区、电源区之间设置有电气隔离区，电气隔离区设置有不用于接线的若干排I/O接口；I/O总线区的三列I/O接口彼此独立，第1、3列分别作I/O总线接口，第2列接地，第1列的I/O接口与左邻针槽第3列对应的I/O接口直连，第3列I/O与右邻针槽第1列对应的I/O接口直连；差分总线区分为用于连接板卡通信总线接口中CAN接口的CAN差分总线通信通道，和用于连接板卡通信总线接口中M-LVDS接口的M-LVDS差分总线通信通道；差分总线区的三列I/O接口彼此独立，分别与左右相邻针槽相应排的I/O接口直连；电源区各针槽相应排的三列I/O接口全部直连。
3.根据权利要求1所述的实时仿真系统信号转接通用板卡，其特征在于光输入板卡上设置有光纤头，光纤头接收到外部光信号经转换电路成电信号后输出至板载的FPGA模块，FPGA芯片内部程序控制处理电信号并输出数字信号；FPGA芯片输出的数字信号通过跳线帽和板载的CD96接口传输至通用底板上的其他板卡，或通过板载的DB37接口发送至仿真机；总线通信驱动芯片输出内部程序控制处理电信号并输出CAN信号至板载的通信总线接口中的CAN接口；总线通信驱动芯片输出内部程序控制处理电信号并输出M-LVDS信号至板载的通信总线接口中的M-LVDS接口。
4.根据权利要求1所述的实时仿真系统信号转接通用板卡，其特征在于光输出板卡上设置有光纤头；来自通用底板上的其他接口板的数字信号通过跳线帽和板载的CD96接口传输至FPGA芯片，来自仿真机的数字信号通过板载的DB37接口传输至FPGA芯片；总线通信驱动芯片输出内部程序控制处理电信号并输出CAN信号至板载的通信总线接口中的CAN接口；总线通信驱动芯片输出内部程序控制处理电信号并输出M-LVDS信号至板载的通信总线接口中的M-LVDS接口；FPGA芯片内部程序控制处理数字信号并输出电信号，FPGA芯片程序调控信号的脉宽频率，通过驱动芯片使光纤头发出任意频率的光信号。
5.根据权利要求1所述的实时仿真系统信号转接通用板卡，其特征在于数字量输入板卡上板载有DB25接口，DB25接口接收到底层设备的数字信号经转换电路输出至板载的FPGA模块，FPGA芯片内部程序控制处理电信号并输出数字信号；FPGA芯片输出的数字信号通过跳线帽和板载的CD96接口传输至通用底板上的其他板卡，或通过板载的DB37接口发送至仿真机；总线通信驱动芯片输出内部程序控制处理电信号并输出CAN信号至板载的通信总线接口中的CAN接口；总线通信驱动芯片输出内部程序控制处理电信号并输出M-LVDS信号至板载的通信总线接口中的M-LVDS接口；数字量输入板卡上板载有调试接口，通过通信总线与总线通信驱动芯片电连接。
6.根据权利要求1所述的实时仿真系统信号转接通用板卡，其特征在于数字量输出板卡上板载有DB25接口；来自底板上的其他板卡的数字信号通过跳线帽和板载的CD96接口传输至FPGA芯片，来自仿真机的数字信号通过板载的DB37接口传输至FPGA芯片；总线通信驱动芯片输出内部程序控制处理电信号并输出CAN信号至板载的通信总线接口中的CAN接口；总线通信驱动芯片输出内部程序控制处理电信号并输出M-LVDS信号至板载的通信总线接口中的M-LVDS接口；FPGA芯片内部程序控制处理后输出数字信号；数字量输出板卡上板载有两个独立的电平转换电路，将FPGA芯片输出的数字信号按需求配置为两种不同的高电平信号输出；数字量输出板卡上板载有调试接口，通过通信总线与总线通信驱动芯片电连接。
7.根据权利要求1所述的实时仿真系统信号转接通用板卡，其特征在于模拟量输出板卡通过板载的DB37接口和跳线帽接收仿真机输出的模拟信号，通过板载的CD96接口和跳线帽接收由通用底板转发的来自其他板卡的模拟信号；接收到的模拟信号经模拟信号输出板卡板载的恒流源电路和DB25接口输出，输出的模拟信号在可调电阻电路的作用下，能够在设计范围内连续可调。
8.根据权利要求1所述的实时仿真系统信号转接通用板卡，其特征在于模拟量输入板卡通过板载的DB25接口接收底层设备的模拟信号，将接收到的模拟信号经恒流源电路处理后，通过DB37接口和跳线帽发送至仿真机，通过板载的CD96接口和跳线帽由通用底板转发至其他板卡。
9.根据权利要求1所述的实时仿真系统信号转接通用板卡，其特征在于各通用接口板上跳线帽用于配置通用底板上左右相邻的板卡是否进行I/O通信。
CN202011080669.8A 2020-10-10 2020-10-10 实时仿真系统信号转接通用板卡 Active CN112445750B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011080669.8A CN112445750B (zh) 2020-10-10 2020-10-10 实时仿真系统信号转接通用板卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011080669.8A CN112445750B (zh) 2020-10-10 2020-10-10 实时仿真系统信号转接通用板卡

Publications (2)

Publication Number Publication Date
CN112445750A true CN112445750A (zh) 2021-03-05
CN112445750B CN112445750B (zh) 2022-11-04

Family

ID=74736434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011080669.8A Active CN112445750B (zh) 2020-10-10 2020-10-10 实时仿真系统信号转接通用板卡

Country Status (1)

Country Link
CN (1) CN112445750B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103777526A (zh) * 2014-03-03 2014-05-07 上海科梁信息工程有限公司 卫星综合电子系统的仿真测试系统
CN109063339A (zh) * 2018-08-03 2018-12-21 北京航空航天大学 数字航天器部件级嵌入式仿真系统
CN109541994A (zh) * 2018-10-29 2019-03-29 浙江求是科教设备有限公司 一种高抗干扰性的实时采集系统及其采集方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103777526A (zh) * 2014-03-03 2014-05-07 上海科梁信息工程有限公司 卫星综合电子系统的仿真测试系统
CN109063339A (zh) * 2018-08-03 2018-12-21 北京航空航天大学 数字航天器部件级嵌入式仿真系统
CN109541994A (zh) * 2018-10-29 2019-03-29 浙江求是科教设备有限公司 一种高抗干扰性的实时采集系统及其采集方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张晓雷等: "基于CPCI总线通用测试设备设计", 《仪表技术与传感器》 *
王晓彬等: "基于FPGA的高速信号采集板卡的设计", 《测控技术》 *

Also Published As

Publication number Publication date
CN112445750B (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
CN109856522B (zh) 一种测试板和测试系统
CN105510811A (zh) 基于总线传输的开关矩阵测试系统
CN104965168A (zh) 一种用于集成电路测试的fpga配置系统及方法
CN102724093A (zh) 一种atca机框及其ipmb连接方法
CN204789920U (zh) 一种用于集成电路测试的fpga配置系统
CN112445750B (zh) 实时仿真系统信号转接通用板卡
WO2021249270A1 (zh) 光电收发装置及其控制方法
CN106155954A (zh) 一种模块识别和通信端口自动分配的系统及方法
CN107885119A (zh) 一种通用并行开关矩阵系统及方法
CN108062283B (zh) 一种用于轨道交通车载控制器的接口适配装置
CN104977884A (zh) 一种动车组网络控制系统仿真测试台
CN103488146A (zh) 一种具有通道选择功能的bmk遥测数据切换选择模块
GB2164769A (en) Apparatus and method for obtaining reduced pin count packaging
CN106338938B (zh) 一种底板总线通讯编址系统及方法
CN101052136B (zh) 一种背板及实现方法
CN218213316U (zh) 背板、测试机和测试系统
US10291415B2 (en) Embedded extensible instrumentation bus
CN109085489B (zh) 一种背板功能测试系统、设计方法及测试方法
CN110874020A (zh) 光刻机控制系统和方法
CN112350616A (zh) 足式机器人的控制电路
CN108009113B (zh) 一种双主控系统中调试串口的实现方法
CN218938396U (zh) 一种可配置通用信号的测试平台装置
CN116820998A (zh) 一种支持模块间高速总线测试的多用途测试系统
CN213399562U (zh) 一种vpx、cpcie混合信号背板
CN216434295U (zh) 一种开关选择模块测试装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant