CN112444768A - 自校准去扭斜设备 - Google Patents
自校准去扭斜设备 Download PDFInfo
- Publication number
- CN112444768A CN112444768A CN202010879595.8A CN202010879595A CN112444768A CN 112444768 A CN112444768 A CN 112444768A CN 202010879595 A CN202010879595 A CN 202010879595A CN 112444768 A CN112444768 A CN 112444768A
- Authority
- CN
- China
- Prior art keywords
- deskew
- signal
- probe
- calibration
- calibration signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 claims abstract description 209
- 238000001514 detection method Methods 0.000 claims abstract description 99
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 48
- 238000012545 processing Methods 0.000 claims description 66
- 238000012360 testing method Methods 0.000 claims description 60
- 230000003750 conditioning effect Effects 0.000 claims description 40
- 230000004044 response Effects 0.000 claims description 10
- 238000005259 measurement Methods 0.000 description 11
- 230000015654 memory Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004804 winding Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
- G01R13/0254—Circuits therefor for triggering, synchronisation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06772—High frequency probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种去扭斜设备(100)包括:第一和第二去扭斜探测点(110和120),所述去扭斜探测点用于在去扭斜校准期间分别接触第一和第二探针(115和125);信号发生电路(130),所述信号发生电路用于生成被提供给所述第一和第二去扭斜探测点(110和120)的校准信号;和反馈回路,所述反馈回路用于自动地自校准所述去扭斜设备(100)。
Description
背景技术
去扭斜设备是一种电路,所述电路可连接到信号探针(诸如电流和电压探针)以消除分别由各信号探针提供的各信号之间的时序差(扭斜)。例如,扭斜可能是实际信号与采集信号之间的上升沿的时序延迟,由于信号探针的内部电路,所述时序延迟会导致失真和测量不准确。扭斜可能是由信令探针之间的制造、设计和/或架构差异而引起的。
为了获得准确的测量结果(诸如功率测量结果),必须在校准期间使用去扭斜设备对探针(例如,电流探针和电压探针)进行去扭斜。常规的去扭斜设备(诸如购自KeysightTechnologies的U1880A功率测量结果去扭斜设备)使得用户能够在与电压和电流探针紧密物理接近时对同一信号进行双重探测,以便测量并消除两个探针通道之间和/或与探针连接的两个测试仪器通道或输入(例如,示波器通道)之间的任何扭斜。然而,优选地使用同时连接的电压和电流探针来同时测量电压和电流。在这种情况下,去扭斜设备不会为电压和电流探针两者使用同一探测点位置(电气长度),并且不会提供校准探测点之间固有扭斜的方式。因此,对探针进行去扭斜对于对时序敏感的应用(诸如功率测量)非常重要。功率测量的准确度在很大程度上取决于电压探针与电流探针之间的去扭斜的准确度。
通常,常规的去扭斜设备使用一种电气信号,所述电气信号可以由两个探针探测。当在去扭斜设备上生成信号时,信号生成受到限制,并且通常不能充分适应具有不同带宽和输入电平的探针。而且,没有控制信号的参数,诸如波形和振幅。例如,对于U1880A功率测量去扭斜设备,所述信号由555时钟IC生成,所述时钟IC产生一种类型的方波(频率和振幅)。可能难以使用一种波形类型来对固有地具有不同带宽的探针进行去扭斜。相比之下,当信号在去扭斜设备外部生成时,用户可能不知道所产生的信号类型,并且可能没有设备来生成适当的信号。例如,外部信号发生器可能具有足够的带宽,但是可能会输出不足的电流。
另外,常规的去扭斜设备不能生成足够的电流电平,因此可包括多个绕组以增加有效电流。绕组会引入电感,这可能会导致不必要的相移,从而使输出驱动器更难以保持线性。
附图说明
在结合附图阅读时根据以下详述最佳地理解示例性实施方案。应强调,各种特征不一定按比例绘制。事实上,为了讨论的清晰性,尺寸可以任意增大或减小。在适用和可行的情况下,相同的附图标记是指相同元件。
图1是根据代表性实施方案的具有自校准功能的去扭斜设备的简化框图。
图2是根据代表性实施方案的具有自校准功能的去扭斜设备的简化框图。
图3是根据代表性实施方案的具有自校准功能的去扭斜设备的去扭斜方法的简化流程图。
具体实施方式
本发明包括以下实施方案:
1.一种用于改善由用于测量被测装置(DUT)的电气参数的测试仪器对第一探针和第二探针执行的去扭斜校准的准确度的去扭斜设备,所述去扭斜设备包括:
第一去扭斜探测点,所述第一去扭斜探测点被配置为在与所述第一探针接触时接收第一校准信号;
第二去扭斜探测点,所述第二去扭斜探测点被配置为在与所述第二探针接触时接收第二校准信号;以及
用于自动地自校准所述去扭斜设备的反馈回路,所述反馈回路包括:
第一模数转换器(ADC),所述第一模数转换器被配置为对所述第一去扭斜探测点处的所述第一校准信号进行数字化以提供第一数字化校准信号;
第二ADC,所述第二ADC被配置为对所述第二去扭斜探测点处的所述第二校准信号进行数字化以提供第二数字化校准信号;以及
处理单元,所述处理单元被编程为使用所述第一和第二数字化校准信号来确定所述去扭斜设备在所述第一去扭斜探测点与所述第二去扭斜探测点之间的固有扭斜,并且调整所述第一校准信号或所述第二校准信号中的至少一者的时序。
2.根据第1项所述的去扭斜设备,其还包括:
至少一个信号发生电路,所述信号发生电路用于生成由所述第一去扭斜探测点和所述第二去扭斜探测点接收的所述第一和第二校准信号。
3.根据第1项所述的去扭斜设备,其中所述处理单元还被编程为将所述确定的固有扭斜提供给所述测试仪器以用于所述第一探针和所述第二探针的所述去扭斜校准。
4.根据第1项所述的去扭斜设备,其还包括:
信号调节电路,所述信号调节电路连接到所述第一或第二去扭斜探测点中的至少一者并且被配置为响应于来自所述处理单元的控制信号而调整所述第一校准信号或所述第二校准信号中的所述至少一者的所述时序。
5.根据第2项所述的去扭斜设备,其中所述至少一个信号发生电路包括第一信号发生电路和第二信号发生电路,并且其中所述第一校准信号由所述第一信号发生电路生成,并且所述第二校准信号由所述第二信号发生电路生成。
6.根据第2项所述的去扭斜设备,其还包括:
至少一个可变增益放大器(VGA),所述可变增益放大器连接在所述至少一个信号发生电路与所述第一去扭斜探测点之间并且被配置为放大所述第一校准信号或所述第二校准信号中的至少一者。
7.根据第4项所述的去扭斜设备,其中所述信号调节电路包括至少一个延迟电路,所述延迟电路被配置为延迟所述第一校准信号或所述第二校准信号中的至少一者以响应于来自所述处理单元的控制信号而调整所述第一校准信号或所述第二校准信号中的所述至少一者的所述时序。
8.根据第4项所述的去扭斜设备,其中所述信号调节电路包括以下一者或多者:
至少一个滤波器,所述滤波器被配置为分别调整所述第一校准信号或所述第二校准信号中的至少一者的带宽以对应于所述第一探针的第一带宽或者调整所述第二校准信号的第二带宽以对应所述第二探针的第二带宽;以及
至少一个上升时间转换器,所述上升时间转换器被配置为调整所述第一校准信号或所述第二校准信号中的至少一者的带宽。
9.根据第5项所述的去扭斜设备,其还包括:
开关,所述开关被配置为选择性地将所述第一信号发生电路和所述第二信号发生电路中的一者连接到所述第二去扭斜探测点,而所述第一信号发生电路保持连接到所述第一去扭斜探测点。
10.根据第2项所述的去扭斜设备,其中所述至少一个信号发生电路包括至少一个任意波形发生器(AWG)。
11.根据第2项所述的去扭斜设备,其还包括:
同步时钟,所述同步时钟被配置为在所述至少一个信号发生电路与所述第一和第二ADC中的每一者之间提供同步。
12.根据第1项所述的去扭斜设备,其中所述第一去扭斜探测点和所述第二去扭斜探测点中的每一者是模块化的,使得能够分别根据所述第一探针和所述第二探针的类型和带宽来去除和更换所述第一去扭斜探测点和所述第二去扭斜探测点。
13.根据第12项所述的去扭斜设备,其中所述处理单元还被编程为识别所述模块化的第一和第二去扭斜探测点,并且相应地自动配置所述识别的模块化的第一和第二去扭斜探测点。
14.一种用于改善由用于测量被测装置(DUT)的电气参数的测试仪器对第一探针和第二探针执行的去扭斜校准的准确度的去扭斜设备,所述去扭斜设备包括:
底座;
第一模块化去扭斜探测点,所述第一模块化去扭斜探测点可移除地连接到所述底座并且被配置为在所述去扭斜校准期间与所述第一探针接触,所述第一模块化去扭斜探测点根据所述第一探针的几何形状和射频(RF)特性进行定制;
第二模块化去扭斜探测点,所述第二模块化去扭斜探测点可移除地连接到所述底座并且被配置为在所述去扭斜校准期间与所述第二探针接触,所述第二模块化去扭斜探测点根据所述第二探针的几何形状和RF特性进行定制;
所述底座上的至少一个信号发生电路,所述信号发生电路用于分别生成至少一个校准信号,所述校准信号分别被提供给所述第一模块化去扭斜探测点和所述第二模块化去扭斜探测点;
第一模数转换器(ADC),所述第一模数转换器被配置为对所述第一探头与所述第一模块化去扭斜探测点接触时所述第一模块化去扭斜探测点处的所述至少一个校准信号进行数字化以提供第一数字化校准信号;
第二ADC,所述第二ADC被配置为对所述第二探头与所述第二模块化去扭斜探测点接触时所述第二模块化去扭斜探测点处的所述至少一个校准信号进行数字化以提供第二数字化校准信号;以及
处理单元,所述处理单元被编程为使用所述第一数字化校准信号和所述第二数字化校准信号来确定所述第一模块化去扭斜探测点与所述第二模块化去扭斜探测点之间的扭斜。
15.根据第14项所述的去扭斜设备,其中所述至少一个信号发生电路响应于来自所述测试仪器的信号生成和信号调节输入而生成所述至少一个校准信号。
16.根据第14项所述的去扭斜设备,其中所述处理单元还被编程为将所述确定的扭斜提供给所述测试仪器以用于由所述测试仪器对所述第一探针和所述第二探针执行的所述去扭斜校准。
17.根据第14项所述的去扭斜设备,其还包括:
信号调节电路,所述信号调节电路连接在所述至少一个信号发生电路与所述第一和第二模块化去扭斜探测点中的至少一者之间并且被配置为调整所述至少一个校准信号的时序,
其中所述处理单元还被编程为控制所述信号调节电路以基于所述确定的扭斜来调整所述至少一个校准信号的所述时序。
18.一种用于改善由用于测量被测装置(DUT)的电气参数的测试仪器对第一探针和第二探针执行的去扭斜校准的准确度的去扭斜设备,所述去扭斜设备包括:
第一去扭斜探测点,所述第一去扭斜探测点被配置为在与所述第一探针接触时接收第一校准信号;
第二去扭斜探测点,所述第二去扭斜探测点被配置为在与所述第二探针接触时接收第二校准信号;
第一模数转换器(ADC),所述第一模数转换器被配置为对所述第一去扭斜探测点处的所述第一校准信号进行数字化以提供第一数字化校准信号;以及
第二ADC,所述第二ADC被配置为对所述第二去扭斜探测点处的所述第二校准信号进行数字化以提供第二数字化校准信号,
其中所述去扭斜设备将去扭斜信息提供给所述测试仪器以用于所述第一探针和所述第二探针的所述去扭斜校准,其中所述测试仪器使用所述去扭斜信息来调整所述去扭斜校准以补偿所述去扭斜设备的固有扭斜。
19.根据第18项所述的去扭斜设备,其还包括:
处理单元,所述处理单元被编程为使用所述第一和第二数字化校准信号来确定所述去扭斜设备的所述固有扭斜,并且将包括所述确定的固有扭斜的所述去扭斜信息提供给所述测试仪器以用于所述第一探针和所述第二探针的所述去扭斜校准。
20.根据第18项所述的去扭斜设备,其中所述去扭斜信息包括所述第一和第二数字化校准信号,并且所述测试仪器使用所述第一和第二数字化校准信号根据所述去扭斜信息来确定所述去扭斜设备的所述固有扭斜。
在下文的详细说明中,出于解释而非限制的目的阐述了公开具体细节的实施例实施方案,以更全面地理解根据本教导的实施方案。然而,对于受益于本公开文本的本领域普通技术人员来说显而易见的是,根据本教导的偏离本文公开的具体细节的其他实施方案仍在所附权利要求的范围内。另外,已知的装置和方法在此不在赘述,以免影响对示例性实施方案的说明。此类方法和设备明确在本教导的范围内。
本文所用术语仅出于描述具体实施方式的目的且不意图为限制性的。所定义的术语附加于在本教导的技术领域中通常理解和接受的所定义术语的技术和科学含义之上。
除非另有说明,否则当第一元件被称为连接到第二元件时,这包括其中可以使用一个或多个中间元件来将两个元件彼此连接的情况。然而,当第一元件被称为直接连接到第二元件时,这仅包括其中两个元件彼此连接而没有任何中介或中间装置的情况。类似地,当信号被称为耦接至元件时,这包括可以采用一个或多个中间元件来将信号耦接至元件的情况。然而,当信号被称为直接耦接至元件时,这仅包括信号直接耦接至元件而没有任何中介或中间装置的情况。
如在本说明书和所附的权利要求书中所使用的,术语“一个/一种(a/an)”和“所述(the)”包括单数和复数指示物,除非上下文以另外的方式清楚地指明。因此,例如“一个装置(a device)”包括一个装置和复数个装置的情况。如说明书和所附权利要求书中所使用的,除了其普通含义之外,术语“大致”或“大致上”是指在可接受的限度或程度内。如在说明书和所附权利要求书中所使用的并且附加于其通常的含义,术语“大约”是指在本领域技术人员的可接受限值或量以内。例如,“大约相同”意味着本领域普通技术人员将认为项目在比较后是相同的。
可能使用关系术语诸如“上方”、“下方”、“顶部”、“底部”来说明如在附图中所示的不同元件之间的关系。这些关系术语意在包含其元件的除附图中描绘的取向之外的不同取向。例如,如果附图中描绘的设备(例如,信号测量装置)相对于附图中的视图倒置,则例如被描述为在另一元件“上方”的元件现在将在该元件下方。类似地,如果设备相对于附图中的视图旋转90°,则被描述为在另一个元件“上方”或“下方”的元件现在将与另一个元件“相邻”;其中“相邻”是指邻接另一个元件,或者在元件之间具有一个或多个层、一种或多种材料、结构等。
通常,可以使用测试仪器(例如,示波器)来使用连接到测试仪器的通道的两个或更多个探针来测量被测装置(DUT)的时变特性,诸如电压、电流和/或功率。首先,测试仪器对探针执行去扭斜校准,然后才使用所述探针测量DUT。去扭斜校准解决了由探针分别提供的信号之间的时序差(扭斜),使得由探针对DUT的后续测量在时间上对齐(进行去扭斜)。对于去扭斜校准,根据各种实施方案,将测试仪器连接至去扭斜设备,同时将探针放置成接触去扭斜设备上的对应去扭斜探测点。由去扭斜设备的集成信号发生电路生成的校准信号被施加到探测点。测试仪器接收来自探针的信号和来自去扭斜设备的时序信息,所述信息使得所述测试仪器能够确定探针之间的扭斜并且计算去扭斜函数以消除扭斜。根据各种实施方案,来自去扭斜设备的时序信息包括去扭斜信息,所述去扭斜信息解决了在探针的去扭斜校准期间由去扭斜设备本身引入的扭斜。因此,与不解决由常规的去扭斜设备引入的扭斜的常规的去扭斜校准技术相比,所述测试仪器能够执行更准确的去扭斜校准。
图1是根据代表性实施方案的具有自校准功能的去扭斜设备的简化框图。
参考图1,去扭斜设备100包括被配置为分别与第一探针115和第二探针125接触的第一去扭斜探测点110和第二去扭斜探测点120。第一探针115可以连接到测试仪器160的第一通道,并且第二探针125可以连接到测试仪器160的第二通道。测试仪器160可以被实施为与第一探针115和第二探针125兼容的任何类型的测试仪器,诸如例如示波器、网络分析仪或功率分析仪。去扭斜设备100还包括集成信号发生电路130、信号调节电路140和处理单元150。
测试仪器160被配置为对第一探针115和第二探针125执行去扭斜校准,这包括解决由去扭斜设备100引入的扭斜。这种去扭斜校准使得测试仪器160能够在DUT的后续测试(未示出)期间对通过第一探针115和第二探针125的信号进行准确地去扭斜。出于说明目的,尽管第一探针115可以是电压探针,而第二探针125可以是电流探针,但是在而不背离本教导的范围的情况下,去扭斜设备100能够适应探针的其他类型和组合。例如,第一探针115和第二探针125两者都可以是电压探针,或者第一探针115和第二探针125两者都可以是电流探针。
第一去扭斜探测点110连接至第一模数转换器(ADC)118,而第二去扭斜探测点120连接至去扭斜设备100的第二ADC 128。第一ADC 118将在第一去扭斜探测点110处采样的校准信号进行数字化以提供第一数字化校准信号,而第二ADC 128将在第二去扭斜探测点120处采样的校准信号进行数字化以提供第二数字化校准信号。第一ADC 118和第二ADC 128被示出分别与第一去扭斜探测点110和第二去扭斜探测点120并置,使得到达第一ADC 118的校准信号的时序与到达第一去扭斜探测点110的校准信号的时序基本相同,并且到达第二ADC 128的校准信号的时序与到达第二去扭斜探测点120的校准信号的时序基本相同。尽管第一ADC 118和第二ADC 128不必与相应的第一去扭斜探测点110和第二去扭斜探测点120并置,但是通常它们分别越靠近第一去扭斜探测点110和第二去扭斜探测点120,去扭斜就越准确。去扭斜设备100还可以包括同步时钟(未示出),所述同步时钟被配置为在信号发生电路130与第一ADC 118和第二ADC 128中的每一者之间提供同步。
第一ADC 118和第二ADC 128提供数字化校准信号的时序,从而使得去扭斜设备100能够自动自校准,如下面参考处理单元150所讨论的。通常,自校准消除了第一去扭斜探测点110和第二去扭斜探测点120的两个物理位置之间的固有扭斜,从而使得由测试仪器160执行的最终去扭斜校准更加准确。而且,自校准允许第一去扭斜探测点110和第二去扭斜探测点120的物理位置广泛变化,从而消除了常规的去扭斜设备中去扭斜探测点必须非常接近的要求。因此,自校准为去扭斜设备100提供了知道校准信号何时到达第一去扭斜探测点110和第二去扭斜探测点120并且自动去除了去扭斜设备100固有的扭斜误差的能力。
在一个实施方案中,由第一探测点模块101和第二探测点模块102指示,第一去扭斜探测点110和第二去扭斜探测点120中的一者或两者是模块化的,因为它们可移除地连接到去扭斜设备100的底座105。第一探测点模块101、第二探测点模块102和底座105由虚线在一定程度上指示它们是任选的。第一探测点模块101和第二探测点模块102分别使用第一连接器和第二连接器(未示出)可移除地连接至底座105。例如,特别适用于需要对大振幅信号进行适当去扭斜的探针,第一和第二连接器可以是高质量RF连接器,诸如例如超小型版本A(SMA)连接器、微型同轴(MCX)连接器或超小型同轴(MMCX)连接器。
在一个实施方案中,除了RF连接器之外,第一探测点模块101和第二探测点102还可以包括数字连接器,使得可以将辅助数字信号发送到处理单元150,从而实现第一探测点模块101和第二探测点模块102的自动检测和配置。另外,处理单元150可以被编程为识别模块的类型,并且可以将信息传递给测试仪器160。可以例如通过使用电阻器值和查找表和/或使用辅助数字信号来执行对模块类型的识别。
第一探测点模块101和第二探测点模块102可以具有不同的物理尺寸,和/或可以包括具有不同的物理尺寸和形状因数的第一去扭斜探测点110和第二去扭斜探测点120,以适应可以连接到测试仪器160的不同类型、带宽和/或尺寸的探针。即,可以分别根据第一探针115和第二探针125的几何形状和RF特性来定制第一探测点模块101和第二探测点102中的一者或两者。去扭斜设备100支持任意的探针几何形状,从而允许第一探针115和第二探针125精确且更方便地装配,从而产生更准确且可重复的去扭斜测量。此外,该架构允许第一去扭斜探测点110和第二去扭斜探测点120的物理位置与电路解耦。上面讨论的自校准使得能够使用不同尺寸的第一探测点模块101和第二探测点模块102,因为如果不进行自校准,则第一探测点模块101和第二探测点模块102会由于扭斜而引入过多的、不可校正的误差。而且,与常规的去扭斜设备不同,去扭斜设备100可以用于使用对应的第一去扭斜探测点110或第二去扭斜探测点120来测量高频(例如,大于100MHz的频率)电流探针。在这种情况下,信号发生电路130将被配置为生成高频校准信号,并且信号调节电路140将被配置为支持高频校准信号的附加带宽。
而且,在所描绘的实施方案中,第一ADC 118与第一去扭斜探测点110在第一探测点模块101上,而第二ADC 128与第二去扭斜探测点120在第二探测点模块102上。这种配置使得第一ADC 118和第二ADC 128分别非常靠近第一去扭斜探测点110和第二去扭斜探测点120,这继而基于第一ADC 118和第二ADC 128的相对位置减小或防止附加偏斜的影响。另外,第一ADC 118和第二ADC 128可以具有各种特性(例如,采样率),所述特性具体针对第一去扭斜探测点110和第二去扭斜探测点120的补充特性。在替代的实施方案中,第一ADC 118和第二ADC 128可以被包括在去扭斜设备100的底座105中,而不是模块化的。
信号发生电路130可以是例如信号发生器、任意波形发生器(AWG)或输出可由用户和/或处理单元150控制的其他RF信号源。信号发生电路130产生电气校准信号,所述电气校准信号通过信号调节电路140施加到第一去扭斜探测点110和第二去扭斜探测点120。在一个实施方案中,可以通过来自测试仪器160的信号生成和/或信号调节输入来控制由信号发生电路130生成的校准信号的特性。
当被实施为信号发生器时,信号发生电路130例如生成正弦波作为校准信号。用户能够控制正弦波的基本特性,诸如振幅和频率。当被实施为AWG时,信号发生电路130能够生成各种各样的校准信号,从而使得能够对校准信号特性(例如包括振幅、频率、形状、带宽和上升时间)进行充分定制。这继而针对不同的探针类型和不同的应用实现非常准确的去扭斜校准。例如,可以控制信号发生电路130以生成具有低重复率的校准信号,这对于粗略的去扭斜调整是有用的。此外,可以控制信号发生电路130以生成用于宽带信号的方波,并且生成在整个带宽上频率变化的正弦波用于改善整体准确度。还可以控制AWG以生成与DUT上的预期信号类似或相同的自定义校准信号。通常,使校准信号适应不同探针和/或不同应用的能力能够优化去扭斜性能。
信号调节电路140被配置为调节信号发生电路130输出的校准信号,例如,以向第一去扭斜探测点110和第二去扭斜探测点120提供更强或更理想的校准信号。例如,信号调节电路140可以放大校准信号,由此消除了对电感绕组的需要,和/或可以预先减少第一去扭斜探测点110与第二去扭斜探测点120之间的扭斜,由此将要由测试仪器160执行的去扭斜减少到最低程度。信号调节电路140可以包括下面参考图2讨论的放大器、低通滤波器、带通滤波器、延迟线和上升时间转换器中的一者或多者。放大器可以是例如可变增益放大器(VGA),所述可变增益放大器被配置为在将校准信号施加到第一去扭斜探测点110和第二去扭斜探测点120之前在处理单元150的控制下增加校准信号的功率。低通和带通滤波器被配置为仅使某些频率的校准信号通过。延迟线连接在信号发生电路130与第一去扭斜探测点110和第二去扭斜探测点120中的一者之间,以便延迟校准信号到达第一去扭斜探测点110和第二去扭斜探测点120中的一者。因此,在由处理单元150进行处理之前,可以去除第一去扭斜探测点110与第二去扭斜探测点120之间的大部分时间延迟(扭斜),如下文所讨论的。上升时间转换器被配置为根据第一探针115和/或第二探针125的带宽来调整校准信号的脉冲边缘上升时间。值得注意的是,在第一去扭斜探测点110和第二去扭斜探测点120是模块化的程度上,可以调整信号发生电路130和/或信号调节电路140以解决第一探测点模块101和第二探测点模块102的形状因数变化。
处理单元150可以包括使用硬件、软件、固件、硬连线逻辑电路或它们的组合的任意组合的一个或多个处理器装置,诸如现场可编程门阵列(FPGA)、专用集成电路(ASIC)、数字信号处理器(DSP)、微处理器、计算机处理器或它们的组合。处理单元150可以包括其自己的存储器(例如,易失性和/或非易失性存储器),用于存储使得能够执行本文所描的各种功能的软件指令和/或计算机可读代码。例如,存储器可以存储可由处理单元(例如,计算机处理器)执行的软件指令/计算机可读代码,用于执行本文描述的功能和方法的一些或所有方面。
存储器可以由例如任何数量、类型和组合的随机存取存储器(RAM)和只读存储器(ROM)来实施,并且可以存储各种类型的信息,诸如可由处理单元150执行的软件算法和计算机程序。各种类型的ROM和RAM可以包括任意数量、类型和组合的计算机可读存储介质,诸如磁盘驱动器、电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移动磁盘、磁带、光盘只读存储器(CD-ROM)、数字多功能磁盘(DVD)、软盘、蓝光磁盘、通用串行总线(USB)驱动器、或在本领域中已知的存储介质的其他形式,这些计算机可读存储介质是有形非瞬态的存储介质(例如,与瞬态传播信号相比)。
处理单元150还可以包括用户界面,所述用户界面用于向用户提供信息和数据和/或用于从用户接收信息和数据。即,用户界面使得用户能够输入数据并控制或操纵去扭斜设备100的各方面(例如,信号发生电路130、信号调节电路140和/或处理单元150),并且还使得一个或多个处理器装置能够指示用户控制或操纵的效果。用户界面可以经由显示器向用户提供信息和数据,所述显示器可以包括图形用户界面。用户界面可以例如经由键盘、鼠标、轨迹球、操纵杆、触摸板和触摸屏中的一者或多者从用户接收信息和数据。
对处理单元150被编程为确定由物理分离引起的去扭斜设备100在第一去扭斜探测点110与第二去扭斜探测点120之间的固有扭斜。处理单元150向测试仪器160提供关于扭斜确定的去扭斜信息。然后,测试仪器160使用众所周知的去扭斜算法中的一者对第一探针115和第二探针125执行去扭斜,并且使用由去扭斜装置100提供的去扭斜信息来调整去扭斜校准以补偿第一去扭斜探测点110与第二去扭斜探测点120之间的固有扭斜。例如,假设确定第二去扭斜探测点120比第一去扭斜探测点110滞后1纳秒(ns),则处理单元150将这种确定以去扭斜信息传达给测试仪器160。当对第一探针115和第二探针125执行去扭斜校准时,测试仪器160参考去扭斜信息,并且基于所述去扭斜信息,将另外1ns添加到第一探针115的总体扭斜中,由此解决了去扭斜设备100中的固有扭斜。
处理单元150还可以被编程为响应于去扭斜设备100的所确定的固有扭斜而调整信号发生电路130和/或信号调节电路140的参数,以便减小或消除第一去扭斜探测点110与第二去扭斜探测点120之间的扭斜。在这种情况下,处理单元150、第一ADC 118和第二ADC128有效地形成用于减少或消除固有扭斜的反馈回路。即,处理单元150从第一ADC 118和第二ADC 128接收第一数字校准信号和第二数字校准信号以及对应的时序信息,并且通过比较第一去扭斜探测点110与第二去扭斜探测点120之间的时序来确定第一数字校准信号与第二数字校准信号之间的扭斜。响应于所述反馈,处理单元150可以将控制信号发送到信号发生电路130和/或信号调节电路140以调整相应参数以减小或消除扭斜。
例如,再次假设确定第二去扭斜探测点120比第一去扭斜探测点110滞后1ns,则处理单元150可以调整信号发生电路130以在其生成要施加到第一去扭斜探测点110的第一校准信号之前1ns生成要施加到第二去扭斜探测点120的第二校准信号(例如,假设信号发生电路130包括两个AWG或信号发生器)。因此,第一和第二校准信号将同时到达第一去扭斜探测点110和第二去扭斜探测点120。替代地,处理单元150可以调整信号调节电路140的信号路径中的一者中的延迟,以减小第一去扭斜探测点110与第二去扭斜探测点120之间的扭斜。即,处理单元150可以调整到第一去扭斜探测点110的延迟线以增加1ns延迟,从而使第一和第二校准信号同时到达第一去扭斜探测点110和第二去扭斜探测点120。
在通过信号发生电路130和/或信号调节电路140进行的调整可以从去扭斜设备100去除固有的扭斜的程度上,不需要由测试仪器160执行去扭斜校准。因此,在这种情况下,测试仪器160不需要来自处理单元150的关于去扭斜设备100的去扭斜信息,并且因此可以使用传统的去扭斜算法(原本未解决去扭斜设备100的固有扭斜)以对第一探针115和第二探针125执行去扭斜。当测试仪器160不支持与去扭斜设备的数据通信时,这是有用的。在一个实施方案中,反馈回路和测试仪器160两者都可以用于补偿固有扭斜,其中反馈回路大幅减小了固有扭斜,并且关于任何剩余扭斜的信息被提供给测试仪器160,这解决了校准第一探针115和第二探针125时剩余的固有扭斜。
尽管在去扭斜设备100中示出,但是应当理解,在不脱离本教导的范围的情况下,处理单元150以及由处理单元150执行的全部或部分处理可以包括在测试仪器160中,而非去扭斜设备100中。即,处理单元150可以由测试仪器160自身内的处理单元来实施,或者可以由测试仪器160内的处理单元来执行处理单元150被编程为执行的一个或多个功能。在这种情况下,由去扭斜设备100经由数字连接提供给测试仪器160的去扭斜信息包括由第一ADC 118和第二ADC 128提供的第一数字校准信号和第二数字校准信号。然后,测试仪器160使用从去扭斜信息中检索的第一和第二数字化校准信号来确定去扭斜设备100的固有扭斜。
在各种实施方案中,作为上面讨论的第一去扭斜探测点110和第二去扭斜探测点120的补充或替代,信号发生电路130、信号调节电路140和处理单元150中的一者或多者可以是模块化的。例如,可以改变模块化信号发生电路130以对不同探针提供不同类型的校准信号,诸如具有更高速度和/或频率的校准信号。而且,例如,可以改变模块化信号调节电路140的全部或一部分以通过不同的放大器提供更高的振幅。
图2是根据代表性实施方案的包括自校准的去扭斜设备的简化框图,其中测试设备包括或以其他方式访问多个信号发生电路。图2的去扭斜设备还包括信号调节电路,所述信号调节电路可以各种组合提供。
参考图2,去扭斜设备200包括连接到第一ADC 118的第一去扭斜探测点110和连接到第二ADC 128的第二去扭斜探测点120。任选地,如上文所讨论的,第一去扭斜探测点110和第一ADC 118可以被包括在第一探测点模块101中,而第二去扭斜探测点120和第二ADC128可以被包括在第二探测点模块102中。待校准的第一探针(例如,第一探针115)接触第一去扭斜探测点110,而待校准的第二探针(例如,第二探针125)接触第二去扭斜探测点110,其中第一探针连接到测试仪器160的第一通道,而第二探针连接到测试仪器160的第二通道。
去扭斜设备200包括被描绘为第一AWG 230和第二AWG 232的两个集成信号发生电路,所述AWG可以由处理单元150控制以分别生成第一校准信号和第二校准信号。第一AWG230和第二AWG 232中的每一者能够生成多种类型的校准信号,从而使得能够如上文所讨论的那样对校准信号特性(例如包括振幅、频率、形状、带宽和上升时间)进行充分定制。另外,去扭斜设备200包括第一信号输入233和第二信号输入234,所述信号输入可以用于将去扭斜设备200连接到外部信号发生电路(未示出),诸如信号发生器和/或附加的AWG。开关271选择性地连接第一AWG 230和第一信号输入233中的一者,并且开关272选择性地连接第二AWG 232和第二信号输入234中的一者。开关271和272的位置可以由处理单元150控制,例如,自动地或者由用户通过处理单元150对接来控制。在替代的实施方案中,在不脱离本教导的范围的情况下,去扭斜设备200可以仅包括第一AWG 230和第二AWG 232中的一者,或者可以包括附加的集成AWG或其他类型的信号发生电路。而且,第一AWG 230和第二AWG 232中的一者或两者可以由信号发生器或其他类型的信号发生电路代替。另外,在替代的实施方案中,第一信号输入233和第二信号输入234中的一者或两者可以被排除,在这种情况下,对应的开关271和272同样分别被排除。
去扭斜设备200还包括两组信号调节电路,每组信号调节电路可以被实施为上文讨论的信号调节电路140。第一信号调节电路240包括第一VGA 241、第一延迟线242、第一滤波器243和第一上升时间转换器244的任意组合,而第二信号调节电路245包括第二VGA246、第二延迟线247、第二滤波器248和第二上升时间转换器249的任意组合。第一信号调节电路可通过位于第一AWG 230与第一VGA 241之间的开关271选择性地连接到第一AWG 230(或第一信号输入233)。而且,在所描绘的实施方案中,第二信号调节电路可通过位于第二AWG 232与第二VGA 246之间的开关272和273选择性地连接到第二AWG 232(或第二信号输入234),并且可通过第一AWG 230与第一VGA 241之间的开关271和273进一步连接到第一AWG 230(或第一信号输入233)。即,包括附加开关273使得第一信号调节电路240和第二信号调节电路245两者都能够连接到第一AWG 230(或第一信号输入233),使得一个RF信号源可以用于向第一去扭斜探测点110和第二去扭斜探测点120两者提供第一校准信号。
去扭斜设备200还包括开关274,所述开关将第二延迟线247、滤波器248和第二上升时间转换器249选择性地连接到第一VGA 241的输出,从而绕过第二VGA 246。开关274使得第一信号调节电路240与第二信号调节电路245的一部分能够在连接到第二VGA 246之后都连接到第一AWG 230(或第一信号输入233)和第一VGA 241,使得可以使用一个RF信号源和一个放大器向第一去扭斜探测点110和第二去扭斜探测点120提供第一校准信号。在替代的实施方案中,在不脱离本教导的范围的情况下,去扭斜设备200可以不包括开关273和/或开关274,在这种情况下,第一AWG 230(或第一信号输入233)专用于第一信号调节电路240,而第二AWG 232(或第二信号输入234)专用于第二信号调节电路245。
第一VGA 241和第二VGA 246可以由处理单元150单独控制以改变相应的第一和第二校准信号的放大。如上文所提及的,例如,第一VGA 241和第二VGA 246可以放大校准信号的电流,因此可以从去扭斜设备200中排除增加的绕组,否则将有必要将电流增加到足以执行去扭斜测量和校准的水平。绕组的减少避免了不必要的电感,否则会干扰去扭斜设备200的性能。而且,根据第一探针115和第二探针125的特性,第一VGA 241和第二VGA 246可以具有不同的放大要求。例如,当第一探针115是电压探针并且第二探针125是具有高衰减的电流探针时,第二VGA 246被配置为提供比第一VGA 241更高的输出电流,从而使得第二VGA246更适用于高衰减。在替代的实施方案中,第一VGA 241和第二VGA 246可以被实施为没有可变增益的放大器,在这种情况下,第一和第二校准信号被放大固定量。
第一延迟线242和第二延迟线247被配置为延迟分别被施加到第一去扭斜探测点110和第二去扭斜探测点120的第一校准信号和第二校准信号中的一者或两者。由第一延迟线242和第二延迟线247实施的延迟可以是固定的,或者例如可以由处理单元150控制。延迟第一和第二校准信号中的一者或两者使第一和第二校准信号在时域中基本对齐,这除了可以通过使用处理单元150实施的反馈回路进行扭斜校正之外,还可以减少第一去扭斜探测点110和第二去扭斜探测点120处的扭斜。
第一滤波器243和第二滤波器248可以是任何类型的滤波器,以分别限制第一和第二校准信号的频率和/或带宽。当一个AWG(例如,第一AWG 230)用于生成第一和第二校准信号两者时,通常结合有第一滤波器243和第二滤波器248。例如,第一滤波器243和第二滤波器248可以是低通滤波器,所述低通滤波器将第一和第二校准信号分别调节在第一探针115和第二探针125的带宽内。替代地,第一滤波器243和第二滤波器248可以是带通滤波器,所述带通滤波器去除DC分量,并且另外确保第一和第二校准信号在第一探针115和第二探针125的带宽内。第一滤波器243和第二滤波器248可以是可由处理单元150控制的可调滤波器。例如,可以响应于所使用的探针的类型(例如,第一探针115和第二探针125)而调整带通滤波器或低通滤波器的截止频率。
第一上升时间转换器244和第二上升时间转换器249被配置为针对第一探针115和第二探针125的不同带宽来调整第一和第二校准信号的脉冲边缘上升时间。第一上升时间转换器244和第二上升时间转换器249本质上是具有不同频率响应的低通滤波器(如上文所讨论的),这对于本领域普通技术人员来说是显而易见的。第一上升时间转换器244和第二上升时间转换器249可以由处理单元150控制。
调节后的第一和第二校准信号分别被提供给第一去扭斜探测点110和第二去扭斜探测点120,而第一探针115和第二探针125与第一去扭斜探测点110和第二去扭斜探测点120接触。第一ADC 118对第一去扭斜探测点110处的第一校准信号进行采样和数字化,并且向处理单元150提供数字化的第一校准信号,因此形成第一反馈回路251,例如以控制第一AWG 230和第一信号调节电路240。第二ADC 128对第二去扭斜探测点120处的第二校准信号进行采样和数字化,并且同样向处理单元150提供数字化的第二校准信号,因此形成第二反馈回路252,例如以控制第二AWG 232和第二信号调节电路245。
图3是根据代表性实施方案的具有自校准功能的去扭斜设备的去扭斜方法的简化流程图。如上文所讨论的,去扭斜设备包括具有对应ADC(例如,第一ADC 118和第二ADC128)的至少两个去扭斜探测点(例如,第一去扭斜探测点110和第二去扭斜探测点120),所述ADC用于将在去扭斜探测点处接收到的校准信号进行数字化。去扭斜设备还包括处理单元(例如,处理单元150),所述处理单元执行流程图的信号处理步骤。
参考图3,在框S311中在待校准探针分别与去扭斜探测点接触时在去扭斜探测点处接收校准信号。如上文所讨论,去扭斜探测点可以从一个信号发生电路接收相同的校准信号,或从分离的信号发生电路接收不同的校准信号,其中信号发生电路中的至少一者与去扭斜设备集成在一起。在框S312中,通过ADC分别对去扭斜探测点处的校准信号进行采样和数字化。
在框S313中,处理单元接收数字化的校准信号以及时序信息,并且在框S314中,确定去扭斜设备的固有扭斜。例如,处理单元可以从ADC接收数字化的校准信号(样本),并且及时解析两个数字化的校准信号。例如,假设校准信号是脉冲,并且在第二去扭斜探测点处的脉冲在第一去扭斜探测点处的相应脉冲之后1ns出现,则处理单元能够通过比较两个数字化的校准信号的脉冲之间的时间差来确定第一去扭斜点与第二去扭斜点之间的扭斜。时序差可能是由于例如去扭斜探测点彼此之间、去扭斜探测点与一个或多个信号发生电路和与处理单元之间的物理分离而引起的。
在框S315中,确定要对去扭斜设备的一个或多个部件进行的更多调整中的一者以便减少或消除所确定的固有扭斜。响应于由处理单元提供的一个或多个控制信号,在框S316中实施调整。例如,当信号调节电路的延迟线被包括在通向去扭斜探测点的信号路径中的一者中时,处理单元可以确定需要一定的延迟调整量以补偿检测到的固有扭斜。延迟调整导致基本同时在去扭斜探测点处接收到校准信号,或者在去扭斜探测点之后引入扭斜的程度上,延迟调整可能导致在不同时间在去扭斜探测点处接收到校准信号。
同时,在框S317中,向测试仪器(例如,测试仪器160)提供确定的固有扭斜。测试仪器被配置为在校准期间执行已知的去扭斜算法以便对探针进行去扭斜以便进行后续测试。所述测试仪器能够使用由处理单元提供的确定的扭斜来补偿去扭斜设备的任何固有扭斜。在各种实施方案中,所述方法可以包括执行框S315、S316和/或框S317。
尽管已经在附图和上述说明书中详细示出和描述了本发明,但此类图示和描述应被认为是说明性或示例性的而非限制性的;本发明不限于所公开实施方案。
通过研究附图、公开文本和所附权利要求书,在实践所要求保护的发明时,本领域一般技术人员可以理解和实现所公开实施方案的其他变体。在权利要求书中,词语“包括”不排除包含其他的元件或步骤,并且不定冠词“一个”并不排除多个。在相互不同的从属权利要求中引用某些措施的这种单纯事实并不指示不能有利地使用这些措施的组合。
虽然本文公开了代表性实施方案,但是本领域技术人员理解,根据本教导的许多变体都是可行的并且仍然在所附权利要求书的范围内。因此,本发明仅受所附权利要求书的范围限制。
Claims (10)
1.一种用于改善由用于测量被测装置(DUT)的电气参数的测试仪器(160)对第一探针(115)和第二探针(125)执行的去扭斜校准的准确度的去扭斜设备(100),所述去扭斜设备(100)包括:
第一去扭斜探测点(110),所述第一去扭斜探测点被配置为在与所述第一探针(115)接触时接收第一校准信号;
第二去扭斜探测点(110),所述第二去扭斜探测点被配置为在与所述第二探针(125)接触时接收第二校准信号;以及
用于自动地自校准所述去扭斜设备(100)的反馈回路,所述反馈回路包括:
第一模数转换器(ADC),所述第一模数转换器被配置为对所述第一去扭斜探测点(110)处的所述第一校准信号进行数字化以提供第一数字化校准信号;
第二ADC(128),所述第二ADC被配置为对所述第二去扭斜探测点(110)处的所述第二校准信号进行数字化以提供第二数字化校准信号;和
处理单元(150),所述处理单元被编程为使用所述第一和第二数字化校准信号来确定所述去扭斜设备(100)在所述第一去扭斜探测点与所述第二去扭斜探测点之间的固有扭斜,并且调整所述第一校准信号或所述第二校准信号中的至少一者的时序。
2.根据权利要求1所述的去扭斜设备(100),其还包括:
至少一个信号发生电路(130),所述信号发生电路用于生成由所述第一去扭斜探测点(110)和所述第二去扭斜探测点(110)接收的所述第一和第二校准信号。
3.根据权利要求1所述的去扭斜设备(100),其中所述处理单元(150)还被编程为将所述确定的固有扭斜提供给所述测试仪器(160)以用于所述第一探针(115)和所述第二探针(125)的所述去扭斜校准。
4.根据权利要求1所述的去扭斜设备(100),其还包括:
信号调节电路(140),所述信号调节电路连接到所述第一或第二去扭斜探测点(120)中的至少一者并且被配置为响应于来自所述处理单元(150)的控制信号而调整所述第一校准信号或所述第二校准信号中的所述至少一者的所述时序。
5.根据权利要求2所述的去扭斜设备(100),其中所述至少一个信号发生电路(130)包括第一信号发生电路(130)和第二信号发生电路(130),并且其中所述第一校准信号由所述第一信号发生电路(130)生成,并且所述第二校准信号由所述第二信号发生电路(130)生成。
6.根据权利要求2所述的去扭斜设备(100),其还包括:
至少一个可变增益放大器(VGA),所述可变增益放大器连接在所述至少一个信号发生电路(130)与所述第一去扭斜探测点(110)之间并且被配置为放大所述第一校准信号或所述第二校准信号中的至少一者。
7.根据权利要求4所述的去扭斜设备(100),其中所述信号调节电路(140)包括至少一个延迟电路,所述延迟电路被配置为延迟所述第一校准信号或所述第二校准信号中的至少一者,以响应于来自所述处理单元(150)的控制信号而调整所述第一校准信号或所述第二校准信号中的所述至少一者的所述时序。
8.根据权利要求4所述的去扭斜设备(100),其中所述信号调节电路(140)包括以下一者或多者:
至少一个滤波器(248),所述滤波器被配置为分别调整所述第一校准信号或所述第二校准信号中的至少一者的带宽以对应于所述第一探针(115)的第一带宽或者调整所述第二校准信号的第二带宽以对应所述第二探针(125)的第二带宽;和
至少一个上升时间转换器,所述上升时间转换器被配置为调整所述第一校准信号或所述第二校准信号中的至少一者的带宽。
9.根据权利要求5所述的去扭斜设备(100),其还包括:
开关(271),所述开关被配置为选择性地将所述第一信号发生电路(130)和所述第二信号发生电路(130)中的一者连接到所述第二去扭斜探测点(110),而所述第一信号发生电路(130)保持连接到所述第一去扭斜探测点(110)。
10.根据权利要求2所述的去扭斜设备(100),其中所述至少一个信号发生电路(130)包括至少一个任意波形发生器(AWG)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/553,611 US11428732B2 (en) | 2019-08-28 | 2019-08-28 | Self-calibrating deskew fixture |
US16/553,611 | 2019-08-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112444768A true CN112444768A (zh) | 2021-03-05 |
Family
ID=74679612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010879595.8A Pending CN112444768A (zh) | 2019-08-28 | 2020-08-27 | 自校准去扭斜设备 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11428732B2 (zh) |
CN (1) | CN112444768A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11428732B2 (en) | 2019-08-28 | 2022-08-30 | Keysight Technologies, Inc. | Self-calibrating deskew fixture |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210063488A1 (en) * | 2019-08-28 | 2021-03-04 | Tektronix, Inc. | Signal path calibration of a hardware setting in a test and measurement instrument |
CN115356667B (zh) * | 2022-10-24 | 2023-01-13 | 西南应用磁学研究所(中国电子科技集团公司第九研究所) | 基于单霍尔探头的宽量程强磁场测量系统及其测量方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5880612A (en) | 1996-10-17 | 1999-03-09 | Samsung Electronics Co., Ltd. | Signal de-skewing using programmable dual delay-locked loop |
US6801042B2 (en) * | 2001-12-18 | 2004-10-05 | Tektronix, Inc. | Calibration method and apparatus for signal analysis device |
US6614221B2 (en) | 2002-01-07 | 2003-09-02 | Tektronix, Inc. | Deskew fixture |
US6784819B2 (en) * | 2002-06-27 | 2004-08-31 | Teradyne, Inc. | Measuring skew between digitizer channels using fourier transform |
US6981192B2 (en) * | 2002-09-27 | 2005-12-27 | Teradyne, Inc. | Deskewed differential detector employing analog-to-digital converter |
US7023252B2 (en) | 2004-05-19 | 2006-04-04 | Lsi Logic Corporation | Chip level clock tree deskew circuit |
US7595629B2 (en) * | 2004-07-09 | 2009-09-29 | Formfactor, Inc. | Method and apparatus for calibrating and/or deskewing communications channels |
US7463015B2 (en) * | 2006-12-29 | 2008-12-09 | Tektronix, Inc. | Time shifting signal acquisition probe system |
KR100885888B1 (ko) * | 2007-05-16 | 2009-02-26 | 삼성전자주식회사 | 클록-데이터 복원 회로, 이를 포함하는 멀티-포트 수신기및 클록-데이터 복원 방법 |
US8103473B2 (en) * | 2007-11-12 | 2012-01-24 | Tektronix, Inc. | Test and measurement instrument and method of calibrating |
US7973541B2 (en) | 2007-12-06 | 2011-07-05 | Qualcomm Incorporated | Method and apparatus for estimating resistance and capacitance of metal interconnects |
US7768255B2 (en) * | 2008-08-28 | 2010-08-03 | Advantest Corporation | Interconnection substrate, skew measurement method, and test apparatus |
US9140723B2 (en) * | 2010-10-01 | 2015-09-22 | Tektronix, Inc. | Signal acquisition probe storing compressed or compressed and filtered time domain impulse or step response data for use in a signal measurement system |
US10145822B2 (en) * | 2014-07-29 | 2018-12-04 | Tektronix, Inc. | Tri-mode probe with automatic skew adjustment |
US20180088151A1 (en) | 2016-09-27 | 2018-03-29 | Rohde & Schwarz Gmbh & Co. Kg | Probe for a signal analyzing device |
EP3470854A1 (en) * | 2017-10-12 | 2019-04-17 | Rohde & Schwarz GmbH & Co. KG | Multi probe measurement device, measuring system and method |
US11428732B2 (en) | 2019-08-28 | 2022-08-30 | Keysight Technologies, Inc. | Self-calibrating deskew fixture |
US11119120B2 (en) * | 2019-08-29 | 2021-09-14 | Keysight Technologies, Inc. | Power probe including sensor for detecting current and voltage signals |
-
2019
- 2019-08-28 US US16/553,611 patent/US11428732B2/en active Active
-
2020
- 2020-08-27 CN CN202010879595.8A patent/CN112444768A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11428732B2 (en) | 2019-08-28 | 2022-08-30 | Keysight Technologies, Inc. | Self-calibrating deskew fixture |
Also Published As
Publication number | Publication date |
---|---|
US11428732B2 (en) | 2022-08-30 |
US20210063475A1 (en) | 2021-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112444768A (zh) | 自校准去扭斜设备 | |
KR101127018B1 (ko) | 측정 방법 및 장치 | |
KR100538405B1 (ko) | 개선된 정확도를 갖춘 자동화된 마이크로웨이브 테스트시스템 | |
CN102081107B (zh) | 减小被测设备的探针负载的信号采集系统 | |
US7146283B2 (en) | Calibrating analog-to-digital systems using a precision reference and a pulse-width modulation circuit to reduce local and large signal nonlinearities | |
JP4255284B2 (ja) | 差動動作のためのシングル・エンド・チャネルの較正 | |
CN102095904B (zh) | 具有补偿数字滤波器的信号采集系统 | |
US7408363B2 (en) | Signal analysis system and calibration method for processing acquires signal samples with an arbitrary load | |
US8723530B2 (en) | Signal acquisition system having reduced probe loading of a device under test | |
US20070276614A1 (en) | De-embed method for multiple probes coupled to a device under test | |
US11353536B2 (en) | Integrated vector network analyzer | |
CN105259528B (zh) | 一种微波功率探头的内部校准电路及校准方法 | |
US20200103458A1 (en) | Integrated vector network analyzer | |
JP2006300688A (ja) | 校正方法および校正装置 | |
US20110074441A1 (en) | Low Capacitance Signal Acquisition System | |
US20050189950A1 (en) | ATE measurement technique for comparator threshold voltage | |
EP2905625B1 (en) | Method for probe equalization | |
US20070041511A1 (en) | Apparatus and method for processing a signal under test for measuring the impedance of a device under test | |
US6784819B2 (en) | Measuring skew between digitizer channels using fourier transform | |
US20060223440A1 (en) | Low frequency noise source and method of calibration thereof | |
CN109581062B (zh) | 用于示波器校准仪探头的高精度阻抗测量系统 | |
US20070276622A1 (en) | Calibration method and apparatus using a trigger signal synchronous with a signal under test | |
CN111044963B (zh) | 采用同轴分流器的高频电流传感器校准方法及装置 | |
CN111034049B (zh) | 调节信号定时 | |
US6989663B2 (en) | Flatness correction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |