CN112436006A - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN112436006A
CN112436006A CN202010668741.2A CN202010668741A CN112436006A CN 112436006 A CN112436006 A CN 112436006A CN 202010668741 A CN202010668741 A CN 202010668741A CN 112436006 A CN112436006 A CN 112436006A
Authority
CN
China
Prior art keywords
well
unit
type
cell
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010668741.2A
Other languages
English (en)
Inventor
林大钧
潘国华
廖忠志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112436006A publication Critical patent/CN112436006A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

提供了半导体结构和方法。根据实施例的半导体结构包括设置在掺杂有第一类型掺杂物的第一井上方的第一单元、设置在第一井上方的第二单元、以及设置在掺杂有与第一类型掺杂物不同的第二类型掺杂物的第二井上方的拾取单元。拾取单元夹设在第一单元和第二单元之间。第一单元包括第一多个晶体管，并且第二单元包括第二多个晶体管。

Description

半导体结构
技术领域
本公开涉及一种半导体结构，特别是没有任何氧化物扩散区(OD)中断的半导体结构。
背景技术
半导体集成电路(integrated circuit；IC)工业呈指数成长。在IC材料及IC设计的技术进步产生多个IC世代，每一个IC世代比上一个IC世代有更小及更复杂的电路。在IC发展过程中，功能密度(例如：每一芯片区域的相连元件数量)通常都会增加，而几何尺寸(即工艺可作出的最小部件(或线路))会下降。此微缩过程通常通过增加生产效率及降低相关成本提供了优势。
闩锁(latch-up)是互补式金属氧化物半导体(complementary metal oxidesemiconductor；CMOS)IC的故障机制，其特征在于过多的漏极电流造成的装置故障或装置损坏。闩锁主要是由于寄生PNP和NPN双极性晶体管在块体基板中的井和主动掺杂区的布置而导致的。在绝缘体上硅(silicon-on-insulator；SOI)基板上制造的CMOS装置通常抵抗了闩锁，因为N井和P井由于嵌入式氧化硅隔离层的存在而大抵被隔离了。电路设计中通常包含防止闩锁的装置，例如保护环(guard ring)和拾取单元(tap cell)。将拾取单元设置在标准单元之间，并且通过一或多种隔离结构将其与标准单元隔离。拾取单元和隔离结构可能会增加集成电路的整体尺寸。给定IC芯片的固定区域，拾取单元和隔离结构可能会取代功能装置的占据空间。尽管用于拾取单元的现有结构足以满足其预期目的，但是它们并非在所有方面都令人满意。
发明内容
本公开提供一种半导体结构。半导体结构包括设置在掺杂有第一类型掺杂物的第一井上方的第一单元、设置在第一井上方的第二单元、以及设置在掺杂有与第一类型掺杂物不同的第二类型掺杂物的第二井上方的拾取单元。第一单元包括第一多个晶体管。第二单元包括第二多个晶体管。拾取单元夹设在第一单元和第二单元之间。
本公开提供一种半导体结构。半导体结构包括基板、在基板中的第一井、以及在基板中的第二井。第一井掺杂有第一类型掺杂物。第二井掺杂有与第一类型掺杂物不同的第二类型掺杂物。第一井的一部分延伸到第二井中。第一井的部分的三个侧面与第二井接壤。
本公开提供一种半导体结构。半导体结构包括基板、设置在N型井上方的第一单元、设置在N型井上方的第二单元、以及设置在P型井上方的拾取单元。第一单元包括第一多个晶体管。第二单元包括第二多个晶体管。拾取单元夹设在第一单元和第二单元之间。
附图说明
本公开的观点从后续实施例以及附图可以更好地理解。须知示意图为范例，并且不同特征并无示意于此。不同特征的尺寸可能任意增加或减少以清楚论述。
图1是根据本公开实施例的第一布局设计的示意图，其包括多个拾取单元和多个标准单元。
图2是根据本公开实施例的图1中的第一布局设计的一部分的放大俯视图。
图3是根据本公开实施例的图1中的第一布局设计的一部分的侧视图。
图4是根据本公开实施例的第二布局设计的示意图，其包括多个拾取单元和多个标准单元。
图5是根据本公开实施例的图4中的第二布局设计的一部分的放大俯视图。
图6是根据本公开实施例的图4中的第二布局设计的一部分的侧视图。
图7是根据本公开实施例的图4中的第二布局设计的一部分的侧视图。
图8是根据本公开实施例的图4中的第二布局设计的一部分的侧视图。
图9A显示了根据本公开实施例的图4中的第二布局设计的井的形状。
图9B显示了根据本公开实施例的图4中的第二布局设计的另一井的形状。
附图标记说明：
100：第一布局设计
102P-1,102P-2：P型井
102N-1,102N-2,102N-3：N型井
102：基板
104-1,104-2,104-3,104-4,104-5,104-6,104-7,104-8：主动区
106-1,106-2,106-3,106-4,106-5：拾取单元
104N-1,104N-2,104N-3,104N-4,104N-5,104N-6：N掺杂区
104P-1,104P-2,104P-3,104P-4：P掺杂区
140,142：标准单元片段
110：拾取单元片段
150A：第一鳍片切割介电特征
120：第一过渡区
150B：第二鳍片切割介电特征
130：第一冗余单元
150C：第三鳍片切割介电特征
104P-5：P掺杂区
104N-7：N掺杂区
150D：第四鳍片切割介电特征
150E：第五鳍片切割介电特征
122：第二过渡区
150F：第六鳍片切割介电特征
132：第二冗余单元
150G：第七鳍片切割介电特征
104N-8：N掺杂区
150H：第八鳍片切割介电特征
160：第一接面
162：第二接面
170：栅极结构
200：第二布局设计
202：基板
202N：N型井
202P：P型井
300B：第一基部
310T：第一T形部分
312T：第二T形部分
310VB：第一垂直条状部分
310HB：第一水平条状部分
312VB：第二垂直条状部分
312HB：第二水平条状部分
300TO：第一T形开口
320B：第二基部
320T：第三T形部分
340L：第一L形部分
342L：第二L形部分
320VB：第三垂直条状部分
320HB：第三水平条状部分
330TO：第二T形开口
332TO：第三T形开口
402：第一外侧
404：第二外侧
406：第三外侧
412：第一内侧
414：第二内侧
416：第三内侧
204P-1,204P-2,204P-3,204P-4：P掺杂主动区
204N-1,204N-2,204N-3,204N-4：N掺杂主动区
206-1,206-2,206-3,206-4,206-5：拾取单元
210：第一拾取单元片段
212：第二拾取单元片段
214：第三拾取单元片段
216：第四拾取单元片段
218：第五拾取单元片段
240,242：标准单元片段
250A：第九鳍片切割介电特征
220：第三过渡区
250B：第十鳍片切割介电特征
250C：第十一鳍片切割介电特征
250D：第十二鳍片切割介电特征
222：第四过渡区
250E：第十三鳍片切割介电特征
250F：第十四鳍片切割介电特征
260：第一井过渡区
262：第二井过渡区
250G：第十五鳍片切割介电特征
250H：第十六鳍片切割介电特征
250I：第十七鳍片切割介电特征
250J：第十八鳍片切割介电特征
具体实施方式
应理解本公开提供许多不同的实施例或范例以实施本公开的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。另外，以下本公开不同实施例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
另外，以下本公开不同实施例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。此外，在随后的本公开中的在另一个特征上形成特征、形成连接到另一个特征的特征，及/或形成与另一个特征耦合的特征可以包括特征以直接接触形成的实施例，并且还可以包括可以形成额外特征插入特征的实施例，使得特征可以不直接接触。另外，空间相关用词，例如“下方”、“上方”、“水平”、“垂直”、“上面”、“在……之上”、“下面”、“在……之下”、“上”、“下”、“顶部”、“底部”等以及其衍生物(例如：“水平地”，“向下”，“向上”等)，用于使本公开的一个特征与另一个特征的关系变得容易。这些空间相关用词意欲包含具有特征的装置的不同方位。此外，当数字或数字范围以“约”、“近似”等描述时，该术语旨在包括在合理范围内的数字(包括所描述的数字)，例如在所述数量的+/-10％内或本技术领域中技术人员理解的其他值。举例来说，术语“约5nm”包括4.5nm至5.5nm的尺寸范围。
在电路设计中，标准单元是根据整个设计布局中的一组设计规则重复的晶体管区域。标准单元可用于不同的功能。举例来说，标准单元可以是静态随机存取存储器(staticrandom access memory；SRAM)标准单元或用于逻辑操作的逻辑单元。标准单元可包括一或多个P型晶体管和一或多个N型晶体管。晶体管可以是平面晶体管或多栅极晶体管，例如鳍式场效晶体管(fin-type field effect transistor；FinFET)或环绕式栅极(gate-all-around；GAA)晶体管。为了在块体基板上制造晶体管，掺杂有N型掺杂物的N型井和掺杂有P型掺杂物的P型井形成在块体基板中，并且相反导电类型的主动区形成在个别N型井和P型井上方。因此，P型晶体管包括形成在N型井(N井)上方的P型主动区，并且N型晶体管包括形成在P型井(P井)上方的N型主动区。当N型晶体管与P型晶体管相邻放置时，可能会在P型主动区、在P型主动区下方的N型井以及相邻的P型井(此P型井有时形成跨越基板)之间形成寄生PNP双极性晶体管。相似地，沿着N型主动区、在N型主动区下方的P型井(此P型井有时形成跨越基板)以及相邻的N型井可能会形成寄生NPN双极性晶体管。寄生NPN和PNP双极性晶体管可能会被闩锁(latch-up)，以形成一个反相放大器，其将漏极电源电压Vdd和地短路，这可能导致装置损坏。
可以实现拾取单元以防止由寄生双极性晶体管造成的漏极接地短路。在某些情况下，拾取单元可用于将某些N井耦接至Vdd(漏极电源电压或正电源电压)，并且将某些基板上的P井耦接至Vss(源极电源电压或负电源电压)。在一些实施例中，Vdd是标准单元或IC装置的最正电压(most positive voltage)，并且Vss是标准单元或IC装置的最负电压(mostnegative voltage)。Vss可以是接地电压，或可以被接地。拾取单元可以采用晶体管的形状，但它们不具有功能性的栅极结构。拾取单元通过其源极/漏极区执行其预防闩锁功能。与标准单元中的晶体管不同，拾取单元中的主动区不具有与下方的井的导电类型不同的导电类型。举例来说，当在N井上方形成拾取单元时，其具有掺杂有N型掺杂物而不是P型掺杂物的主动区。当在P井上方形成拾取单元时，其具有掺杂有P型掺杂物而不是N型掺杂物的主动区。
在一些现有设计中，N井和P井沿着相同的方向延伸，每一者具有细长的形状，并且交替地布置。在这些现有设计中，可以在N井或P井上方形成细长的主动区(例如鳍片或通道构件的垂直堆叠)，并且掺杂有不同类型的掺杂物。尽管可以在相同的主动区中形成拾取单元和标准单元，但是不同的掺杂类型防止了它们彼此紧邻放置。这是因为当拾取单元的主动区与标准单元的不同导电类型的主动区邻接时，会导致标准单元的电特性的漂移(drift)增大并且效能劣化。为了将拾取单元与相邻的标准单元隔离，引入了主动区的不连续处(discontinuation)。因为主动区设置在含氧化硅的隔离特征(例如浅沟槽隔离(或STI(shallow trench isolation)))中并由其定义，所以主动区可以称为氧化物扩散区(oxidediffusion；OD)，而主动区的不连续处(discontinuations)可以称为OD中断(OD break)。在一些实施例中，OD中断在隔离特征的沉积和源极/漏极特征的形成之前形成。因为OD中断是在隔离特征的沉积之前形成的，所以用于沉积特征的材料也沉积在OD中断中。因为OD中断是在形成在主动区上施加应力的源极/漏极特征之前形成的，所以与OD中断相邻的主动区暴露于不同的环境并且可具有不同的特性。OD中断因此也导致一种形式的布局依赖效应(layout dependent effect；LDE)，其中标准单元的主动区被抽头单元的另一主动区中断。为了解决由OD中断引起的LDE，可以在标准单元之间引入各种尺寸的冗余单元，并且用来作为OD中断和标准单元之间的过渡(transition)。综上所述，可以看出现有设计中的拾取单元本身及其隔离结构会在IC芯片中占用过多的空间。
本公开提供了需要较小的隔离结构以将拾取单元与标准单元隔离的结构。根据一些实施例，在形成源极/漏极特征和金属栅极结构之后形成的鳍片切割介电特征用于将拾取单元与标准单元隔离。鳍片切割介电特征的形成和结构在2019年4月29日的美国专利申请号16/397,248中进行了描述，其内容由引用完全并入本文。因为鳍片切割介电特征是在施加应力的源极/漏极特征之后形成的，所以本公开的结构不需要在拾取单元和标准单元之间插入任何OD中断。在一些实施例中，此结构包括与P井互锁(interlock)的N井。在那些实施例中，拾取单元和相邻的标准单元的主动区掺杂有相同类型的掺杂物，但是设置在不同类型的井上。根据本公开的结构包括较小的隔离结构，以隔离拾取单元和标准单元，并且具有相当或甚至更好的效能。
图1显示了根据本公开实施例的IC结构的第一布局设计100的俯视图。在图1所示的实施例中，第一布局设计100包括在基板中与多个P型井(P井)102P-1和102P-2交错的多个N型井(N井)102N-1、102N-2以及102N-3。在所示的实施例中，基板102包括硅。替代地或附加地，基板102包括另一元素半导体，例如锗；化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，例如硅锗(SiGe)、磷砷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)及/或磷砷化镓铟(GaInAsP)；或其组合。在一些实施方式中，基板102包括一或多种III-V族材料、一或多种II-IV族材料或其组合。多个N井中的每一者掺杂有N型掺杂物，例如磷、砷、其他N型掺杂物或其组合。多个P井中的每一者掺杂有P型掺杂物，例如硼、铟、其他P型掺杂物或其组合。可以执行离子布植工艺、扩散工艺及/或其他合适掺杂工艺以形成各种掺杂区。
在一些实施例中，第一布局设计100包括多个细长的主动区，包括主动区104-1、104-2、104-3、104-4、104-5、104-6、104-7以及104-8。当IC结构包括鳍式场效晶体管(FinFET)装置时，每一个主动区可以是由硅(或其他半导体材料)形成的鳍片，或者当IC结构包括环绕式(GAA)栅极装置时，每一个主动区可包括半导体层的垂直堆叠。多个主动区104-1、104-2、104-3、104-4、104-5、104-6、104-7以及104-8的每一者在形状上是细长的，并且在多个井的每一者上方延伸并平行于多个井的每一者延伸。举例来说，主动区104-1设置在N型井(第一N井)102N-1上方并平行于N型井102N-1延伸、主动区104-2和104-3设置在P型井(第一P井)102P-1上方并平行于P型井102P-1延伸、主动区104-4和104-5设置在N型井(第二N井)102N-2上方并平行于N型井102N-2延伸、主动区104-6和104-7设置在P型井(第二P井)102P-2上方并平行于P型井102P-2延伸、主动区104-8设置在N型井(第三N井)102N-3上方并平行于N型井102N-3延伸。
每一个主动区包括不同掺杂的区域，以容纳拾取单元106-1、106-2、106-3、106-4以及106-5和设置在两个相邻拾取单元之间的标准单元。以主动区104-1作为设置在N井中的主动区的示例，其包括用于形成拾取单元的N掺杂区104N-1、104N-2以及104N-3和用于形成标准单元的P掺杂区104P-1和104P-2。在主动区104-4、104-5以及104-8中也可以找到相似的掺杂布置。以主动区104-2作为设置在P井中的主动区的示例，其包括用于形成拾取单元的P掺杂区104P-3和104P-4和用于形成标准单元的N掺杂区104N-4、104N-5以及104N-6。在主动区104-3、104-6以及104-7中也可以找到相似的掺杂布置。值得注意的是，拾取单元106-1、106-2、106-3、106-4以及106-5中的每一者包括被掺杂与下方的井中相同导电类型的掺杂物的主动区的区域。每一个标准单元包括被掺杂与下方的井中不同导电类型的掺杂物的主动区的区域。为了进一步显示本公开的不同其他方面，图1的一部分被放大并且在图2中显示。
如图2所示，图2中的第一布局设计100的片段包括夹设在标准单元片段140和142之间的拾取单元片段110。为了本公开的目的，拾取单元片段是位在主动区上方的拾取单元的一部分。如图1所示，拾取单元片段110是位在主动区104-7上方的拾取单元106-2的一部分。另外，为了本公开的目的，标准单元片段是位在主动区上方的标准单元的一部分。如图1所示，标准单元片段140是在拾取单元106-1和拾取单元106-2之间的标准单元的一部分，并且标准单元片段140也位在主动区104-7上方。标准单元片段142是在拾取单元106-2和拾取单元106-3之间的标准单元的一部分，并且标准单元片段142也位在主动区104-7上方。第一布局设计100中的每一个标准单元可以是逻辑门单元。在一些实施例中，逻辑门单元包括AND门、OR门、NAND门、NOR门、XOR门、反向器(INV)、AND门-OR门-反向器(AND-OR-Invert；AOI)、OR门-AND门-反向器(OR-AND-Invert；OAI)、多路复用器(MUX)、触发器(Flip-flop)、缓冲器(BUFF)、闩锁(Latch)、延迟器(delay)、时脉单元(clock cell)等。在一些实施例中，标准单元是存储单元。在一些实施例中，存储单元包括静态随机存取存储器(staticrandom access memory；SRAM)、动态RAM(dynamic RAM；DRAM)、可变电阻式RAM(resistiveRAM；RRAM)、磁阻式RAM(magnetoresistive RAM；MRAM)、只读存储器(read only memory；ROM)等。在一些实施例中，标准单元包括一或多个主动或无源元件。主动元件的示例包括(但不限于)晶体管和二极管。晶体管的示例包括(但不限于)金属氧化物半导体场效晶体管(metal oxide semiconductor field effect transistor；MOSFET)、互补式金属氧化物半导体(complementary metal oxide semiconductor；CMOS)晶体管、双极性接面型晶体管(bipolar junction transistor；BJT)、高压晶体管、高频晶体管、P通道及/或N通道场效晶体管(PFET/NFET)、FinFET、GAA装置、具有升高的源极/漏极的平面MOS晶体管等。无源元件的示例包括(但不限于)电容、电感、保险丝、电阻等。
仍参照图2，拾取单元片段110通过第一鳍片切割介电特征150A、第一过渡区120、第二鳍片切割介电特征150B、第一冗余单元130以及第三鳍片切割介电特征150C与标准单元片段140间隔。尽管拾取单元片段110的主动区(P掺杂区104P-5)与标准单元140的主动区(N掺杂区104N-7)间隔，但它们沿着X方向对齐，因为它们是同一主动区的掺杂区。在一些实施例中，标准单元片段140被限制(bound)在第三鳍片切割介电特征150C和第四鳍片切割介电特征150D之间。相似地，拾取单元片段110通过第五鳍片切割介电特征150E、第二过渡区122、第六鳍片切割介电特征150F、第二冗余单元132和第七鳍片切割介电特征150G与标准单元片段142间隔。尽管拾取单元片段110的主动区(P掺杂区104P-5)与标准单元142的主动区(N掺杂区104N-8)间隔，但它们沿着X方向对齐，因为它们是同一主动区的掺杂区。在一些实施例中，标准单元片段142被限制在第七鳍片切割介电特征150G和第八鳍片切割介电特征150H之间。在图2所示的一些实施例中，P掺杂区104P-5与N掺杂区104N-7之间的第一接面160(或第一界面)落在第一过渡区120内，并且第一接面160设置在两个鳍片切割介电特征之间，即第一鳍片切割介电特征150A和第二鳍片切割介电特征150B之间。P掺杂区104P-5与N掺杂区104N-8之间的第二接面162(或第二界面)落在第二过渡区122内，并且第二接面162设置在两个鳍片切割介电特征之间，即第五鳍片切割介电特征150E和第六鳍片切割介电特征150F之间。在一些实施例中，第一冗余单元130和第二冗余单元132可包括不可操作的晶体管。举例来说，第一冗余单元130和第二冗余单元132可包括电性耦接至与栅极结构相邻的源极/漏极特征中的一者的栅极结构170。
图3显示了沿着Y方向的图2的I-I’剖面。值得注意的是，I-I’剖面沿着主动区104-7的纵向方向(lengthwise direction)通过。可以看出图3所示的实施例不包括插入在拾取单元片段110和标准单元片段140之间或插入在拾取单元片段110和标准单元片段142之间的任何OD中断。事实证明，在图3中看不到任何隔离特征(例如浅沟槽隔离(STI))。如上面所述，OD中断是在隔离特征(例如STI)形成之前形成的主动区中的不连续处。OD中断(如果存在)将被隔离特征填充。如图2所示，没有使主动区104-7中断的隔离特征，图3所示的实施例不包括任何OD中断。
图4显示了根据一些实施例的IC结构的第二布局设计200的俯视图。在图4所示的实施例中，第二布局设计200包括在基板202中的N型井(N井)202N和P型井(P井)202P。在一些实施例中，N型井202N和P型井202P在形状上不像图1中的N井(N型井102N-1、102N-2以及102N-3)和P井(P型井102P-1、102P-2以及102P-3)那样延伸。在那些实施例中，N型井202N和P型井202P彼此键接(key)，使得它们可以互锁(interlock)。现在参照图9A和图9B。图4中的N型井202N的形状可以在图9A中更详细地显示。如图9A所示，N型井202N的形状包括第一基部(first base)300B、第一T形部分310T以及第二T形部分312T。第一T形部分310T包括第一垂直条状部分(vertical bar portion)310VB和第一水平条状部分310HB，其中第一垂直条状部分310VB与第一水平条状部分(horizontal bar portion)310HB做T形接合(bone)。第一T形部分310T通过第一垂直条状部分310VB耦接至第一基部300B的长边。第二T形部分312T包括第二垂直条状部分312VB和第二水平条状部分312HB，其中第二垂直条状部分312VB与第二水平条状部分312HB做T形接合。第二T形部分312T通过第二垂直条状部分312VB耦接至第一基部300B的长边。第一基部300B、第一T形部分310T以及第二T形部分312T共同定义第一T形开口300TO。如图9B所示，P型井202P的形状包括第二基部320B、第三T形部分320T，第一L形部分340L以及第二L形部分342L。第三T形部分320T包括第三垂直条状部分320VB和第三水平条状部分320HB，其中第三垂直条状部分320VB与第三水平条状部分320HB做T形接合。第三T形部分320T通过第三垂直条状部分320VB耦接至第二基部320B的长边。第二基部320B、第一L形部分340L以及第三T形部分320T共同定义第二T形开口330TO。第二基部320B、第三T形部分320T以及第二L形部分342L共同定义第三T形开口332TO。
如图4所示，图9A中的形状和图9B中的形状可以匹配并互锁以形成矩形。当互锁时，第一T形部分310T装配(fit)在第二T形开口330TO内、第二T形部分312T装配在第三T形开口332TO内、第三T形部分320T装配在第一T形开口300TO内、第一L形部分340L锁(latch)在第一T形部分310T的一侧上，并且第二L形部分342L锁在第二T形部分312T的一侧上。换句话说，当图9A和图9B中的形状装配在一起时，图9A中的形状的第一T形部分310T和第二T形部分312T延伸成图9B中的形状并且在所有侧面上与图9B中的形状接壤，除了它们连接到第一基部300B的一侧。举例来说，第一T形部分310T包括沿着Y方向的第一外侧402、沿着X方向的第二外侧404以及沿着Y方向的第三外侧406，并且第二T形开口330TO包括沿着Y方向的第一内侧412、沿着X方向的第二内侧414以及沿着Y方向的第三内侧416。当图9A中的形状和图9B中的形状匹配并互锁以形成矩形时，第一T形部分310T将接合第二T形开口330TO，使得第一外侧402与第一内侧412接壤、第二外侧404与第二内侧414接壤、以及第三外侧406与第三内侧416接壤。第二T形部分312T和第三T形开口330TO也是如此。相似地，当图9A和图9B中的形状装配在一起时，图9B中的形状的第三T形部分320T延伸成图9A中的形状并且在所有侧面上与图9A中的形状接壤，除了它连接到第二基部320B的一侧。将图9A和图9B中的形状匹配成图4中所示的实施例，N型井202N包括两个T形部分，其延伸到P型井202P中并且在三个侧面(沿着X方向和Y方向)上与P型井202P接壤。以相似的方式，P型井202P包括两个T形部分，其延伸到N型井202N中并且在三个侧面(沿着X方向和Y方向)上与N型井202N接壤。
尽管图4显示了N型井202N采用了图9A所示的形状，而P型井202P采用了图9B所示的形状，但是本技术领域中技术人员将理解N型井202N也可以采用图9B所示的形状，而P型井202P可以采用图9A所示的形状。图9A中的形状和图9B中的形状的互锁通过意图最大化标准单元的面积和最小化拾取单元的面积来决定。举例来说，在至少一些实施例中，窄垂直条状部分(第一垂直条状部分310VB、第二垂直条状部分312VB以及第三垂直条状部分320VB)用于形成将要预想最小化(aerially minimized)的拾取单元片段，并且宽水平条状部分(310HB、312HB以及320HB)用于形成将要空想最大化(aerially maximized)的标准单元。本技术领域中技术人员还将理解，尽管将井边界描述和显示为具有完美的直线，但实际上井边界可能是模糊的(blurred)。也就是说，井的形状仍然可通过掺杂物类型、掺杂物浓度以及在其上制造的装置的类型来识别和检测。
回头参照图4，图4中的第二布局设计200包括四个连续且细长的P掺杂主动区204P-1、204P-2、204P-3以及204P-4，以及四个连续且细长的N掺杂主动区204N-1、204N-2、204N-3以及204N-4。P掺杂主动区204P-1和204P-2完全设置在N型井202N内。N掺杂主动区204N-3和204N-4完全设置在P型井202P内。应用结合图9A和图9B所述的术语，P掺杂主动区204P-1和204P-2完全设置在第一基部300B内，并且N掺杂主动区204N-3和204N-4完全设置在第二基部320B内。对于N掺杂主动区204N-1和204N-2以及P掺杂主动区204P-3和204P-4，由于它们跨越N型井202N和P型井202P两者，所以不能说相同。在一些实施例中，图4中的第二布局设计200包括五个拾取单元206-1、206-2、206-3、206-4和206-5。五个拾取单元中的每一者包括拾取单元片段，其主动区和下面的井中被掺杂有相同导电类型的掺杂物。拾取单元206-1包括第一拾取单元片段210，其包括设置在P型井202P上方的P掺杂主动区(204P-3和204P-4)。拾取单元206-2包括第二拾取单元片段212，其包括设置在N型井202N上方的N掺杂主动区(204N-1和204N-2)。拾取单元206-3包括第三拾取单元片段214，其包括设置在P型井202P上方的P掺杂主动区(204P-3和204P-4)。拾取单元206-4包括第四拾取单元片段216，其包括设置在N型井202N上方的N掺杂主动区(204N-1和204N-2)。拾取单元206-5包括第五拾取单元片段218，其包括设置在P型井202P上方的P掺杂主动区(204P-3和204P-4)。第三拾取单元片段214的一部分在图5中被放大并显示。
如图5所示，图4中的第二布局设计200的片段包括夹设在标准单元片段240和242之间的第三拾取单元片段214(确切地说是图4中的第三拾取单元片段214的一部分)。如图4所示，标准单元片段240是标准单元在第一拾取单元片段210和第三拾取单元片段214之间的部分。因此，标准单元片段240整体上设置在N型井202N上。标准单元片段242是标准单元在第三拾取单元片段214和第五拾取单元片段218之间的部分。因此，标准单元片段242整体上也设置在相同的N型井202N上。也就是说，第三拾取单元片段214夹设在形成在相同N型井202N上的两个标准单元片段之间。尽管没有被放大并且个别显示，第一拾取单元片段210、第二拾取单元片段212、第四拾取单元片段216以及第五拾取单元片段218中的每一者夹设在设置在相同N型井或P型井上的标准单元片段之间。举例来说，第二拾取单元片段212设置在形成在P型井202P上方的两个标准单元片段之间。第四拾取单元片段216夹设在设置在P型井202P上方的两个标准单元片段之间。在至少一些实施例中，第二布局设计200是重复的单元，其可以被重复地施加并转移到基板202的其他区域，包括紧邻第二布局设计200的区域。也就是说，可以复制图4中的第二布局设计200，并且将其重复地直接放置在第二布局设计200的上方、下方、左方或右方。
第二布局设计200中的每一个标准单元可以是逻辑门单元。在一些实施例中，逻辑门单元包括AND门、OR门、NAND门、NOR门、XOR门、反向器(INV)、AND门-OR门-反向器(AND-OR-Invert；AOI)、OR门-AND门-反向器(OR-AND-Invert；OAI)、多路复用器(MUX)、触发器(Flip-flop)、缓冲器(BUFF)、闩锁(Latch)、延迟器(delay)、时脉单元(clock cell)等。在一些实施例中，标准单元是存储单元。在一些实施例中，存储单元包括静态随机存取存储器(SRAM)、动态RAM(DRAM)、可变电阻式RAM(RRAM)、磁阻式RAM(MRAM)、只读存储器(ROM)等。在一些实施例中，标准单元包括一或多个主动或无源元件。主动元件的示例包括(但不限于)晶体管和二极管。晶体管的示例包括(但不限于)金属氧化物半导体场效晶体管(MOSFET)、互补式金属氧化物半导体(CMOS)晶体管、双极性接面型晶体管(BJT)、高压晶体管、高频晶体管、P通道及/或N通道场效晶体管(PFET/NFET)、FinFET、GAA装置、具有升高的源极/漏极的平面MOS晶体管等。无源元件的示例包括(但不限于)电容、电感、保险丝、电阻等。
仍参照图5，第三拾取单元片段214通过第九鳍片切割介电特征250A、第三过渡区220以及第十鳍片切割介电特征250B与标准单元片段240间隔。在一些实施例中，标准单元片段240被限制(bound)在第十鳍片切割介电特征250B和第十一鳍片切割介电特征250C之间。相似地，第三拾取单元片段214通过第十二鳍片切割介电特征250D、第四过渡区222以及第十三鳍片切割介电特征250E与标准单元片段242间隔。在一些实施例中，标准单元片段242被限制在第十三鳍片切割介电特征250E和第十四鳍片切割介电特征250F之间。与图1至图3所示的布局设计100不同，第二布局设计200在标准单元和拾取单元之间的主动区的P掺杂区和N掺杂区之间不包括任何接面(junction)或过渡(transition)。替代地，在第二布局设计200中，在标准单元和拾取单元之间发现一或多个井接面或井过渡(transitions)。
现在参照图5和图6。图6显示了沿着Y方向的主动区204P-4的II-II’剖面。值得注意的是，II-II’剖面沿着主动区204P-4的纵向方向(lengthwise direction)通过。与第一布局设计100相似，第二布局设计200不包括插入在第三拾取单元片段214和标准单元片段240之间或插入在第三拾取单元片段214和标准单元片段242之间的任何OD中断。事实证明，在图5中看不到任何隔离特征(例如浅沟槽隔离(STI))。如上面所述，OD中断是在隔离特征(例如STI)形成之前形成的主动区中的不连续处。OD中断(如果存在)将被隔离特征填充。如图5所示，没有使主动区204P-4中断的隔离特征，第二布局设计200不包括任何OD中断或不会有拾取单元和标准单元之间的任何OD中断。与第一布局设计100不同，II-II’剖面通过两个井的接面/过渡。由于图9A和图9B所示的P型井202P和N型井202N的形状，II-II’剖面通过落在第三过渡区220内的第一井过渡260和落在第四过渡区222内的第二井过渡262。N型井202N和P型井202P在第一井过渡260和第二井过渡262彼此接壤。尽管已知井过渡会引起井邻近效应(well proximity effect；WPE)，但WPE会随着主动区尺寸的减小而减小。也就是说，至少对于主动区尺寸越来越小的先进IC装置而言，WPE比起与掺杂区的过渡相关的LDE较不明显。因此，通过本公开的实施例所实现的一些效能和良率提高源自于消除LDE。
本公开考虑了进一步解决WPE的实施例。现在参照图7和图8。与图6所示的实施例相比，图7和图8中的实施例包括额外的鳍片切割介电特征。举例来说，图7所示的实施例还包括在第三过渡区220中的第十五鳍片切割介电特征250G和在第四过渡区222中的第十六鳍片切割介电特征250H。在图7未显示的一些实施例中，第十五鳍片切割介电特征250G可以恰好形成在第一井过渡260，并且第十六鳍片切割介电特征250H可以恰好形成在第二井过渡262。图8所示的实施例还包括在第三过渡区220中的第十七鳍片切割介电特征250I和在第四过渡区222中的第十八鳍片切割介电特征250J。已经观察到，额外的鳍片切割介电特征可以帮助降低WPE。然而，应理解这些额外的鳍片切割介电特征是可选的，因为已经通过减小主动区的尺寸来减轻了WPE。
基于上面的讨论，可以看出本公开提供了优于现有方法和半导体结构的优点。然而，应理解其他实施例可提供额外的优点，并且此处不必公开所有优点，并且对于所有实施例皆不需特定的优点。举例来说，本公开提供了一种半导体结构，其包括拾取单元，拾取单元没有通过包括浅沟槽隔离特征的任何OD中断特征而与相邻的标准单元隔离。替代地，在本公开的实施例中，拾取单元通过鳍片切割介电特征与相邻的标准单元隔离。对于另一个示例，本公开还提供了一种半导体结构，其包括互锁井，当在标准单元之间放置拾取单元时，互锁井消除了主动区的不同掺杂区的接面。鳍片切割介电特征和互锁井的实现减少了与拾取单元相关的面积损失(area penalty)，并且增加了功能装置的面积。另外，通过减少与在标准单元之间放置拾取单元相关的WPE和LDE，鳍片切割介电特征和互锁井的实现可以提高效能和良率。
因此，在一个实施例中，本公开提供了一种半导体结构，其包括设置在掺杂有第一类型掺杂物的第一井上方的第一单元、设置在第一井上方的第二单元、以及设置在掺杂有与第一类型掺杂物不同的第二类型掺杂物的第二井上方的拾取单元。拾取单元夹设在第一单元和第二单元之间。第一单元包括第一多个晶体管，并且第二单元包括第二多个晶体管。
在一些实施例中，第一单元包括第一主动区、第二单元包括第二主动区、以及拾取单元包括第三主动区。第一主动区、第二主动区以及第三主动区掺杂有第二类型掺杂物。在一些实施例中，第一类型掺杂物是N型，并且第二类型掺杂物是P型。在一些实施例中，第一类型掺杂物是P型，并且第二类型掺杂物是N型。在一些情况下，第一井包括第一形状，第一形状包括基部和从基部延伸的至少一字母形分支。在某些情况下，第二井包括键接到第一形状的第二形状。在一些实施例中，字母形分支的每一者是T形部分。
在另一个实施例中，本公开提供了一种半导体结构，其包括基板、在基板中的第一井，第一井掺杂有第一类型掺杂物；以及在基板中的第二井，第二井掺杂有与第一类型掺杂物不同的第二类型掺杂物。第一井的一部分延伸到第二井中，并且第一井的该部分的三个侧面与第二井接壤。
在一些实施例中，第一井包括基部和第一T形部分，第一T形部分通过第一T形部分的第一垂直条状部分耦接至基部。该部分是第一T形部分。在一些实施例中，第二井包括T形开口，并且第一井的第一T形部分大抵装配在T形开口中。在一些情况下，第一T形部分还包括耦接至第一垂直条状部分的第一水平条状部分，并且半导体结构还包括在第一T形部分的第一垂直条状部分上方的拾取单元。在一些实施例中，第二井包括第二T形部分。二T形部分包括第二垂直条状部分和耦接至第二垂直条状部分的第二水平条状部分。半导体结构还包括在第二水平条状部分上方的第一单元。第一单元包括多个晶体管。在一些情况下，拾取单元包括第一主动区，第一单元包括第二主动区，并且第一主动区对齐第二主动区。在一些实施例中，拾取单元通过延伸到第一井中的至少一介电特征与第一单元间隔。在一些实施例中，拾取单元通过延伸到第二井中的至少一介电特征与第一单元间隔。在一些情况下，第一井还包括耦接至基部的L形部分。
在另一个实施例中，本公开提供了一种半导体结构，其包括基板、设置在N型井上方的第一单元、设置在N型井上方的第二单元、以及设置在P型井上方的拾取单元。第一单元包括第一多个晶体管。第二单元包括第二多个晶体管。拾取单元夹设在第一单元和第二单元之间。
在一些实施例中，半导体结构还包括延伸到N型井中的至少一介电特征。第一单元包括第一主动区，并且拾取单元包括第二主动区。第一主动区和第二主动区对齐，并且第一主动区通过介电特征与拾取单元间隔。在一些实施例中，第一主动区不通过浅沟槽隔离特征与拾取单元间隔。在一些情况下，半导体结构还包括延伸到P型井中的至少一介电特征。第一单元包括第一主动区，并且拾取单元包括第二主动区。第一主动区和第二主动区对齐，并且第一主动区通过介电特征与拾取单元间隔。
前述内文概述了许多实施例的特征。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的发明构思与范围。在不背离本公开的发明构思与范围的前提下，可对本公开进行各种改变、置换或修改。

Claims (1)

1.一种半导体结构，包括：
一第一单元，设置在掺杂有一第一类型掺杂物的一第一井上方，上述第一单元包括一第一多个晶体管；
一第二单元，设置在上述第一井上方，上述第二单元包括一第二多个晶体管；以及
一拾取单元，设置在掺杂有与上述第一类型掺杂物不同的一第二类型掺杂物的一第二井上方，上述拾取单元夹设在上述第一单元和上述第二单元之间。
CN202010668741.2A 2019-08-26 2020-07-13 半导体结构 Pending CN112436006A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962891615P 2019-08-26 2019-08-26
US62/891,615 2019-08-26
US16/696,272 2019-11-26
US16/696,272 US11515199B2 (en) 2019-08-26 2019-11-26 Semiconductor structures including standard cells and tap cells

Publications (1)

Publication Number Publication Date
CN112436006A true CN112436006A (zh) 2021-03-02

Family

ID=74681721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010668741.2A Pending CN112436006A (zh) 2019-08-26 2020-07-13 半导体结构

Country Status (3)

Country Link
US (2) US11515199B2 (zh)
CN (1) CN112436006A (zh)
TW (1) TW202123460A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220037365A1 (en) * 2020-07-28 2022-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device, method, and system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9786685B2 (en) * 2015-08-26 2017-10-10 Samsung Electronics Co., Ltd. Power gate switching system
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate

Also Published As

Publication number Publication date
US20230081710A1 (en) 2023-03-16
TW202123460A (zh) 2021-06-16
US20210066119A1 (en) 2021-03-04
US11515199B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
US8766364B2 (en) Fin field effect transistor layout for stress optimization
CN110610937B (zh) 集成标准单元结构
CN109564893B (zh) 半导体芯片
CN107424956B (zh) 具有高密度的局部互连结构的电路及其制造方法
US20230261053A1 (en) Integrated circuit structure
KR102303162B1 (ko) 메모리 매크로 성능을 개선하기 위한 웰 픽업 영역 설계
US11948935B2 (en) Method of forming integrated circuit structure
US20210320065A1 (en) Semiconductor integrated circuit device
US20240153549A1 (en) 2-port sram comprising a cfet
US10204857B2 (en) Middle end-of-line strap for standard cell
CN112436006A (zh) 半导体结构
US20220189944A1 (en) Semiconductor devices having improved layout designs, and methods of designing and fabricating the same
US20200144417A1 (en) Integrated circuit devices including vertical field-effect transistors
US20190067185A1 (en) Semiconductor Device and Layout Design Thereof
US11862625B2 (en) Area-efficient ESD protection inside standard cells
US8138791B1 (en) Stressed transistors with reduced leakage
KR20240024833A (ko) 더미 셀 및 탭 셀 레이아웃 구조
TWI758032B (zh) 積體電路結構
US10734372B2 (en) Vertical transport static random-access memory cells with transistors of active regions arranged in linear rows
US10504897B2 (en) Integrated circuit comprising balanced cells at the active
US20200152661A1 (en) Standard cell having mixed flip-well and conventional well transistors
WO2021065590A1 (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US20230049882A1 (en) Integrated circuit including standard cell and method of designing the integrated circuit
US20230361205A1 (en) Circuit cell for a standard cell semiconductor device
US20230207650A1 (en) Circuit structure with gate configuration

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210302

WD01 Invention patent application deemed withdrawn after publication