CN112422229B - 一种物理层重构系统 - Google Patents
一种物理层重构系统 Download PDFInfo
- Publication number
- CN112422229B CN112422229B CN201910774947.0A CN201910774947A CN112422229B CN 112422229 B CN112422229 B CN 112422229B CN 201910774947 A CN201910774947 A CN 201910774947A CN 112422229 B CN112422229 B CN 112422229B
- Authority
- CN
- China
- Prior art keywords
- physical layer
- module
- reconfiguration
- signaling
- reconstruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0015—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/1607—Details of the supervisory signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Multimedia (AREA)
- Communication Control (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种物理层重构系统,包括:第一控制模块、第二控制模块和重构模块,所述第二控制模块分别与所述第一控制模块和所述重构模块连接;所述第一控制模块用于发起物理层重构请求;所述第二控制模块用于根据所述物理层重构请求生成物理层重构信令,并将所述物理层重构信令按照预设消息结构发送至所述重构模块,其中,所述预设消息结构包括物理层通道数指示字段和物理层链路速率指示字段;所述重构模块用于根据所述物理层重构信令重构物理层,并针对所述物理层重构信令生成第一反馈信息。上述技术方案按照预设消息结构指示物理层的重构,规范系统各模块之间的信令交互,提高信令交互效率,从而提高物理层重构效率和链路性能。
Description
技术领域
本发明实施例涉及数据通信技术领域,尤其涉及一种物理层重构系统。
背景技术
视频或图像处理系统在设备检验/检测、安全监控、工业视觉以及人工智能等众多的领域中得到日益广泛的应用。随着视频或图像处理系统分辨率的不断提升,视频显示的终端设备上使用的通道(Lane)数增多,每个Lane上的链路速率(Link Rate,LR)也在不断提高,这对视频或图像处理系统的硬件平台的实时性、协调性等的要求越来越高,视频或图像处理系统需要根据系统中使用的Lane数及链路速率,快速对物理层链路进行平滑重构或扩展。
现有的物理层重构系统缺乏明确高效的消息结构来定义信令交互的具体过程,尤其是对于不同Lane数或链路速率较高导致链路性能较差的情况,各模块间缺少合理的组织结构与交互的规范,使得各个环节的时延较高,物理层重构效率低,链路性能较差。
发明内容
本发明提供了一种物理层重构系统,以提高物理层重构效率和链路性能。
本发明实施例提供了一种物理层重构系统,包括:第一控制模块、第二控制模块和重构模块,所述第二控制模块分别与所述第一控制模块和所述重构模块连接;
所述第一控制模块用于发起物理层重构请求;
所述第二控制模块用于根据所述物理层重构请求生成物理层重构信令,并将所述物理层重构信令按照预设消息结构发送至所述重构模块,其中,所述预设消息结构包括物理层通道数指示字段和物理层链路速率指示字段;
所述重构模块用于根据所述物理层重构信令重构物理层,并针对所述物理层重构信令生成第一反馈信息。
进一步的,所述重构模块,包括:
适配子模块,用于根据所述物理层通道数指示字段所指示的最大通道数对通道数适配;
链路速率调整子模块,用于根据所述物理层链路速率指示字段调整链路速率。
进一步的,所述链路速率调整子模块,具体用于:
若所述物理层链路速率指示字段所指示的链路速率高于预设阈值,则调整链路速率。
进一步的,所述重构模块,还包括:
寄存器参数修改子模块,用于根据所述链路速率确定通道输出差分对端口的锁相环类型,并根据对通道数的适配结果和所述锁相环类型修改寄存器参数;
所述寄存器参数包括以下至少之一:
双角色端口参数、物理层重置参数、锁相环锁定检测参数、极性控制参数、电压摆幅、数据误差缓存状态参数、电压预加重参数、前驱结点参数和数据输出。
进一步的,所述重构模块,还包括:
信息读取子模块,用于读取链路中的寄存器参数、接收机特征寄存器的接收机状态信息、发射机特征寄存器对应的发射机状态信息;
反馈信息生成子模块,用于根据所述寄存器参数、所述接收机状态信息和所述发射机状态信息生成第一反馈信息。
进一步的,所述预设消息结构还包括:物理层通道时钟分配指示字段,用于指示通道时钟的分配方式,所述分配方式包括外部控制和自动分配;
进一步的,所述重构模块,还包括:
时钟分配子模块,用于根据所述物理层通道时钟分配指示字段所指示的分配方式调整物理层中的通道输出端口的时钟。
进一步的,所述预设消息结构,还包括:主从模块定义字段、物理层特定参数类型集指定字段、物理层修改特征寄存器集合字段和反馈字段;
所述主从模块定义字段用于定义所述重构模块中的主模块和从模块;
所述物理层特定参数类型集指定字段用于指示待修改的寄存器参数集合;
所述物理层修改特征寄存器集合字段用于指示待修改的寄存器集合;
所述反馈字段用于定义物理层重构信令交互完成后的模块状态,所述模块状态包括确认(Acknowledgement,ACK)状态和非确认(Negative Acknowledgement,NACK)状态。
进一步的,所述预设消息结构还包括:校验字段;
所述校验字段用于按照预设规范校验所述物理层重构信令,并在校验失败时指示物理层重构信令交互失败。
进一步的,所述主模块用于接收第二控制模块按照预设消息结构发送的物理层重构信令,其中,所述物理层重构信令通过所述主模块转发至从模块;
所述从模块用于根据所述物理层重构信令重构物理层,针对所述物理层重构信令生成第一反馈信息并将所述第一反馈信息发送至所述主模块。
本发明实施例提供了一种物理层重构系统,包括:第一控制模块、第二控制模块和重构模块,所述第二控制模块分别与所述第一控制模块和所述重构模块连接;所述第一控制模块用于发起物理层重构请求;所述第二控制模块用于根据所述物理层重构请求生成物理层重构信令,并将所述物理层重构信令按照预设消息结构发送至所述重构模块,其中,所述预设消息结构包括物理层通道数指示字段和物理层链路速率指示字段;所述重构模块用于根据所述物理层重构信令重构物理层,并针对所述物理层重构信令生成第一反馈信息。上述技术方案按照预设消息结构指示物理层的重构,规范系统各模块之间的信令交互,提高信令交互效率,从而提高物理层重构效率和链路性能。
附图说明
图1为本发明实施例一提供的一种物理层重构系统的结构示意图;
图2为本发明实施例二提供的一种物理层重构系统的结构示意图;
图3为本发明实施例二提供的物理层重构系统的信令交互的示意图;
图4为本发明实施例二提供的一种用于物理层重构的视频处理系统的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种物理层重构系统的结构示意图。本实施例适用于视频或图像处理系统中,在出现知识产权(Intellectual Property,IP)核参数改变、视频流位宽度、显示模式、控制寄存器特征位等变更的情况下,根据系统中使用的Lane数及链路速率快速对硬件平台的物理链路进行平滑重构与扩展的情况。
具体的,如图1所示,所述系统包括:第一控制模块10、第二控制模块20和重构模块30,第二控制模块20分别与第一控制模块10和重构模块30相连;第一控制模块10用于发起物理层重构请求;第二控制模块20用于根据物理层重构请求生成的物理层重构信令并按照预设消息结构发送至重构模块30;重构模块30用于根据物理层重构信令重构物理层,并针对物理层重构信令生成第一反馈信息。其中,预设消息结构包括物理层通道数指示字段和物理层链路速率指示字段。
物理层通道数指示字段用于指示重构后需要支持的Lane数,例如,N Lanes,其中,N为正整数,代表物理层所能支持的Lane数为N。本实施例在物理层重构的过程中根据所支持的最大Lane数进行重构,这种情况下,能够兼容小于所支持的最大Lane数的所有Lane。重构模块30根据物理层通道数指示字段所指示的Lane数,对物理链路进行重构与扩展,从而使硬件平台能够支持总的Lane数,在此基础上可对Lane重构与扩展之后的时钟进行调整。
物理层链路速率指示字段用于指示最大支持的链路速率,也可以指示预先设定的支持的链路速率的集合,例如,对于1.62Gbps/lane、2.70Gbps/lane、5.40Gbps/lane、8.10Gbps/lane的系统支持的链路速率,可以指定最大的链路速率8.10Gbps/lane,也可以指定所有支持的链路速率的集合。对于物理层链路速率指示字段所指示的链路速率,在硬件平台的物理层对其进行优化,以提高链路性能,特别是眼图(Eye Diagram)所表征的差分对接收信号的码间串扰和噪声对系统性能的影响。
进一步的,重构模块30根据链路速率确定Lane输出差分对端口使用的锁相环(Phase Locked Loop,PLL)类型,例如,Quad PLL、CPLL等。锁相环类型的确定方法可以为系统自动分配或者用户指定。根据确定的物理链路扩展和使用的PLL类型,可以确定物理链路中的特定参数类型,例如,双角色端口(Dual Role Port,DRP)参数、物理层重置(Reset)参数、PLL锁定检测参数、极性(Polarity)控制参数、电压摆幅(Voltage Swing)、数据误差缓存状态参数、电压预加重(Pre-emphasis)参数、前驱结点参数和数据输出等。通过读取物理链路状态寄存器,可以确定物理层的工作状态。
进一步的,重构模块30包括以下中的至少一种:外部存储模块、快速存储模块、外设模块以及视频接口物理层实现模块。其中,外部存储模块用于存储所述系统中需要显示的视频或图像的原始数据流。示例性的,外部存储模块可采用Flash存储器(如Nand Flash,Nand闪存)、固态驱动器(Solid State Drive,SSD)等存储介质。快速存储模块是在第二控制模块20内部需要进行大量数据处理、低往返时延(latency)的信令执行的情况下,为了进一步减小时延而用于暂时存储数据的模块,可采用快速、低时延的物理器件,例如,双倍速率同步动态随机存储器((Double Data Rate SDRAM,DDR)等。外设模块可以为通用型输入输出(General-purpose input/output,GPIO)、通用异步收发传输器(UniversalAsynchronous Receiver/Transmitter,UART)、通用串行总线(Universal Serial Bus,USB)、网口等。视频接口物理层实现模块用于驱动显示模块的物理层实现,例如,显示接口(Display Port,DP)的收发传输器(Transmitter/Receiver,TX/RX)的端口物理层(Physical Layer,PHY),移动产业处理器接口(Mobile Industry Processor Interface,MIPI)的串行显示接口的端口物理层(Display Serial Interface Physical Layer,D-PHY)等。
进一步的,第一控制模块10为嵌入式控制模块或FPGA模块;对应的,第二控制模块20为FPGA模块或嵌入式控制模块。
具体的,嵌入式控制模块可以采用任意嵌入式芯片与系统,用于物理层重构请求,例如,请求读/写寄存器数据、请求启用/关闭视频显示单元或模块、请求外设控制或请求修改视频显示模块的参数设置等。FPGA模块用于实现存储控制、外设控制、视频接口IP核实现等需要大量数据处理、低往返时延(latency)的操作的实施或执行。
本发明实施例一提供的一种物理层重构系统,包括:第一控制模块、第二控制模块和重构模块,第一控制模块用于发起物理层重构请求;第二控制模块根据物理层重构请求生成物理层重构信令,并将物理层重构信令按照预设消息结构发送至重构模块,由重构模块重构物理层,并生成第一反馈信息。通过按照预设消息结构进行信令交互,明确了各模块的交互结构和规范,提高了信令交互效率,从而根据系统中使用的Lane数及链路速率,快速对硬件平台的物理链路进行平滑重构与扩展。
实施例二
本实施例在上述实施例的基础上进行优化,对第二控制模块20与重构模块30的交互过程进行具体描述。本实施例适用于基于现场可编程门阵列(Field Programmable GateArray,FPGA)和嵌入式系统的视频图像处理系统,尤其涉及带有视频电子标准协会(VideoElectronics Standards Association,VESA)的数字式视频接口标准(DisplayPort,DP)、移动产业处理器接口标准(Mobile Industry Processor Interface,MIPI)、高清多媒体接口标准(High Definition Multimedia Interface,HDMI)的视频图像处理系统。未在本实施例中详尽描述的技术细节可参见上述任意实施例。
图2为本发明实施例二提供的一种物理层重构系统的结构示意图。如图2所示,重构模块30包括适配子模块31,用于根据物理层通道数指示字段所指示的最大通道数对通道数适配;链路速率调整子模块32,用于根据物理层链路速率指示字段调整链路速率。
具体的,通过适配子模块31对系统中支持的Lane数进行适配,使系统能够支持总的Lane数。Lane的输出端口一般是高速率的差分对信号,与链路速率匹配。在对物理链路进行重构的过程中,所有的Lane输出端口差分对信号匹配到高速比特收发器(GigabyteTransceiver,GTX)上,以确保Lane输出信号的链路性能。通过链路速率调整子模块32整链路速率。对于不同的物理平台,由于物理器件本身的差异,形成物理平台输出的Lane数据差分对信号,在驱动波形中的某些特定的位置,例如,行同步、场同步信号的起始或结束部分会产生大量的干扰或串扰信号,严重降低了眼图所表征的差分对接收信号的码间串扰和噪声对系统性能。本实施例通过链路速率调整子模块32对这些特定的位置的链路速率进行优化,并且通过对Lane输出端口差分对信号位置、布局、布线等的调整,降低链路速率,降低高链路速率对物理层(PHY)链路质量的影响。
进一步的,链路速率调整子模块32具体用于:若物理层链路速率指示字段所指示的链路速率高于预设阈值,则调整链路速率。
具体的,在对链路速率优化时,可以通过预先设置的链路速率优化阈值来确定是否对输入的链路速率进行优化。预设阈值是根据视频图像处理系统中使用的硬件平台的具体情况设定的,例如,对于Xilinx的K7系统平台,对高于5.40Gbps/lane的链路速率进行优化。
进一步的,重构模块30还包括:寄存器参数修改子模块33,用于根据链路速率确定通道输出差分对端口的锁相环类型,并根据对通道数的适配结果和所述锁相环类型修改寄存器参数;寄存器参数包括以下至少之一:双角色端口参数、物理层重置参数、锁相环锁定检测参数、极性控制参数、电压摆幅、数据误差缓存状态参数、电压预加重参数、前驱结点参数和数据输出。
具体的,在Lane数适配和链路速率优化完成之后,基础的物理链路已经重构和扩展完成。这种情况下,进一步对影响物理链路的特定的参数类型进行调整与适配,以满足面板或需要连接的设备对物理链路的特定需求。根据链路速率确定锁相环类型,然后根据对通道数的适配结果和PLL类型,确定寄存器参数的类型,通过重构与扩展原有系统中寄存器参数表征的相关特征寄存器信息,使系统能够通过读写相关特征寄存器信息的方式来获取或修改物理链路中的特定参数。这些参数的获取方式包括:通过IP核(IP Core)读写相关信息、通过辅助通道(AUX)读写相关信息等。
进一步的,重构模块30还包括:信息读取子模块34,用于读取链路中的寄存器参数、接收机特征寄存器的接收机状态信息、发射机特征寄存器对应的发射机状态信息;反馈信息生成子模块35,用于根据寄存器参数、接收机状态信息和发射机状态信息生成第一反馈信息。
具体的,在Lane数适配、链路速率优化和修改寄存器参数的基础上,进一步对物理链路的工作状态进行确认,通过信息读取子模块34读取链路中的寄存器参数、接收机特征寄存器的接收机状态信息、发射机特征寄存器对应的发射机状态信息,从而通过接收机特征寄存器获取的接收机能力,通过修改发射机特征寄存器来匹配接收机的能力等。反馈信息生成子模块35据此生成第一反馈信息并向第二控制模块20反馈。
进一步的,预设消息结构还包括:物理层通道时钟分配指示字段,用于指示通道时钟的分配方式,分配方式包括外部控制和自动分配。
进一步的,重构模块30还包括时钟分配子模块36,用于根据物理层通道时钟分配指示字段所指示的分配方式调整物理层中的通道输出端口的时钟。
具体的,在适配子模块31对系统中支持的Lane数进行适配的同时,通过时钟分配子模块36对物理层(PHY)中Lane输出端口使用的时钟进行调整。物理层通道时钟分配指示字段所指示的分配方式包括:自动分配和外部控制,自动分配是指系统根据布局、布线情况自动调整时钟的输出端口分配及走线,这种方式原理简单,易于操作,但不适用于处理复杂的时钟分配情况;外部控制是指根据人工对系统中时钟布局、布线的分析调整时钟端口的分配,这种方式可以根据系统硬件平台的情况,自由分配到不同的调整比特收发器的区域,例如,分配到南桥或者北桥区域等,这种方式需要对系统中时钟走线和复杂程度有预判。
进一步的,预设消息结构还包括:主从模块定义字段、物理层特定参数类型集指定字段、物理层修改特征寄存器集合字段和反馈字段。
具体的,主从模块定义字段用于定义重构模块30中的主模块和从模块。主模块与从模块是根据命令的发起方与接收方而定义的,不同的信令交互过程对应的各模块间主从关系可能不同。例如,嵌入式模块可以作为主模块发起物理层重构信令,FPGA模块作为从模块来接收信令并执行;FPGA模块也可以作为主模块,向嵌入式模块发起物理层重构信令,而嵌入式模块此时则为从模块。又如,第二控制模块20的物理层重构信令由重构模块30中的主模块转发至从模块,由从模块完成物理层重构并向主模块反馈、主模块再向第二控制模块20反馈。上述示例中,物理层重构信令以及第一反馈信息按照主从结构传输,而不会跃级传输,每一组具有主从关系的模块在各自的链路中进行信令的分层转发和交互,从而将系统的组织结构标准化,提高交互的可靠性和效率。
物理层特定参数类型集指定字段用于指示待修改的寄存器参数集合,包括在物理链路建立之后,需要根据实际使用的面板和终端设备的情况进行修改的寄存器参数集合。此集合可以根据物理层建立之后的不同阶段进行修改,例如,当物理链路初始建立时,需要对所有的特定参数类型的寄存器参数进行修改,而当在物理链路建立之后,需要在不同的物理过程中修改部分特定参数类型的寄存器参数,两种情况下集合中所包含的指示信息不同。
物理层修改特征寄存器集合字段用于指示待修改的寄存器集合,包括:重构过程中要修改的特定参数类型的寄存器参数对应的相关特征寄存器,通过读写这些特征寄存器可以获取或修改物理链路中的特定类型的寄存器参数。寄存器参数的获取方式包括:通过IP Core读写相关信息、通过辅助通道(AUX)读写相关信息等。
反馈字段用于定义物理层重构信令交互完成后的模块状态,所述模块状态包括ACK状态和NACK状态,完成信令交互的确认操作。
进一步的,预设消息结构还包括校验字段;校验字段用于按照预设规范校验所述物理层重构信令,并在校验失败时指示物理层重构信令交互失败,从而在信令传输信道质量无法保证的情况下对交互的信令及消息结构进行校验,保证所传输的信令及消息结构的质量。通过上述预设消息结构在各模块之间的交互建立了通信规范,只有在交互的信令符合预设规范的情况下,才能实现物理层重构。
进一步的,主模块用于接收第二控制模块按照预设消息结构发送的物理层重构信令,其中,物理层重构信令通过主模块转发至从模块;从模块用于根据物理层重构信令重构物理层,针对物理层重构信令生成第一反馈信息并将第一反馈信息发送至主模块。
在上述实施例的基础上,第二控制模块20还用于在接收到物理层重构请求之前,将初始化信令发送至所述第一控制模块10和重构模块30中的主模块,以使主模块将初始化信令转发至从模块,使各模块初始化;第二控制模块20还用于接收重构模块30的主模块的第二反馈信息,第二反馈信息由主模块通过从模块获取,第二反馈信息用于指示从模块初始化完毕。主模块和从模块根据初始化信令中的主从模块定义字段确定。所述初始化信令按照主从关系逐层传递。所有从模块初始化完毕后会向主模块反馈第一反馈信息,直至第二控制模块20接收到第二反馈信息。
图3为本发明实施例二提供的物理层重构系统的信令交互的示意图。如图3所示,信令交互过程具体为:
S1、FPGA模块将初始化信令发送至嵌入式控制模块。
具体的,FPGA模块根据视频或图像处理的硬件情况确定主从模块定义字段该字段能够兼容所有的模块并且能够对各模块进行唯一的标识;根据物理层重构的物理过程确定物理层通道数指示字段、物理层链路速率指示字段、物理层通道时钟分配指示字段、物理层特定参数类型集指定字段、物理层修改特征寄存器集合字段和反馈字段。可选的,还包括确定信令校验机制,并确定校验字段,当主/从模块在信令发送/接收时,首先根据信令校验机制确定要交互的信令是否符合要求,如果符合,则表明信令传输正确;否则,表明信令传输失败,将启动预先定义的重传或信令反馈机制。
S2、FPGA模块将初始化信令发送至重构模块30中的主模块。
需要说明的是,FPGA模块即为第二控制模块20,嵌入式控制模块即为第一控制模块10,S1与S2优选为同步进行。
S3、主模块将初始化信令转发至从模块。
S4、从模块准备完毕并向主模块反馈第二反馈信息。
S5、主模块向FPGA模块反馈第二反馈信息。
具体的,第二反馈信息用于表示从模块已按照初始化信令准备完毕,在之后的通信过程中可以识别对应的主模块发送来的预设消息结构的信令。
S6、嵌入式控制模块向FPGA模块发起物理层重构请求。
S7、FPGA模块将基于物理层重构请求生成的物理层重构信令发送至主模块,
S8、主模块将物理层重构信令转发至从模块。
S9、从模块重构物理层并向主模块反馈第一反馈信息。
S10、主模块向第二控制模块20反馈第一反馈信息。
具体的,主模块接收并确认信令反馈字段,并根据信令反馈字段的信息执行例如,重传、重置或者其他系统预先设定的操作,并向第二控制模块20反馈第一反馈信息,用于表示物理层重构的实施情况。
进一步的,主模块通过第一反馈信息将物理层重构实施情况反馈到FPGA模块,FPGA模块在接收到第一反馈信息之后,可以实施系统预先设定的过程,例如,重传、重试、等待等,以尽可能在本次交互过程中完成嵌入式控制模块发起的请求,以提高每次信令交互过程的实施效率。
S11、FPGA模块向嵌入式控制模块反馈物理层重构结果。
具体的,第一控制模块10每发起一次请求,第二控制模块20都会进行响应,多次尝试完成信令交互,直至成功为止。尝试过程中采取预先设置的策略,包括重传、重试、等待等。如果预先设置的策略全部失败,则向第一控制模块10反馈交互失败的信息。
上述信令交互过程中,第一控制模块10为嵌入式控制模块,第二控制模块20为FPGA模块,重构模块30包括外部存储模块、快速存储模块、外设模块以及视频接口物理层实现模块,FPGA内部还包括多个模块,这些模块之间,以及与外部相关模块之间都可能存在主从关系。
图4为本发明实施例二提供的一种用于物理层重构的视频处理系统的结构示意图。如图4所示,第一控制模块10可以为嵌入式控制模块,第二控制模块20可以为FPGA模块,物理层重构模块30可以包括外部存储模块、快速存储模块、外设模块、视频接口物理层实现模块等。其中,FPGA模块包括以下至少一种:总线交互模块、微控制单元(MicrocontrollerUnit,MCU)视频流预处理单元、视频数据流传输控制模块、时钟控制模块、嵌入式软核控制模块、总线控制器模块、视频图样处理模块、内部存储控制器模块、外设控制模块、显示时钟发生器模块、视频时序控制器模块、视频接口IP核模块。
示例性的,总线交互模块用于对所有与之相连的模块进行选择或决策等;MCU视频流预处理单元用于将从外部存储模块输入的视频数据流按照系统设定的格式与参数类型进行预处理和转换,以便于后续的处理;视频数据流传输控制模块用于控制经过数据流预处理和转换之后的数据流的时序与参数;时钟控制模块负责视频或图像处理过程中全局时钟的产生与控制;嵌入式软核控制模块是FPGA模块的控制核心,用于实现FPGA模块内部所有模块的时序控制、参数配置、物理过程实现等核心功能,可采用Xilinx的软和处理器(MicroBlaze)等;总线控制器模块用于对所有与总线交互模块相连的模块的控制;视频图样处理模块负责适应视频接口IP核模块对应的视频图像数据流的模式转换与时序控制;内部存储控制器模块用于实现对快速存储模块的控制,包括数据流的写入/读取、帧控制等;外设控制模块用于控制所有的外设模块,包括外设的启用/关闭、工作模式控制等;显示时钟发生器模块用于对所有与视频接口IP核模块、视频接口物理层实现模块的时序控制;视频时序控制器模块负责从视频图样处理模块输入的数据传输到视频接口IP核模块过程中的数据转换与时序控制等的处理。
需要说明的是,第二控制模块20为FPGA模块时,其内部还可包含具有主从关系的多个模块,此时,嵌入式软核控制模块为控制中心,其他模块受其控制,都是嵌入式软核控制模块的从模块,且其他模块之间还存在进一步的主从关系。
本发明实施例二的一种物理层重构系统,在上述实施例的基础上进行优化,通过定义预设的消息结构建立起完善的信令交互机制,每一组具有主从关系的模块在各自的链路中进行信令的转发和交互,明确了各模块的交互结构和规范,实现主/从模块之间有组织的、精准的信令交互,在保证硬件系统与平台无缝、平滑无死机等情况下完成物理层的重构,同时确保系统以事件驱动的前提下具有最小的有效系统时延,提高交互的可靠性和效率。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种物理层重构系统,其特征在于,包括:第一控制模块、第二控制模块和重构模块,所述第二控制模块分别与所述第一控制模块和所述重构模块连接;
所述第一控制模块用于发起物理层重构请求;
所述第二控制模块用于根据所述物理层重构请求生成物理层重构信令,并将所述物理层重构信令按照预设消息结构发送至所述重构模块,其中,所述预设消息结构包括物理层通道数指示字段和物理层链路速率指示字段,所述物理层通道数指示字段用于指示重构后需要支持的通道数;
所述重构模块用于根据所述物理层重构信令重构物理层,并针对所述物理层重构信令生成第一反馈信息。
2.根据权利要求1所述的系统,其特征在于,所述重构模块,包括:
适配子模块,用于根据所述物理层通道数指示字段所指示的最大通道数对通道数适配;
链路速率调整子模块,用于根据所述物理层链路速率指示字段调整链路速率。
3.根据权利要求2所述的系统,其特征在于,所述链路速率调整子模块,具体用于:
若所述物理层链路速率指示字段所指示的链路速率高于预设阈值,则调整链路速率。
4.根据权利要求2所述的系统,其特征在于,所述重构模块,还包括:
寄存器参数修改子模块,用于根据所述链路速率确定通道输出差分对端口的锁相环类型,并根据对通道数的适配结果和所述锁相环类型修改寄存器参数;
所述寄存器参数包括以下至少之一:
双角色端口参数、物理层重置参数、锁相环锁定检测参数、极性控制参数、电压摆幅、数据误差缓存状态参数、电压预加重参数、前驱结点参数和数据输出。
5.根据权利要求2所述的系统,其特征在于,所述重构模块,还包括:
信息读取子模块,用于读取链路中的寄存器参数、接收机特征寄存器的接收机状态信息、发射机特征寄存器对应的发射机状态信息;
反馈信息生成子模块,用于根据所述寄存器参数、所述接收机状态信息和所述发射机状态信息生成第一反馈信息。
6.根据权利要求2所述的系统,其特征在于,所述预设消息结构还包括:物理层通道时钟分配指示字段,用于指示通道时钟的分配方式,所述分配方式包括外部控制和自动分配。
7.根据权利要求6所述的系统,其特征在于,所述重构模块,还包括:
时钟分配子模块,用于根据所述物理层通道时钟分配指示字段所指示的分配方式调整物理层中的通道输出端口的时钟。
8.根据权利要求1至7任一项所述的系统,其特征在于,所述预设消息结构,还包括:主从模块定义字段、物理层特定参数类型集指定字段、物理层修改特征寄存器集合字段和反馈字段;
所述主从模块定义字段用于定义所述重构模块中的主模块和从模块;
所述物理层特定参数类型集指定字段用于指示待修改的寄存器参数集合;
所述物理层修改特征寄存器集合字段用于指示待修改的寄存器集合;
所述反馈字段用于定义物理层重构信令交互完成后的模块状态,所述模块状态包括确认状态和非确认状态。
9.根据权利要求8所述的系统,其特征在于,所述预设消息结构还包括:校验字段;
所述校验字段用于按照预设规范校验所述物理层重构信令,并在校验失败时指示物理层重构信令交互失败。
10.根据权利要求8所述的系统,其特征在于,所述主模块用于接收第二控制模块按照预设消息结构发送的物理层重构信令,其中,所述物理层重构信令通过所述主模块转发至从模块;
所述从模块用于根据所述物理层重构信令重构物理层,针对所述物理层重构信令生成第一反馈信息并将所述第一反馈信息发送至所述主模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910774947.0A CN112422229B (zh) | 2019-08-21 | 2019-08-21 | 一种物理层重构系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910774947.0A CN112422229B (zh) | 2019-08-21 | 2019-08-21 | 一种物理层重构系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112422229A CN112422229A (zh) | 2021-02-26 |
CN112422229B true CN112422229B (zh) | 2023-01-10 |
Family
ID=74778988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910774947.0A Active CN112422229B (zh) | 2019-08-21 | 2019-08-21 | 一种物理层重构系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112422229B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7191384B2 (en) * | 2002-10-17 | 2007-03-13 | Qualcomm Incorporated | Method and apparatus for transmitting and receiving a block of data in a communication system |
CN102142987B (zh) * | 2010-12-09 | 2014-01-08 | 浪潮(北京)电子信息产业有限公司 | 一种高速串行总线设备及其传输数据的方法 |
US8972640B2 (en) * | 2012-06-27 | 2015-03-03 | Intel Corporation | Controlling a physical link of a first protocol using an extended capability structure of a second protocol |
US10162750B2 (en) * | 2015-12-17 | 2018-12-25 | Intel Corporation | System address reconstruction |
-
2019
- 2019-08-21 CN CN201910774947.0A patent/CN112422229B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112422229A (zh) | 2021-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9544069B2 (en) | Methods and apparatus for link training, initialization and management via a high speed bus interface | |
US9940298B2 (en) | Signal conditioner discovery and control in a multi-segment data path | |
US20150220472A1 (en) | Increasing throughput on multi-wire and multi-lane interfaces | |
CN112468261A (zh) | 通过计算机总线的多个链路层编码的链路层通信 | |
CN102323877B (zh) | 基于serdes的视频处理系统 | |
KR102032862B1 (ko) | 멀티미디어 고화질 링크(mhl 3) 디바이스 내의 중재 시그널링 | |
JP2017182002A5 (zh) | ||
KR100614638B1 (ko) | 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법 | |
JPWO2020129685A1 (ja) | 通信装置および通信方法、並びにプログラム | |
CN110336650B (zh) | 一种信令交互系统及方法 | |
US10033916B2 (en) | Transmission of image data and camera management commands | |
CN115437978A (zh) | 高速外围组件互连接口装置及其操作方法 | |
CN112422229B (zh) | 一种物理层重构系统 | |
WO2016000376A1 (zh) | 一种基于pci-e接口的信号处理方法及信号处理装置 | |
JPWO2020166378A1 (ja) | 通信装置および通信方法、並びにプログラム | |
CN112422771B (zh) | 一种资源重置系统 | |
CN107038132B (zh) | 对多路外设进行同步控制的电路及方法 | |
CN112702377B (zh) | 一种数据流转换系统 | |
US20230145915A1 (en) | Communication device and communication system | |
US7849209B2 (en) | System and method for link rate negotiation | |
TW202310594A (zh) | 用於互連協定的錯誤處理的方法、控制器以及儲存裝置 | |
CN112699145B (zh) | 一种数据处理系统 | |
CN111757051A (zh) | 一种数据传输方法、智能终端及雷达系统 | |
EP3671720B1 (en) | Real-time on-chip data transfer system | |
KR102670789B1 (ko) | Mipi a-phy rts 계층 설계 및 구현 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |