CN112420549A - 基底键合设备 - Google Patents
基底键合设备 Download PDFInfo
- Publication number
- CN112420549A CN112420549A CN202010488372.9A CN202010488372A CN112420549A CN 112420549 A CN112420549 A CN 112420549A CN 202010488372 A CN202010488372 A CN 202010488372A CN 112420549 A CN112420549 A CN 112420549A
- Authority
- CN
- China
- Prior art keywords
- bonding
- substrate
- pressure
- process gas
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 296
- 238000000034 method Methods 0.000 claims abstract description 166
- 230000008569 process Effects 0.000 claims abstract description 156
- 238000007789 sealing Methods 0.000 claims abstract description 42
- 239000007789 gas Substances 0.000 claims description 172
- 238000010926 purge Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 7
- 239000001307 helium Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 239000012530 fluid Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 48
- 235000012431 wafers Nutrition 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000009833 condensation Methods 0.000 description 4
- 230000005494 condensation Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 125000000524 functional group Chemical group 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000009257 reactivity Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/0805—Shape
- H01L2224/08057—Shape in side view
- H01L2224/08058—Shape in side view being non uniform along the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
- H01L2224/75303—Shape of the pressing surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
- H01L2224/75303—Shape of the pressing surface
- H01L2224/75305—Shape of the pressing surface comprising protrusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75723—Electrostatic holding means
- H01L2224/75724—Electrostatic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75723—Electrostatic holding means
- H01L2224/75725—Electrostatic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
- H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75743—Suction holding means
- H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/759—Means for monitoring the connection process
- H01L2224/7592—Load or pressure adjusting means, e.g. sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80053—Bonding environment
- H01L2224/80091—Under pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80053—Bonding environment
- H01L2224/80091—Under pressure
- H01L2224/80093—Transient conditions, e.g. gas-flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80053—Bonding environment
- H01L2224/80095—Temperature settings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80053—Bonding environment
- H01L2224/80095—Temperature settings
- H01L2224/80096—Transient conditions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8034—Bonding interfaces of the bonding area
- H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80909—Post-treatment of the bonding area
- H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
描述了一种基底键合设备。所述基底键合设备用于将第一基底键合到第二基底。所述基底键合设备包括:第一键合吸盘,被构造为将第一基底保持在第一键合吸盘的第一表面上;第二键合吸盘,被构造为将第二基底保持在第二键合吸盘的第二表面上,第二表面面对第一键合吸盘的第一表面;密封件,布置在第一键合吸盘与第二键合吸盘之间且与第一基底的至少一个边缘和第二基底的至少一个边缘相邻;以及处理气体供应装置,被构造为向被密封件围绕的键合空间供应处理气体。
Description
本申请要求于2019年8月20日在韩国知识产权局提交的第10-2019-0101873号韩国专利申请的优先权和权益,该韩国专利申请的公开内容通过引用其全部而包含于此。
技术领域
发明构思涉及一种基底键合(substrate bonding)设备和使用该基底键合设备制造半导体装置的方法。
背景技术
半导体装置是使用半导体材料的性能用于主要功能的电气组件。半导体装置被用于诸如手机、电视、照相机和计算机的应用中。使用各种制造工艺来创造半导体装置。
基底键合工艺是用于制造半导体装置的一个示例工艺。直接键合工艺是基底键合工艺的示例。直接键合工艺将不同晶圆的两个表面键合以产生单个基底,从而提供用于半导体装置的堆叠半导体晶圆。
然而,在直接键合工艺中会发生在晶圆之间产生空隙的缺陷。例如,当晶圆键合在一起时,会发生水蒸气凝结,从而引起空隙缺陷。空隙缺陷会导致所键合的晶圆劣化。因此,本领域需要一种晶圆键合方法和设备,以减少在半导体晶圆的直接键合工艺中水蒸气凝结。
发明内容
发明构思提供了一种基底键合设备和使用该基底键合设备制造半导体装置的方法。
根据发明构思的一个方面,提供了一种用于将第一基底键合到第二基底的基底键合设备,该基底键合设备包括:第一键合吸盘,被构造为将第一基底保持在第一键合吸盘的第一表面上;第二键合吸盘,被构造为将第二基底保持在第二键合吸盘的第二表面上,第二表面面对第一键合吸盘的第一表面;密封件,布置在第一键合吸盘与第二键合吸盘之间且与第一基底的至少一个边缘和第二基底的至少一个边缘相邻,并且被构造为封闭键合空间;以及处理气体供应装置,被构造为向被密封件封闭的键合空间供应处理气体。
根据发明构思的另一方面,提供了一种用于将第一基底键合到第二基底的基底键合设备,该基底键合设备包括:第一键合吸盘,被构造为将第一基底保持在第一键合吸盘的第一表面上;第二键合吸盘,被构造为将第二基底保持在第二键合吸盘的第二表面上,第二表面面对第一键合吸盘的第一表面;密封件,布置在第一键合吸盘与第二键合吸盘之间并且与第一基底的至少一个边缘和第二基底的至少一个边缘相邻;处理气体供应装置,被构造为向被密封件围绕的键合空间供应处理气体,处理气体供应装置包括温度控制器和压力控制器,温度控制器被构造为调整处理气体的温度,并且压力控制器被构造为调整处理气体的压力;温度传感器,被构造为感测键合空间的温度;压力传感器,被构造为感测键合空间的压力;以及控制器,被构造为控制温度控制器和压力控制器,其中,控制器被构造为:基于由温度传感器感测的键合空间的温度,产生用于控制温度控制器的反馈温度控制信号;以及基于由压力传感器感测的键合空间的压力,产生用于控制压力控制器的反馈压力控制信号。
根据发明构思的又一方面,提供了一种用于将第一基底键合到第二基底的基底键合设备,该基底键合设备包括:第一键合吸盘,被构造为将第一基底保持在第一键合吸盘的第一表面上;第二键合吸盘,被构造为将第二基底保持在第二键合吸盘的第二表面上,第二表面面对第一键合吸盘的第一表面;密封件,布置在第一键合吸盘与第二键合吸盘之间并且与第一基底的至少一个边缘和第二基底的至少一个边缘相邻;以及处理气体供应装置,被构造为向被密封件围绕的键合空间供应处理气体,处理气体供应装置包括被构造为调整处理气体的温度的温度控制器和被构造为调整处理气体的压力的压力控制器,其中,密封件包括:第一部分,可拆卸地结合到第一键合吸盘;以及第二部分,结合到第二键合吸盘,并且密封件的第一部分通过施加到第一键合吸盘的真空槽的真空压力结合到第一键合吸盘,从而限定键合空间。
根据发明构思的又一方面,提供了一种制造半导体装置的方法,该方法包括:将其上布置有第二基底的第二键合吸盘与其上布置有第一基底的第一键合吸盘对准,使得第二键合吸盘布置在第一键合吸盘上方;通过将第一键合吸盘与第二键合吸盘之间的密封件固定来形成第一键合吸盘与第二键合吸盘之间的键合空间,键合空间被密封件围绕并且密封件围绕第一基底的边缘和第二基底的边缘;将处理气体供应到键合空间;以及将第一基底键合到第二基底。
根据发明构思的又一方面,一种制造半导体装置的方法包括:提供设置在第一键合吸盘上的第一基底和设置在第二键合吸盘上的第二基底,其中,第一基底和第二基底位于第一键合吸盘与第二键合吸盘之间;提供与第一键合吸盘和第二键合吸盘直接接触的密封件,以封闭第一键合吸盘与第二键合吸盘之间的键合空间;将处理气体供应到键合空间,与键合空间外部的环境气体相比,处理气体与第一基底和第二基底具有小的反应性;以及将第一基底键合到第二基底。在一些情况下,可以在将第一基底键合到第二基底之后将吹扫气体供应到键合空间,以从键合空间排出处理气体。
附图说明
从以下结合附图进行的详细描述,将更清楚地理解发明构思的实施例,在附图中:
图1是示出根据发明构思的示例实施例的基底键合设备的剖视图;
图2是示出由图1中的“II”指示的区域的放大剖视图;
图3是示出根据发明构思的示例实施例的基底键合设备的一部分的剖视图;
图4是示出根据发明构思的示例实施例的基底键合设备的第二键合吸盘的平面图;
图5是示出根据发明构思的示例实施例的基底键合设备的剖视图;
图6是示意性示出图5中所示的密封件的平面图;
图7是示出根据发明构思的示例实施例的基底键合方法的流程图;
图8A至图8G是示出根据发明构思的示例实施例的基底键合方法的顺序工艺的概念图;
图9是示出根据发明构思的示例实施例的制造半导体装置的方法的流程图;以及
图10A和图10B是示出将第一基底键合到第二基底的顺序工艺的剖视图。
具体实施方式
本公开涉及用于减少与键合晶圆之间的制造缺陷相关的水蒸气的系统和方法。传统方法在键合期间将处理气体供应到开放空间。根据本公开的实施例,可以通过在半导体的键合工艺期间使用物理密封件来形成密封的键合空间。可以将诸如氦气的处理气体供应到密封的键合空间以控制密封的键合空间的温度和压力。
当在其中密封的键合空间已经控制了温度和压力的密封的键合空间中执行两个晶圆之间的键合工艺时,可以减少由于水蒸气凝结、温度/压力不均匀性等引起的缺陷。
另外,本公开提供了用于将处理气体供应到被密封件密封的键合空间的方法和设备。密封的键合空间提供键合空间的压力的均匀控制。
密封件可以是环形构件,环形构件的上部结合到上键合吸盘,并且环形构件的下部附着到下键合吸盘(例如,通过真空抽吸)。另外,密封件可以包括诸如橡胶的柔性材料以吸收振动。
在下文中,将参照附图详细描述发明构思的实施例。在整个说明书中,相同的组件将由相同的附图标记表示,并且将省略对其的重复描述。
图1是示出根据发明构思的示例实施例的基底键合设备100的剖视图。
图2是示出由图1中的“II”指示的区域的放大剖视图。
参照图1和图2,基底键合设备100可以包括第一键合吸盘110、第二键合吸盘120、密封件130、真空泵140、处理气体供应装置150、吹扫气体供应装置160和排气装置170。
第一键合吸盘110可以支撑安装在第一键合吸盘110的第一表面119上的第一基底W1。在示例实施例中,第一基底W1可以是单晶基底。在示例实施例中,第一基底W1可以是硅晶圆。
例如,第一键合吸盘110可以被构造为通过使用真空压力或静电力来保持(或固定)第一基底W1。当第一键合吸盘110被构造为通过使用真空压力来保持第一基底W1时,第一键合吸盘110可以被构造为将比环境压力低的压力施加到第一基底W1的一个表面。第一基底W1面对第一键合吸盘110的第一表面119。第一表面119可以是第一键合吸盘110的支撑表面。例如,第一键合吸盘110可以具有形成在其中并且在第一键合吸盘110的第一表面119处暴露的真空路径。真空路径可以连接到用于施加真空压力的真空泵140。当第一键合吸盘110被构造为通过使用静电力保持第一基底W1时,第一键合吸盘110可以包括接收施加的电力并产生静电力用于固定第一基底W1的电极。
第二键合吸盘120可以支撑安装在第二键合吸盘120的第二表面129上的第二基底W2。在示例实施例中,第二基底W2可以是单晶基底。在示例实施例中,第二基底W2可以是硅晶圆。
第二键合吸盘120可以被构造为通过使用真空压力或静电力来保持第二基底W2。这里,第一键合吸盘110可以是下键合吸盘。第二键合吸盘120可以是布置在第一键合吸盘110上方的上键合吸盘。第二键合吸盘120的第二表面129可以面对第一键合吸盘110的第一表面119。由第一键合吸盘110支撑的第一基底W1的第一键合表面可以面对由第二键合吸盘120支撑的第二基底W2的第二键合表面。然而,发明构思不限于此,第二键合吸盘120可以是下键合吸盘。第一键合吸盘110可以是布置在第二键合吸盘120上方的上键合吸盘。
密封件130可以布置在第一键合吸盘110与第二键合吸盘120之间。另外,密封件130可以围绕由第一键合吸盘110支撑的第一基底W1的边缘和由第二键合吸盘120支撑的第二基底W2的边缘两者。例如,密封件130可以是环形构件。密封件130可以定位成与第一键合吸盘110和第二键合吸盘120中的至少一个边缘相邻,并且可以封闭第一键合吸盘110与第二键合吸盘120之间的空间(即,键合空间101)。
当密封件130的下部结合到第一键合吸盘110并且密封件130的上部结合到第二键合吸盘120时,由密封件130限定的键合空间101可以形成在第一键合吸盘110的第一表面119与第二键合吸盘120的第二表面129之间。
在示例实施例中,密封件130可以在执行第一基底W1和第二基底W2之间的键合的同时密封键合空间101。
在示例实施例中,密封件130可以包括第一部分131。第一部分131可拆卸地结合到第二部分133和第一键合吸盘110的第一表面119。第二部分133与第一部分131相对并且结合到第二键合吸盘120的第二表面129。密封件130的第一部分131可以是密封件130的下部。密封件130的第二部分133可以是密封件130的上部。例如,密封件130的第二部分133可以机械地固定到第二键合吸盘120。在这种情况下,密封件130的第一部分131可以结合到第一键合吸盘110从而密封键合空间101。另外,密封件130的第一部分131可以与第一键合吸盘110分离(decoupled)。因此,分离会导致密封件130内部的键合空间101与密封件130外部的外部空间103连通。
在示例实施例中,密封件130的第一部分131可以通过真空抽吸附着到第一键合吸盘110。第一键合吸盘110可以包括真空槽111。真空槽111可以在布置在第一键合吸盘110的第一表面119处的同时在与第一基底W1的边缘外部分开的位置处暴露。
在示例实施例中,第一键合吸盘110可以包括多个真空槽111。多个真空槽111可以被布置为沿着第一键合吸盘110的外圆周以基本上规则的间隔彼此分开。第一键合吸盘110的中心与对应的多个真空槽111之间的距离可以基本上相等。
真空泵140可以经由真空管线141连接到第一键合吸盘110的真空槽111。关闭阀143可以安装在真空管线141上。真空泵140可以被构造为在真空槽111中施加真空压力或释放真空压力。真空泵140可以通过向第一键合吸盘110的真空槽111施加真空压力来使密封件130的第一部分131保持到第一键合吸盘110的第一表面119。另外,真空泵140可以通过从第一键合吸盘110的真空槽111释放真空压力而使密封件130的第一部分131处于从第一键合吸盘110的第一表面119可拆卸的状态中。
密封件130可以包括柔性材料,因此在布置在第一键合吸盘110与第二键合吸盘120之间时用作吸收振动的阻尼器。例如,密封件130可以吸收由第一键合吸盘110和/或第二键合吸盘120产生的振动。在示例实施例中,密封件130可以包括橡胶、硅树脂或柔性合成树脂。
在示例实施例中,密封件130可以包括在第一部分131与第二部分133之间倾斜地延伸的连接部分135。例如,如图2中所示,由于密封件130的第一部分131在水平方向(例如,X方向和/或Y方向)上比密封件130的第二部分133远离第一键合吸盘110的边缘,所以连接部分135可以从第二部分133朝向第一部分131向下倾斜。当第一部分131和第二部分133分别保持到第一键合吸盘110和第二键合吸盘120时,连接部分135可以有效地吸收在横向方向上施加到密封件130的冲击或振动,同时在横向方向上灵活地移动或改变形状。
处理气体供应装置150可以向被密封件130围绕的键合空间101供应具有一定温度和一定压力的处理气体。例如,处理气体供应装置150可以包括处理气体源151、处理气体供应管线157和安装在处理气体供应管线157上的关闭阀159。处理气体供应管线157可以提供处理气体通过其流动的路径。处理气体供应管线157在处理气体源151与布置在第二键合吸盘120中的处理气体供应孔121之间延伸。
处理气体供应装置150可以通过布置在第二键合吸盘120中的处理气体供应孔121向键合空间101供应处理气体。例如,处理气体供应孔121可以布置在第二基底W2的边缘与密封件130之间。处理气体供应孔121可以将处理气体供应到键合空间101。处理气体可以与第一基底W1、在第一基底W1上的材料膜、第二基底W2、在第二基底W2上的材料膜等具有最小的反应性。在示例实施例中,处理气体供应装置150可以被构造为向键合空间101供应氦(He)、氮(N2)、氩(Ar)或它们的组合。
处理气体供应装置150可以包括安装在处理气体供应管线157上的温度控制器153。温度控制器153可以包括各种装置。所述装置可以是加热器、冷却器、热交换器、温度调节器等。所述装置用于维持或改变沿着处理气体供应管线157流动的处理气体的温度。
另外,处理气体供应装置150可以包括安装在处理气体供应管线157上的压力控制器155。压力控制器155可以包括各种装置,各种装置用于使处理气体的压力保持恒定或改变沿着处理气体供应管线157流动的处理气体的压力。压力控制器155可以包括压力调节器或压力控制阀。例如,压力控制器155可以包括伺服阀和电磁阀。
虽然图1示出了从处理气体源151供应的处理气体以这里陈述的顺序依次穿过温度控制器153和压力控制器155,但是压力控制器155可以布置在温度控制器153与处理气体源151之间。另外,温度控制器153和压力控制器155可以由其中集成了它们的功能的单个装置来实现。
虽然在图1和图2中未示出,但是处理气体供应装置150可以包括被构造为感测穿过温度控制器153和压力控制器155的处理气体的温度和压力的各种传感器。处理气体供应装置150也可以包括用于控制处理气体的流速的质量流量控制器。
当键合空间101被密封件130密封时,处理气体供应装置150可以通过向键合空间101供应处理气体来用处理气体填充键合空间101。这里,处理气体供应装置150可以通过调节供应到键合空间101的处理气体的温度和压力来调节键合空间101的温度和压力。
吹扫气体供应装置160可以向键合空间101供应吹扫气体。例如,吹扫气体供应装置160可以包括吹扫气体源161、吹扫气体供应管线163和安装在吹扫气体供应管线163上的关闭阀165,吹扫气体供应管线163提供吹扫气体通过其流过的路径。吹扫气体供应管线163在吹扫气体源161与布置在第二键合吸盘120中的吹扫气体供应孔123之间延伸120。例如,吹扫气体供应装置160可以通过吹扫气体供应孔123向键合空间101供应吹扫气体。例如,吹扫气体供应孔123可以布置在第二基底W2的边缘与密封件130之间。例如,吹扫气体供应装置160可以被构造为向键合空间101供应氮(N2)气、清洁空气、干燥空气等。
排气装置170可以对键合空间101进行排气。例如,排气装置170可以包括真空泵140、排气管线171和安装在排气管线171上的关闭阀173。排气管线171可以在真空泵140和第二键合吸盘120的排气孔125之间延伸。真空泵140可以被构造为通过排气管线171对键合空间101进行排气。真空泵140还可以被构造为通过真空管线141通过真空抽吸保持密封件130。可选地,在其它示例实施例中,基底键合设备100还可以包括用于对键合空间101进行排气的另一排气泵,该排气泵与用于密封件130的真空抽吸的真空泵140分开。
排气装置170可以通过布置在第二键合吸盘120中的排气孔125从键合空间101去除气体。当第一基底W1与第二基底W2之间的键合完成时,排气装置170可以从键合空间101去除气体。另外,在第一基底W1与第二基底W2之间的键合期间,排气装置170可以通过从键合空间101部分地释放气体使键合空间101的压力降低到适当的水平。在第一基底W1与第二基底W2之间的键合期间,键合空间101的压力比目标压力大。
当第一基底W1与第二基底W2之间的键合完成时,排气装置170可以从被密封件130密封的键合空间101排出处理气体。结果,吹扫气体供应装置160可以将吹扫气体供应到密封的键合空间101。在示例实施例中,吹扫气体供应装置160可以用吹扫气体填充键合空间101,使得被密封件130密封的键合空间101的压力为大气压力。
在第一基底W1与第二基底W2之间的键合期间,当通过向第二基底W2施加外力使第二基底W2的中心与第一基底W1接触时,两个基底之间的键合区域从每个基底的中心朝向外部区域自发地传播。例如,即使不施加外部力,两个基底之间的键合也可以通过自发键合传播从两个基底之间的初始接触点朝向两个基底的外部区域逐渐进行。当两个基底之间的界面处的压力在两个基底的外部区域附近降低时,水蒸气在两个基底之间凝结。因此,在两个基底之间可能产生空隙缺陷。另外,由于在两个基底的外部区域附近发生的温度和/或压力不均匀,可能存在两个基底之间的键合对准的程度的劣化的问题。
然而,根据发明构思的示例实施例,可以通过将处理气体供应到由密封件130限定的键合空间101而将键合空间101填充有具有控制的温度和控制的压力的处理气体。在第一基底W1与第二基底W2之间的键合期间,由于键合空间101的温度和压力被处理气体均匀地控制,所以可以防止由水蒸气凝结等而引起的两个基底之间的空隙的产生。可以防止由于温度不均匀性和/或压力不均匀性引起的两个基底之间的键合对准的程度的劣化。
另外,根据发明构思的示例实施例,可以通过向由密封件130限定的键合空间101供应处理气体来调节键合空间101的压力,从而调节两个基底之间的键合速率。例如,可以通过将键合空间101的压力调整至大气压力水平来相对地降低两个基底之间的键合速率,以防止在真空环境或压力环境下两个基底之间的快速键合。在这种情况下,由于两个基底之间的键合速率降低,作用在两个基底之间的应力可以释放,因此,提高了键合工艺的可靠性。
图3是示出根据发明构思的示例实施例的基底键合设备100a的一部分的剖视图。具体地,图3图示了与图1中由“II”指示的区域对应的部分的剖视图。
除了基底键合设备100a还包括温度传感器181、压力传感器183和控制器190之外,图3中示出的基底键合设备100a可以与参照图1和图2描述的基底键合设备100基本上相同或相似。为了便于描述,将主要描述与参照图1和图2描述的基底键合设备100的不同之处。
参照图3,基底键合设备100a可以包括温度传感器181和压力传感器183。
温度传感器181可以被构造为感测键合空间101的温度。例如,温度传感器181可以安装在第一键合吸盘110和/或第二键合吸盘120中。温度传感器181可以是诸如红外传感器的非接触式温度传感器或诸如电阻温度检测器的接触式温度传感器。
在示例实施例中,基底键合设备100a可以包括多个温度传感器181。多个温度传感器181可以被构造为分别感测键合空间101的不同部分的温度。例如,多个温度传感器181可以关于第一键合吸盘110的中心和/或第二键合吸盘120的中心对称地布置。这里,可以基于由多个温度传感器181分别感测的温度来确定键合空间101的整体温度均匀性。
压力传感器183可以被构造为感测键合空间101的压力。例如,压力传感器183可以安装在第一键合吸盘110和/或第二键合吸盘120中。压力传感器183可以包括例如应变计、电容式压力传感器、电位式压力传感器等。
在示例实施例中,基底键合设备100a可以包括多个压力传感器183。多个压力传感器183可以被构造为分别感测键合空间101的不同部分的压力。例如,多个压力传感器183可以关于第一键合吸盘110的中心和/或第二键合吸盘120的中心对称地布置。这里,可以基于由多个压力传感器183分别感测的压力来确定键合空间101的整体压力均匀性。
控制器190可以控制第一键合吸盘110、第二键合吸盘120、真空泵140、处理气体供应装置150、吹扫气体供应装置160和排气装置170中的每个的操作。
控制器190可以被构造为基于由温度传感器181感测的温度信号TSS对键合空间101的温度执行反馈温度控制。控制器190还可以基于由压力传感器183感测的压力信号PSS对键合空间101的压力执行反馈压力控制。
在示例实施例中,控制器190可以接收键合空间101的温度信号TSS。温度信号TSS由温度传感器181感测。温度传感器181可以基于感测到的键合空间101的温度信号TSS产生用于温度控制器153的控制的反馈温度控制信号FTCS。控制器190可以将产生的反馈温度控制信号FTCS施加到温度控制器153。温度控制器153可以根据反馈温度控制信号FTCS通过操作来调节处理气体的温度。
控制器190可以确定键合空间101的温度是否落在预设的目标温度范围内。键合空间101的温度可以由温度传感器181感测。当确定由温度传感器181感测的温度在预设的目标温度范围之外时,控制器190可以改变处理气体的温度。通过将反馈温度控制信号FTCS施加到温度控制器153来将处理气体供应到键合空间101。
例如,在执行第一基底W1与第二基底W2之间的键合的同时,控制器190可以控制温度控制器153的操作,使得键合空间101的温度在15℃与25℃之间或者在室温附近。
在示例实施例中,控制器190可以接收由压力传感器183感测的键合空间101的压力信号PSS,并且可以基于感测到的键合空间101的压力信号PSS产生用于压力控制器155的控制的反馈压力控制信号FPCS。控制器190可以将产生的反馈压力控制信号FPCS施加到压力控制器155,并且压力控制器155可以根据反馈压力控制信号FPCS通过操作来调节处理气体的压力。
控制器190可以确定由压力传感器183感测的键合空间101的压力是否落在预设的目标压力范围内。当确定由压力传感器183感测的压力在预设的目标压力范围之外时,控制器190可以通过将反馈压力控制信号FPCS施加到压力控制器155来改变供应到键合空间101的处理气体的压力。
例如,当执行第一基底W1与第二基底W2之间的键合时,控制器190可以控制压力控制器155的操作,使得键合空间101的压力为约1atm至约1.5atm。
控制器190可以通过硬件、固件、软件或它们的任何组合来实现。例如,控制器190可以包括诸如工作站计算机、台式计算机、膝上型计算机、平板计算机等的计算装置。控制器190可以包括单回路控制器、微处理器、中央处理单元(CPU)、图形处理单元(GPU)或者由软件、专用硬件或固件构造的处理器。例如,控制器190可以由通用计算机或者诸如数字信号处理器(DSP)、现场可编程门阵列(FPGA)或专用集成电路(ASIC)的专用硬件来实现。
在一些示例实施例中,控制器190的操作可以通过可以由一个或更多个处理器读取并执行的指令来实现,指令存储在机器可读介质中。机器可读介质可以包括用于以机器(例如,计算装置)可读的形式存储和/或传输信息的任何机制。例如,机器可读介质可以包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质、闪存设备、电、光、声或其它类型的信号(例如,载波、红外信号、数字信号等)以及任何其它信号。
控制器190可以由用于执行键合工艺的固件、软件、例程或指令来实现。例如,控制器190可以由软件实现以执行诸如生成用于执行键合键合工艺的信号、接收用于反馈的数据以及通过执行某些计算来控制键合工艺的功能。
图4是示出根据发明构思的示例实施例的基底键合设备的第二键合吸盘120的平面图。
与图1和图2一起参照图4,第二键合吸盘120可以包括多个处理气体供应孔121。多个处理气体供应孔121可以被布置为沿着第二键合吸盘120的外圆周以基本上规则的间隔彼此分开。第二键合吸盘120的中心与多个处理气体供应孔121中的每个之间的距离可以基本上恒定。换言之,多个处理气体供应孔121可以关于第二键合吸盘120的中心对称地布置。另外,由两个相邻的处理气体供应孔121和第二键合吸盘120的中心形成的角可以在第二键合吸盘120的中心为角的顶点时是基本上恒定的。
图4的基底键合设备可以包括连接到处理气体供应装置150的处理气体源151的主供应管线1571(参见图1)。基底键合设备还可以包括从主供应管线1571分支的多个分支供应管线1573(参见图1)。多个分支供应管线1573中的每个可以延伸到第二键合吸盘120的多个处理气体供应孔121中的每个。沿着主供应管线1571流动的处理气体被多个分支供应管线1573划分。沿着多个分支供应管线1573中的每个流动的处理气体可以通过多个处理气体供应孔121中的每个供应到键合空间101。
这里,多个分支供应管线1573的各个长度可以基本上彼此相等。例如,相应的多个分支供应管线1573可以在第二键合吸盘120的中心处从主供应管线1571分支并且可以从分支点朝向相应的多个处理气体供应孔121延伸。当由于处理气体到注入到键合空间101中的移动距离彼此相等而将多个分支供应管线1573的各个长度设置为彼此相等时,可以提高键合空间101的压力的均匀控制。
虽然图4示出了十六个处理气体供应孔121布置在第二键合吸盘120中,但是处理气体供应孔121的数量可以小于或大于十六个。另外,虽然图4示出了一个吹扫气体供应孔123布置在第二键合吸盘120中,但是吹扫气体供应孔123的数量可以是两个或更多个。此外,虽然图4示出了一个排气孔125布置在第二键合吸盘120中,但是排气孔125的数量可以是两个或更多个。
图5是示出根据发明构思的示例实施例的基底键合设备100b的剖视图。图6是示意性示出图5中所示的密封件130a的平面图。
除了基底键合设备100b的密封件130a包括流出孔137之外,图5和图6中示出的基底键合设备100b可以与参照图1和图2描述的基底键合设备100或参照图3描述的基底键合设备100a基本上相同或相似。为了便于描述,将省略或简要地进行上面给出的重复描述。
参照图5和图6,密封件130a可以包括多个流出孔137。密封件130a的每个流出孔137可以允许流体在密封件130a内部的键合空间101与密封件130a外部的外部空间103之间的移动。
在示例实施例中,在第一基底W1与第二基底W2之间的键合期间,控制器190(参见图3)可以控制压力控制器155(参见图3)的操作,使得键合空间101的压力被保持为比密封件130a外部的外部空间103的压力大。虽然可能发生处理气体通过每个流出孔137的流出OF,但是由于键合空间101的压力比外部空间103的压力大,所以仍可以防止外部空气通过每个流出孔137的流入。
多个流出孔137可以以基本上规则的间隔彼此分离,使得处理气体通过每个流出孔137的流出OF在键合空间101中是均匀的。
图7是示出根据发明构思的示例实施例的基底键合方法的流程图。图8A至图8G是示出根据发明构思的示例实施例的基底键合方法的顺序工艺的概念图。在下文中,将参照图7和图8A至图8G详细描述根据发明构思的示例实施例的使用基底键合设备的基底键合方法。
参照图7和图8A,将第二键合吸盘120与第一键合吸盘110对准,使得第二键合吸盘120布置在第一键合吸盘110上方(S110)。在第二基底W2上布置第二键合吸盘120。在第一基底W1上布置第一键合吸盘110。
例如,第一键合吸盘110可以通过真空抽吸来保持第一基底W1,使得第一基底W1被保持到第一键合吸盘110。第二键合吸盘120可以通过真空抽吸来保持第二基底W2,使得第二基底W2被保持到第二键合吸盘120。第一基底W1可以安装在第一键合吸盘110上,使得第一基底W1的无源表面接触第一键合吸盘110。第二基底W2可以安装在第二键合吸盘120上,使得第二基底W2的无源表面接触第二键合吸盘120。安装在第二键合吸盘120上的第二基底W2的第二键合表面可以面对安装在第一键合吸盘110上的第一基底W1的第一键合表面。
第一键合吸盘110可以在竖直方向(例如,Z方向)上与第二键合吸盘120对准。为了将第一键合吸盘110与第二键合吸盘120对准,从第一键合吸盘110和第二键合吸盘120中选择的至少一个可以在水平方向(例如,X方向和/或Y方向)上移动,并且还可以关于与竖直方向(例如,Z方向)对应的轴旋转。
参照图7和图8B,通过在竖直方向(例如,Z方向)上移动第二键合吸盘120来使第一基底W1和第二基底W2定位为彼此靠近。确保围绕第一基底W1的边缘和第二基底W2的边缘两者的密封件130在第一键合吸盘110与第二键合吸盘120之间,从而形成键合空间101,键合空间101在第一键合吸盘110与第二键合吸盘120之间并且被密封件130密封(S120)。
可以降低第二键合吸盘120,使得第一基底W1的第一键合表面与第二基底W2的第二键合表面分开预设的合适距离那样多。例如,第一基底W1的第一键合表面与第二基底W2的第二键合表面之间的距离可以是约10μm至约200μm。当然,为了调节第一基底W1与第二基底W2之间的距离,可以升高第一键合吸盘110,或者可以同时执行第一键合吸盘110的升高和第二键合吸盘120的下降。
在第二键合吸盘120的下降期间,可以使结合到第二键合吸盘120的密封件130与第二键合吸盘120一起下降。当通过第二键合吸盘120的下降使第一基底W1与第二基底W2分开预设的适当距离那样多时,真空泵140在第一键合吸盘110的真空槽111中提供真空压力,从而使密封件130的下部结合到第一键合吸盘110。当密封件130的下部结合到第一键合吸盘110时,可以限定由密封件130围绕的键合空间101。
参照图7和图8C,向键合空间101供应处理气体PG(S130)。
例如,处理气体供应装置150可以通过经由第二键合吸盘120的处理气体供应孔121供应氦(He)气来用氦(He)气填充键合空间101。这里,为了使键合空间101具有预设的温度和预设的压力,如参照图3所描述的,可以基于由温度传感器181感测的键合空间101的温度来执行反馈温度控制,并且可以基于由压力传感器183感测的键合空间101的压力来执行反馈压力控制。
在示例实施例中,为了使键合空间101具有预设的温度,可以调节供应到键合空间101的处理气体PG的温度。例如,如参照图3所描述的,温度传感器181可以感测键合空间10的温度。另外,当控制器190确定由温度传感器181感测的键合空间101的温度在预设的目标温度范围(例如,约15℃至约25℃的范围)之外时,控制器190可以控制温度控制器153的操作。因此,控制器190可以调节供应到键合空间101的处理气体PG的温度。
另外,在示例实施例中,为了使键合空间101具有预设的压力,可以调节供应到键合空间101的处理气体PG的压力。例如,如参照图3所描述的,压力传感器183可以感测键合空间101的压力。当控制器190确定由压力传感器183感测的键合空间101的压力在预设的目标压力范围(例如,约1atm至约1.5atm的范围)之外时,控制器190可以控制压力控制器155的操作。因此,控制器190可以调节供应到键合空间101的处理气体PG的压力。
当通过向键合空间101供应处理气体PG而使键合空间101具有预设的温度和预设的压力时,将第一基底W1键合到第二基底W2。第一基底W1和第二基底W2之间的键合可以包括例如使第一基底W1和第二基底W2在一个接触点处彼此接触的操作S140以及使第一基底W1和第二基底W2之间的键合区域传播的操作S150。
参照图7和图8D,使第一基底W1和第二基底W2在一个接触点处彼此接触(S140),来开始第一基底W1与第二基底W2之间的键合。
例如,第二键合吸盘120可以通过使用加压键合销128将第二基底W2的中心推向第一基底W1。加压键合销128是安装在第二键合吸盘120的中心部分中以在竖直方向上可往复地移动的构件,并且为了简化图示,从除了图8D之外的图中省略了加压键合销128的图示。
在操作S140中,第二键合吸盘120可以免除第二基底W2的中心区域的真空抽吸,并且可以通过真空抽吸保持第二基底W2的外部区域。随着加压键合销128对第二基底W2的中心加压,可以使第二基底W2的中心在一个接触点处与第一基底W1接触。所述一个接触点可以被定义为键合起始点,第一基底W1与第二基底W2之间的键合在键合起始点处开始。例如,键合起始点可以是第一基底W1的第一键合表面的中心与第二基底W2的第二键合表面的中心相交的点。
参照图7和图8E,在使第一基底W1和第二基底W2在键合起始点处彼此接触之后,第一基底W1与第二基底W2之间的键合区域从键合起始点朝向每个基底的外部区域传播(S150)。
例如,当第二键合吸盘120释放第二基底W2的外部区域的真空抽吸时,即使在不施加其它外力的情况下,也可以自发地执行第一基底W1与第二基底W2之间的键合区域的传播。当第一基底W1的外部区域与第二基底W2的外部区域之间的键合完成时,可以形成其中第一基底W1和第二基底W2彼此键合的键合基底。
在示例实施例中,第一基底W1和第二基底W2中的每个的键合表面可以是经过等离子体处理或湿处理的表面。例如,第一基底W1的第一键合表面和第二基底W2的第二键合表面中的每个可以具有-OH官能团。因此,在第一基底W1与第二基底W2之间的键合期间,第一基底W1的第一键合表面的-OH官能团可以经由氢键自发地键合到第二基底W2的第二键合表面的-OH官能团。
参照图7和图8F,当第一基底W1与第二基底W2之间的键合完成时,排出键合空间101中的处理气体并且将吹扫气体PU供应到键合空间101(S160)。
排气装置170可以通过第二键合吸盘120的排气孔125从键合空间101排出气体EG。吹扫气体供应装置160可以通过第二键合吸盘120的吹扫气体供应孔123将吹扫气体PU供应到键合空间101。键合空间101可以被密封件130限定。例如,吹扫气体供应装置160可以键合利用吹扫气体PU(诸如氮(N2)气)填充键合空间101。由密封件130限定的键合空间101可以由于填充的吹扫气体PU而具有大气压力或接近大气压力的压力。
参照图7和图8G,释放密封件130的真空抽吸,并且使第一键合吸盘110从第二键合吸盘120分离(S170)。
真空泵140可以释放形成在第一键合吸盘110的真空槽111中的真空压力,使得密封件130从第一键合吸盘110可拆卸。另外,第二键合吸盘120可以升高离开第一键合吸盘110。在第二键合吸盘120升高之后,可以卸载通过将第一基底W1键合到第二基底W2而获得的键合基底。
因此,根据发明构思的实施例,制造半导体装置的方法包括:提供设置在第一键合吸盘110上的第一基底W1和设置在第二键合吸盘120上的第二基底W2,其中,第一基底W1和第二基底W2位于第一键合吸盘110和第二键合吸盘120之间;设置与第一键合吸盘110和第二键合吸盘120直接接触的密封件130,以封闭在第一键合吸盘110与第二键合吸盘120之间的键合空间101;向键合空间101供给处理气体,与键合空间101外部的环境气体相比,该处理气体与第一基底W1和第二基底W2具有小的反应性;以及将第一基底W1键合到第二基底W2。在一些情况下,在将第一基底W1键合到第二基底W2之后可以将吹扫气体供应到键合空间101,以从键合空间101排出处理气体。
图9是示出根据发明构思的示例实施例的制造半导体装置的方法的流程图。图10A和图10B是示出将第一基底W1键合到第二基底W2的顺序工艺的剖视图。在下文中,将参照图9、图10A和图10B描述根据发明构思的示例实施例的制造半导体装置的方法。
参照图9和图10A,准备作为被键合的目标的第一基底W1和第二基底W2(S210)。
第一基底W1和第二基底W2中的每个可以具有在其上形成半导体结构的有源表面以及与有源表面相对的无源表面。有源表面与第一基底W1和第二基底W2中的每个的前侧表面对应。无源表面与第一基底W1和第二基底W2中的每个的背侧表面对应。在示例实施例中,第一基底W1可以包括形成在其有源表面上的第一半导体结构50。另外,第二基底W2可以包括形成在其有源表面上的第二半导体结构60。
例如,第一基底W1和第二基底W2中的每个可以包括硅。可选地,第一基底W1和第二基底W2中的每个可以包括诸如锗的半导体元素或者诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)的化合物半导体。
例如,第一半导体结构50可以包括第一绝缘层51和第一导电图案53。第二半导体结构60可以包括第二绝缘层61和第二导电图案63。第一绝缘层51和第二绝缘层61中的每个可以包括例如氧化硅。第一导电图案53和第二导电图案63中的每个可以包括例如铜(Cu)。另外,在示例实施例中,第一半导体结构50和第二半导体结构60中的每个可以包括半导体装置层。半导体装置层构成多个个体装置和用于将多个个体装置彼此电连接的布线结构层。
多个个体装置中的每个可以包括易失性存储器和/或非易失性存储器。例如,易失性存储器可以包括动态随机存取存储器(DRAM)、静态RAM(SRAM)等。非易失性存储器可以包括例如闪存、磁性RAM(MRAM)、相变RAM(PRAM)等。可选地,第一基底W1和第二基底W2中的每个可以包括逻辑芯片、片上系统(SOC)、专用集成电路(ASIC)、图像传感器芯片等。布线结构层可以包括金属布线层和/或过孔插塞。例如,布线结构层可以具有两个或更多个金属布线层和/或两个或更多个过孔插塞交替堆叠的多层结构。
在示例实施例中,第一基底W1可以是包括逻辑芯片的晶圆,第二基底W2可以是包括存储器芯片的晶圆。可选地,第一基底W1可以是包括逻辑芯片的晶圆,第二基底W2可以是包括图像传感器芯片的晶圆。
参照图9,描述将第一基底W1键合到第二基底W2的工艺(S220)。图10A示出键合前的第一基底W1和第二基底W2,图10B示出键合后的第一基底W1和第二基底W2。
第一键合吸盘110(参见图1)和第二键合吸盘120(参见图1)经历对准键合,从而将第一基底W1键合到第二基底W2。当第一基底W1键合到第二基底W2时,第一半导体结构50的表面55接触第二半导体结构60的表面65。另外,第一半导体结构50的第一导电图案53接触第二半导体结构60的第二导电图案63。例如,可以通过使用上面描述的基底键合设备100、100a或100b来执行第一基底W1与第二基底W2之间的键合,并且还可以通过参照图7和图8A至图8G描述的基底键合方法来执行第一基底W1与第二基底W2之间的键合。
参照图9,当通过使用基底键合设备100进行的第一基底W1和第二基底W2之间的键合完成时,将彼此键合的第一基底W1和第二基底W2经历退火以增加第一基底W1与第二基底W2之间的键合强度(S230)。
参照退火工艺,可以使第一半导体结构50的第一导电图案53更牢固地键合到第二半导体结构60的第二导电图案63。另外,可以使第一半导体结构50的第一绝缘层51更牢固地键合到第二半导体结构60的第二绝缘层61。
参照图9,将通过将第一基底W1键合到第二基底W2而获得的键合基底70经历后续的半导体工艺(S240)。
后续的半导体工艺可以包括各种工艺。例如,后续的半导体工艺可以包括沉积工艺、蚀刻工艺、离子工艺、清洁工艺等。这里,沉积工艺可以包括各种材料层形成工艺,诸如化学气相沉积(CVD)、溅射、旋涂等。离子工艺可以包括诸如离子注入、扩散、退火等。通过执行这些后续的半导体工艺,可以形成构成半导体装置的集成电路和布线。
后续的半导体工艺可以包括将半导体装置安装在印刷电路板上并形成模塑层的封装工艺。另外,后续的半导体工艺可以包括测试半导体装置或半导体封装件的测试工艺。通过执行这些后续的半导体工艺,可以完成半导体装置或半导体封装件。
虽然已经参照发明构思的实施例具体地示出并描述了发明构思,但是将理解的是,在不脱离权利要求的精神和范围的情况下,可以在其中进行形式和细节上的各种改变。
Claims (20)
1.一种基底键合设备,用于将第一基底键合到第二基底,所述基底键合设备包括:
第一键合吸盘,被构造为将第一基底保持在第一键合吸盘的第一表面上;
第二键合吸盘,被构造为将第二基底保持在第二键合吸盘的第二表面上,第二表面面对第一键合吸盘的第一表面;
密封件,布置在第一键合吸盘与第二键合吸盘之间且与第一基底的至少一个边缘和第二基底的至少一个边缘相邻,并且被构造为封闭键合空间;以及
处理气体供应装置,被构造为向被密封件封闭的键合空间供应处理气体。
2.根据权利要求1所述的基底键合设备,其中,
密封件的第一部分可拆卸地结合到第一键合吸盘,并且
密封件的第二部分结合到第二键合吸盘,密封件的第二部分与密封件的第一部分相对。
3.根据权利要求2所述的基底键合设备,其中,
第一键合吸盘包括真空槽,并且
基底键合设备还包括真空泵,真空泵被构造为通过真空抽吸向真空槽提供真空压力以使密封件的第一部分附着到第一键合吸盘。
4.根据权利要求2所述的基底键合设备,其中,
密封件包括在密封件的第一部分与密封件的第二部分之间延伸的连接部分,连接部分从密封件的第一部分向密封件的第二部分倾斜地延伸。
5.根据权利要求1所述的基底键合设备,其中,
密封件包括柔性材料。
6.根据权利要求1所述的基底键合设备,所述基底键合设备还包括:
温度传感器,被构造为感测键合空间的温度。
7.根据权利要求6所述的基底键合设备,其中,
处理气体供应装置包括被构造为调整处理气体的温度的温度控制器,并且
所述基底键合设备还包括被构造为基于由温度传感器感测的键合空间的温度来控制温度控制器的操作的控制器。
8.根据权利要求1所述的基底键合设备,所述基底键合设备还包括:
压力传感器,被构造为感测键合空间的压力。
9.根据权利要求8所述的基底键合设备,其中,
处理气体供应装置包括被构造为调整处理气体的压力的压力控制器,并且
基底键合设备还包括被构造为基于由压力传感器感测的键合空间的压力来控制压力控制器的操作的控制器。
10.根据权利要求1所述的基底键合设备,所述基底键合设备还包括:
吹扫气体供应装置,被构造为向键合空间供应吹扫气体;以及
排气装置,被构造为将气体从键合空间通过布置在第二键合吸盘中的排气孔排出。
11.根据权利要求1所述的基底键合设备,其中,
第二键合吸盘包括多个处理气体供应孔,所述多个处理气体供应孔布置为沿着第二键合吸盘的外圆周按规则的间隔彼此分开,
处理气体供应装置包括:
主供应管线,连接到处理气体源;以及
多个分支供应管线,从主供应管线分支并分别延伸到所述多个处理气体供应孔,并且
所述多个分支供应管线的各自的长度相等。
12.根据权利要求1所述的基底键合设备,其中,
处理气体供应装置被构造为向键合空间供应氦气。
13.根据权利要求1所述的基底键合设备,其中,
密封件包括允许流体在密封件内部的键合空间与密封件外部的外部空间之间的移动的多个流出孔。
14.一种基底键合设备,用于将第一基底键合到第二基底,
所述基底键合设备包括:
第一键合吸盘,被构造为将第一基底保持在第一键合吸盘的第一表面上;
第二键合吸盘,被构造为将第二基底保持在第二键合吸盘的第二表面上,第二表面面对第一键合吸盘的第一表面;
密封件,布置在第一键合吸盘与第二键合吸盘之间并且与第一基底的至少一个边缘和第二基底的至少一个边缘相邻;
处理气体供应装置,被构造为向被密封件围绕的键合空间供应处理气体,处理气体供应装置包括温度控制器和压力控制器,温度控制器被构造为调整处理气体的温度,并且压力控制器被构造为调整处理气体的压力;
温度传感器,被构造为感测键合空间的温度;
压力传感器,被构造为感测键合空间的压力;以及
控制器,被构造为控制温度控制器和压力控制器,
其中,控制器被构造为:基于由温度传感器感测的键合空间的温度,产生用于控制温度控制器的反馈温度控制信号;以及基于由压力传感器感测的键合空间的压力,产生用于控制压力控制器的反馈压力控制信号。
15.根据权利要求14所述的基底键合设备,其中,
控制器被构造为在第一基底与第二基底之间的键合被执行的同时控制压力控制器使得键合空间的压力为1atm至1.5atm。
16.根据权利要求14所述的基底键合设备,其中,
控制器被构造为在第一基底与第二基底之间的键合被执行的同时控制温度控制器使得键合空间的温度为15℃至25℃。
17.根据权利要求14所述的基底键合设备,所述基底键合设备还包括:
真空泵,被构造为在第一键合吸盘的真空槽中施加真空压力或者释放真空压力,
其中,密封件的第一部分根据真空槽的压力被保持到第一键合吸盘或者从第一键合吸盘分离,并且
密封件的第二部分结合到第二键合吸盘,密封件的第二部分与密封件的第一部分相对。
18.根据权利要求14所述的基底键合设备,其中,
密封件包括允许流体在密封件内部的键合空间与密封件外部的外部空间之间的移动的多个流出孔,并且
控制器被构造为在第一基底与第二基底之间的键合被执行的同时控制压力控制器使得键合空间的压力比外部空间的压力大。
19.一种基底键合设备,用于将第一基底键合到第二基底,
所述基底键合设备包括:
第一键合吸盘,被构造为将第一基底保持在第一键合吸盘的第一表面上;
第二键合吸盘,被构造为将第二基底保持在第二键合吸盘的第二表面上,第二表面面对第一键合吸盘的第一表面;
密封件,布置在第一键合吸盘与第二键合吸盘之间并且与第一基底的至少一个边缘和第二基底的至少一个边缘相邻;以及
处理气体供应装置,被构造为向被密封件围绕的键合空间供应处理气体,处理气体供应装置包括被构造为调整处理气体的温度的温度控制器和被构造为调整处理气体的压力的压力控制器,
其中,密封件包括:第一部分,可拆卸地结合到第一键合吸盘;第二部分,结合到第二键合吸盘,密封件的第一部分通过施加到第一键合吸盘的真空槽的真空压力结合到第一键合吸盘,从而限定键合空间。
20.根据权利要求19所述的基底键合设备,所述基底键合设备还包括:
温度传感器,被构造为感测由密封件限定的键合空间的温度;
压力传感器,被构造为感测由密封件限定的键合空间的压力;以及
控制器,被构造为控制温度控制器和压力控制器,
其中,控制器被构造为:基于由温度传感器感测的键合空间的温度通过控制温度控制器来调整供应到键合空间的处理气体的温度;以及基于由压力传感器感测的键合空间的压力通过控制压力传感器来调整供应到键合空间的处理气体的压力。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0101873 | 2019-08-20 | ||
KR1020190101873A KR20210022403A (ko) | 2019-08-20 | 2019-08-20 | 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112420549A true CN112420549A (zh) | 2021-02-26 |
Family
ID=74646018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010488372.9A Pending CN112420549A (zh) | 2019-08-20 | 2020-06-02 | 基底键合设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11990444B2 (zh) |
KR (1) | KR20210022403A (zh) |
CN (1) | CN112420549A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12001193B2 (en) * | 2022-03-11 | 2024-06-04 | Applied Materials, Inc. | Apparatus for environmental control of dies and substrates for hybrid bonding |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102639158B1 (ko) * | 2019-07-23 | 2024-02-22 | 삼성전자주식회사 | 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법 |
JP7471862B2 (ja) * | 2020-02-27 | 2024-04-22 | キオクシア株式会社 | 貼合装置および貼合方法 |
US20220093492A1 (en) * | 2020-09-18 | 2022-03-24 | Intel Corporation | Direct bonding in microelectronic assemblies |
US11990448B2 (en) | 2020-09-18 | 2024-05-21 | Intel Corporation | Direct bonding in microelectronic assemblies |
US20220336405A1 (en) * | 2021-04-15 | 2022-10-20 | Apple Inc. | Method of Fine Pitch Hybrid Bonding with Dissimilar CTE Wafers and Resulting Structures |
US11817420B2 (en) * | 2021-07-19 | 2023-11-14 | Micron Technology, Inc. | Systems and methods for direct bonding in semiconductor die manufacturing |
CN115172244A (zh) * | 2022-07-07 | 2022-10-11 | 智慧星空(上海)工程技术有限公司 | 一种对准、键合设备和方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2534196B2 (ja) * | 1993-12-21 | 1996-09-11 | 株式会社エンヤシステム | ウエ−ハ貼付方法 |
US5870271A (en) | 1997-02-19 | 1999-02-09 | Applied Materials, Inc. | Pressure actuated sealing diaphragm for chucks |
US6669803B1 (en) * | 1997-10-03 | 2003-12-30 | Digital Optics Corp. | Simultaneous provision of controlled height bonding material at a wafer level and associated structures |
US6221740B1 (en) * | 1999-08-10 | 2001-04-24 | Silicon Genesis Corporation | Substrate cleaving tool and method |
US20070164476A1 (en) * | 2004-09-01 | 2007-07-19 | Wei Wu | Contact lithography apparatus and method employing substrate deformation |
JP4704088B2 (ja) * | 2005-03-31 | 2011-06-15 | 東京エレクトロン株式会社 | プラズマ処理装置 |
US7766640B2 (en) * | 2005-08-12 | 2010-08-03 | Hewlett-Packard Development Company, L.P. | Contact lithography apparatus, system and method |
US7589950B2 (en) | 2006-10-13 | 2009-09-15 | Applied Materials, Inc. | Detachable electrostatic chuck having sealing assembly |
US8469368B2 (en) | 2008-08-19 | 2013-06-25 | Lam Research Corporation | Edge rings for electrostatic chucks |
US8147630B2 (en) | 2008-11-16 | 2012-04-03 | Suss Microtec Lithography, Gmbh | Method and apparatus for wafer bonding with enhanced wafer mating |
US9869392B2 (en) | 2011-10-20 | 2018-01-16 | Lam Research Corporation | Edge seal for lower electrode assembly |
US9556074B2 (en) | 2011-11-30 | 2017-01-31 | Component Re-Engineering Company, Inc. | Method for manufacture of a multi-layer plate device |
US9922851B2 (en) | 2014-05-05 | 2018-03-20 | International Business Machines Corporation | Gas-controlled bonding platform for edge defect reduction during wafer bonding |
KR102483443B1 (ko) | 2018-08-14 | 2023-01-04 | 삼성전자주식회사 | 기판 접합 장치 및 이를 구비하는 기판 접합 설비와 이를 이용한 기판의 접합방법 |
-
2019
- 2019-08-20 KR KR1020190101873A patent/KR20210022403A/ko not_active Application Discontinuation
-
2020
- 2020-06-02 CN CN202010488372.9A patent/CN112420549A/zh active Pending
- 2020-07-20 US US16/933,055 patent/US11990444B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12001193B2 (en) * | 2022-03-11 | 2024-06-04 | Applied Materials, Inc. | Apparatus for environmental control of dies and substrates for hybrid bonding |
Also Published As
Publication number | Publication date |
---|---|
KR20210022403A (ko) | 2021-03-03 |
US20210057373A1 (en) | 2021-02-25 |
US11990444B2 (en) | 2024-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11990444B2 (en) | Substrate bonding apparatus and method of manufacturing semiconductor device by using the same | |
US10049901B2 (en) | Apparatus and method for wafer level bonding | |
US10923452B2 (en) | Substrate bonding apparatus | |
KR20020096874A (ko) | 웨이퍼 레벨 번인 스크리닝에 적용 가능한 프로브 장치 | |
US20230335415A1 (en) | Method of manufacturing semiconductor device | |
KR20200019391A (ko) | 기판 접합 장치 및 이를 구비하는 기판 접합 설비와 이를 이용한 기판의 접합방법 | |
US20180076098A1 (en) | Apparatus and method for reducing wafer warpage | |
US11581188B2 (en) | Substrate bonding apparatus | |
JP5299837B2 (ja) | 支持装置、加熱加圧装置及び加熱加圧方法 | |
US11594443B2 (en) | Substrate bonding apparatus and method of manufacturing semiconductor device by using the substrate bonding apparatus | |
JP6415328B2 (ja) | 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム | |
JP2015079832A (ja) | 薄基板の矯正方法および矯正装置 | |
KR20190116937A (ko) | 접합 시스템 및 접합 방법 | |
KR102459563B1 (ko) | 접합 장치, 접합 시스템, 접합 방법, 및 컴퓨터 기억 매체 | |
TW202310276A (zh) | 用於半導體晶粒總成之導電緩衝層以及其相關聯系統及方法 | |
US20220102185A1 (en) | Semiconductor manufacturing apparatus including bonding head | |
JP6453081B2 (ja) | 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体 | |
US20220367215A1 (en) | Method and system for bonding | |
JP6770832B2 (ja) | 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム | |
US20220367249A1 (en) | Bonding system and method for using the same | |
US20220344197A1 (en) | Bonding system and method for using the same | |
KR102330658B1 (ko) | 다이 본딩 방법 | |
JP2016129197A (ja) | 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体 | |
JP6333184B2 (ja) | 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体 | |
CN118073165A (zh) | 基板键合装置、基板键合系统以及基板键合方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |