CN112420513A - 湿法腐蚀实现凹栅增强型hemt器件的方法 - Google Patents

湿法腐蚀实现凹栅增强型hemt器件的方法 Download PDF

Info

Publication number
CN112420513A
CN112420513A CN202011431261.0A CN202011431261A CN112420513A CN 112420513 A CN112420513 A CN 112420513A CN 202011431261 A CN202011431261 A CN 202011431261A CN 112420513 A CN112420513 A CN 112420513A
Authority
CN
China
Prior art keywords
etching
hemt device
realizing
wet etching
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011431261.0A
Other languages
English (en)
Inventor
刘伟宁
于国浩
张宝顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN202011431261.0A priority Critical patent/CN112420513A/zh
Publication of CN112420513A publication Critical patent/CN112420513A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请公开了一种湿法腐蚀实现凹栅增强型HEMT器件的方法,其包括:提供用于制作凹栅增强型HEMT器件的外延片;在该外延片上设置图形化刻蚀掩膜,并使该外延片表面的选定区域从该刻蚀掩膜中露出;使该外延片表面的选定区域与过硫酸盐溶液接触,同时以紫外光照射该外延片表面的选定区域,从而在该外延片的势垒层中刻蚀形成凹槽结构,该凹槽结构用于与栅极配合。本申请通过对HEMT器件的栅下区域进行低损伤的湿法刻蚀,避免了因干法刻蚀工艺引入损伤的问题,工艺简单高效,刻蚀均匀,重复性好,无需再增加移除刻蚀产物的工序,且所获器件的凹槽栅阈值电压稳定,栅极可靠性强。

Description

湿法腐蚀实现凹栅增强型HEMT器件的方法
技术领域
本申请涉及一种增强型HEMT器件的制作方法,特别是涉及一种湿法腐蚀实现凹栅增 强型HEMT器件的方法。
背景技术
随着经济的快速发展,节约资源是人们越来越关注的问题,要求在电能转换过程中能 源的利用效率越来越高,而为了实现这一要求,需要电力电子技术来实现能源转换,利用 半导体技术制备的功率器件来高效地对能源进行变换与控制,从而减少转换过程中能源损 耗,实现高效率的转换过程。
氮化物半导体作为重要的第三代半导体材料,其禁带宽度大,电子迁移率高,高击穿 电场,电子饱和漂移速度高,广泛应用于工业、电力系统、交通运输、通讯、消费电子等领域。AlGaN/GaN半导体异质结因为自发极化和压电极化可以形成高浓度(>1013cm-2)和高电子迁移率(>103cm2/V·s)的二维电子气(2DEG)。基于氮化物半导体异质结的这一 特性制备的高电子迁移率晶体管(HEMT)作为功率开关器件,它的工作频率可以达到 10MHz。但是利用二维电子气制备的HEMT器件都是耗尽型器件,在实际应用中需要负压 使其关断,这样的电路既复杂又存在安全隐患。
制备增强型HEMT器件需要将栅下沟道中的二维电子气耗尽,可以通过改变栅处的器 件结构达到这个目的。目前实现增强型器件有以下几种方法:①凹槽栅结构,对栅下的AlGaN进行刻蚀来减弱极化效应;②F离子处理,在栅下的AlGaN势垒中注入F离子来耗尽 下方的二维电子气;③Cascode结构,将耗尽型的AlGaN/GaN HEMT器件和增强型Si金属氧 化物半导体场效应器件(MOSFET)器件连接;④p型栅结构,在栅极和AlGaN层之间插入 p-(Al)GaN层,利用pn结的内建电场来耗尽沟道中的二维电子气。
通过前述方案①,即,将栅极下方的AlGaN层刻蚀后可以实现增强型AlGaN/GaNHEMT。但是传统刻蚀方法会带来很大的晶格损伤,不仅会使器件饱和电流减小,而且在 栅极施加一定正压情况下会发生导通现象,产生栅极漏电,不仅影响正向安全工作电压, 而且增加开关损耗,影响转换效率。
利用湿法腐蚀可以显著减小凹栅刻蚀带来的刻蚀损伤,提高器件导通时的饱和电流和降低 栅极漏电。本案发明人曾提出过一种光辅助电化学刻蚀实现增强型HEMT器件的方法,其 中主要是利用H2SO4或KOH溶液与AlGaN的化学反应,通过外接电极与光辅助将HEMT外 延结构(晶片)中的栅下势垒层部分或全部去除,从而使栅下二维电子气耗尽,来制备增强型HEMT。但这种方法存在如下不足,例如:晶片外接电极会使整个晶片存在一个电位 梯度,使整个晶片电流密度不均匀,导致刻蚀不均匀;H2SO4或KOH溶液的刻蚀产物不会 立即被去除,而是通过其他可以溶解刻蚀产物的溶液来去除刻蚀产物,这使得工艺复杂, 成本较高;刻蚀速率慢,不利于批量生产。
发明内容
本申请的目的在于提供一种湿法腐蚀实现凹栅增强型HEMT器件的方法,以克服现有 技术中的不足。
为实现上述目的,本申请提供如下技术方案:
本申请的一些实施例提供了一种湿法腐蚀实现凹栅增强型HEMT器件的方法,其包括:
提供用于制作凹栅增强型HEMT器件的外延片,所述外延片包括异质结,所述异质结 包括作为沟道层的第一半导层体和作为势垒层的第二半导体层,并且所述异质结内形成有 二维电子气;
在所述第二半导体层上设置图形化刻蚀掩膜,并使所述第二半导体层表面的选定区域 从所述刻蚀掩膜中露出;
使所述第二半导体层表面的选定区域与刻蚀试剂接触,同时以紫外光照射所述第二半 导体层表面的选定区域,从而在所述第二半导体层的选定区域刻蚀形成凹槽结构,并将位 于所述凹槽结构下方的二维电子气耗尽,所述凹槽结构用于与栅极配合;
其中,所述刻蚀试剂采用过硫酸盐溶液。
本申请的一些实施例还提供了一种湿法腐蚀实现凹栅增强型HEMT器件的系统,其包 括作为刻蚀试剂的过硫酸盐溶液和紫外光源;
当使用于制作凹栅增强型HEMT器件的外延片表面的刻蚀区域与刻蚀试剂接触,同时 以紫外光源发射的紫外光线照射所述刻蚀区域时,所述刻蚀试剂能够在所述刻蚀区域处与 所述外延片产生化学反应,使所述外延片被刻蚀而形成与栅极配合的凹槽结构。
与现有技术相比,本申请实施例提出的湿法腐蚀实现凹栅增强型HEMT器件的方法至 少具有如下优点:
(1)通过对器件的栅下区域进行低损伤的湿法刻蚀,避免了因干法刻蚀工艺引入损 伤的问题;
(2)刻蚀过程无需外接电极,刻蚀装置简单,刻蚀均匀,重复性好;
(3)选用的刻蚀试剂可直接使刻蚀产物溶解,无需再增加移除刻蚀产物的工艺步骤;
(4)选用的刻蚀试剂可以配合加热来增加刻蚀速率,既可以进行低损伤的刻蚀,又可以使工艺更高效;
(5)所制作的器件是低损伤的,其凹槽栅阈值电压稳定,栅极可靠性强。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技 术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请 中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还 可以根据这些附图获得其他的附图。
图1是本发明一典型实施方案中湿法腐蚀实现凹栅增强型HEMT器件的工艺原理图;
图2是本发明实施例1中一种用于制作凹栅增强型HEMT器件的外延片的结构示意图;
图3是本发明实施例1中在所述外延片上设置图形化金属掩膜的示意图;
图4是本发明实施例1中在所述外延片表面形成介质层的示意图;
图5是本发明实施例1中将覆盖于所述外延片表面的介质层部分去除的示意图;
图6是本发明实施例1中在所述外延片上制作源、漏极的示意图;
图7是本发明实施例1中制作形成的一种凹栅增强型HEMT器件的结构示意图。
具体实施方案
如前所述,鉴于现有技术的诸多不足,本案发明人经过长期而深入的研究和大量实践, 得以提出本发明的技术方案,详见下文。
本发明实施例的一个方面提供了一种湿法腐蚀实现凹栅增强型HEMT器件的方法,其 包括:
提供用于制作凹栅增强型HEMT器件的外延片,所述外延片包括异质结,所述异质结 包括作为沟道层的第一半导层体和作为势垒层的第二半导体层,并且所述异质结内形成有 二维电子气;
在所述第二半导体层上设置图形化刻蚀掩膜,并使所述第二半导体层表面的选定区域 从所述刻蚀掩膜中露出;
使所述第二半导体层表面的选定区域与刻蚀试剂接触,同时以紫外光照射所述第二半 导体层表面的选定区域,从而在所述第二半导体层的选定区域刻蚀形成凹槽结构,并将位 于所述凹槽结构下方的二维电子气耗尽,所述凹槽结构用于与栅极配合;
其中,所述刻蚀试剂采用过硫酸盐溶液,其中溶质单一,溶液配制简便,同时,过硫酸盐溶液呈酸性,除光照区域外对半导体无腐蚀性。
在一些实施方式中,所述的湿法腐蚀实现凹栅增强型HEMT器件的方法具体包括:至 少将所述第二半导体层浸没于刻蚀试剂内。
在一些实施方式中,所述的湿法腐蚀实现凹栅增强型HEMT器件的方法具体包括:将 所述外延片整体浸没于刻蚀试剂内。
在一些实施方式中,所述过硫酸盐溶液的浓度为0.05mol/L-0.18mol/L,pH值为2-5。
在一些实施方式中,所述过硫酸盐包括过硫酸钠(Na2S2O8)、过硫酸铵((NH4)2S2O8)等,且不限于此。
本发明以上实施例中采用对HEMT器件的栅下区域进行低损伤湿法刻蚀而形成凹槽 栅,避免了因干法刻蚀工艺引入损伤的问题,且刻蚀过程无需外接电极,刻蚀装置简单,刻蚀均匀,重复性好,同时所选用的刻蚀试剂可直接使刻蚀产物溶解,无需再增加移除刻蚀产物的工艺步骤,不会因为对刻蚀产物的移除对凹槽处造成二次刻蚀损伤,可以一次性得到低损伤凹槽,工艺简单。
以选用过硫酸钾(K2S2O8)溶液作为刻蚀剂为例,本发明实施例的刻蚀原理在于:在经过紫外线照射或紫外线照射及加热后,过硫酸钾溶液中发生如下反应:
Figure BDA0002820643970000041
进而,势垒层上的刻蚀区域(栅下区域)受到紫外光照射后,发生如下反应:
Figure BDA0002820643970000042
Figure BDA0002820643970000043
由上述反应可以看出,刻蚀产物直接溶于溶液,且溶液温度越高,越多
Figure BDA0002820643970000044
生成,刻蚀反应越快,因此可以通过控制温度来控制刻蚀速度,以及,还可以提高刻蚀溶液浓度从而加快刻蚀速度。前述photocarries为光生载流子。
进一步的,利用以上实施例所述方法对器件进行形成凹槽结构之后,其表面是光滑的。
在一些实施方式中,所述的湿法腐蚀实现凹栅增强型HEMT器件的方法还包括:在对 所述第二半导体层的选定区域进行刻蚀以形成所述凹槽结构之前或刻蚀过程中,还将所述 刻蚀试剂加热至50-80℃,其中,若温度过高不利于得到高质量的刻蚀表面。如此既可以 进行低损伤的刻蚀,又可以增加刻蚀速率,使工艺更高效。
在一些实施方式中,所述紫外光的波长为200-400nm。
在一些实施方式中,所述势垒层的组成材料包括AlxGa1-xN、AlInN、AlInGaN或GaN,其中0<x≤1,且不限于此。
在一些实施方式中,所述沟道层的组成材料包括GaN或InGaN等,且不限于此。
例如,所述异质结可以是AlGaN/GaN异质结、GaN/InGaN异质结等,且不限于此。
在一些实施方式中,所述刻蚀掩膜的材质包括二氧化硅、氮化硅、光刻胶中的任意一 种,且不限于此。
进一步的,可以通过在所述刻蚀样品表面先形成掩膜层,再进行图形化处理而形成刻 蚀掩膜,其中图形化的方式可以选择但不限于使用激光直写、电子束光刻或紫外光刻等。
进一步的,所述凹槽结构的深度足以使位于其下方的二维电子气耗尽。
进一步的,所述凹栅结构的刻蚀深度取决于势垒层中铝的组分和势垒层的总厚度。例 如,所述凹栅结构的深度可以为10nm-30nm。
在一些实施方式中,所述的湿法腐蚀实现凹栅增强型HEMT器件的方法还包括:在刻 蚀形成所述凹槽结构之后,在所述外延片表面覆设绝缘介质层,之后制作源极、漏极和栅 极。
进一步的,可以所述外延片制作源极、漏极,之后在所述外延片生长介质层,并在所 述介质层上对应于凹栅结构的区域制作形成栅极,而后除去源、漏极上的介质层,形成HEMT器件。
其中,用以加工形成所述源极、漏极、栅极和介质层的方法均可以是业界熟知的。
其中,所述介质层(栅介质)应该具有较高的绝缘性和耐击穿特性,并且能够与异质 结,例如其中的GaN或AlGaN半导体形成一个低界面态。
进一步的,所述绝缘介质层的材质可以是氮化硅、氧化铝、氧化硅等,且不限于此。
进一步的,在形成所述凹栅结构之后,还可以通过业界所知的常用方法去除所述掩膜。
请参阅图1所示,本发明一典型实施案例中的一种湿法腐蚀实现凹栅增强型HEMT器 件的方法包括:
提供用于制作凹栅增强型HEMT器件的外延片,其包括衬底、缓冲层、沟道层和势垒层等,主要由沟道层和势垒层构成的异质结内形成有二维电子气(图中未示出);
在势垒层上设置图形化刻蚀掩膜,并使势垒层的栅下区域(亦可定义为选定区域)从 刻蚀掩膜中露出;
将外延片整体浸没于作为刻蚀剂的过硫酸盐溶液(亦称刻蚀溶液)中;
以紫外光源发射的紫外光照射势垒层的栅下区域,从而在势垒层的栅下区域刻蚀形成 凹槽结构(该区域的势垒层部分去除或者全部去除),该凹槽结构具有足够深度,使该处 的极化效应被减弱,以将其下方的二维电子气耗尽。
其中,紫外光垂直照射在势垒层的栅下区域。
其中,刻蚀溶液可以被盛装于容器中。该容器可以设置在热板上,藉以方便地对刻蚀 溶液进行加热,从而加快刻蚀速率。
本典型实施例的HEMT器件在应用时,若Vgs<Vth,则凹栅下的高浓度二维电子气被耗 尽,器件不导通,而当Vgs>Vth时,栅极下方沟道层发生反型,积累了大量可自由移动的电 子,器件导通。
本申请实施例的另一个方面还提供了一种湿法腐蚀实现凹栅增强型HEMT器件的系 统,其包括作为刻蚀试剂的过硫酸盐溶液和紫外光源;
当使用于制作凹栅增强型HEMT器件的外延片表面的刻蚀区域与刻蚀试剂接触,同时 以紫外光源发射的紫外光线照射所述刻蚀区域时,所述刻蚀试剂能够在所述刻蚀区域处与 所述外延片产生化学反应,使所述外延片被刻蚀而形成与栅极配合的凹槽结构。
在一些实施方式中,所述的系统还包括加热机构,其至少用于对所述刻蚀试剂进行加 热。其中,所述加热机构可以采用已知的各类加热器,例如可以采用热板等。
在一些实施方式中,所述的系统还包括容器,其至少用于容置所述刻蚀试剂。
进一步的,在以刻蚀剂对所述外延片进行刻蚀时,所述外延片和刻蚀试剂均被容置于 所述容器内。
进一步的,在以刻蚀剂对所述外延片进行刻蚀时,所述外延片被整体浸没于刻蚀试剂 内。
进一步的,所述容器对于所述紫外光线而言是透明的,或者,所述容器上开始有可供 紫外光线透过并照射到所述外延片表面的刻蚀区域的窗口等。
本发明实施例的另一方面还提供了利用前述方法及系统制作的凹栅增强型HEMT器 件,其包括异质结,所述异质结包括作为沟道层的第一半导层体和作为势垒层的第二半导 体层,并且所述异质结内形成有二维电子气,所述第二半导体层形成有与栅极配合的凹槽 结构,且所述栅极与第二半导体层之间分布有栅介质层,所述第二半导体层还与源极、漏 极形成欧姆接触。
进一步的,对于所述凹栅增强型HEMT器件而言,因其凹槽栅是低损伤的,故而阈值电压稳定,栅极可靠性强。
当栅电压Vgs<阈值电压Vth时,凹栅下的高浓度二维电子气被耗尽,器件不导通,而当 Vgs>Vth时,栅极下方沟道层发生反型,积累了大量可自由移动的电子,器件导通。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行详细的描述, 显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中 的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例, 都属于本申请保护的范围。
实施例1本实施例提供的一种湿法腐蚀实现凹栅增强型HEMT器件的方法包括如下步骤:
(1)提供用于制作凹栅增强型HEMT器件的外延片,其结构如图2所示,包括衬底(如硅衬底、蓝宝石衬底、碳化硅衬底或氮化镓衬底等)、缓冲层(如GaN,Al0.05Ga0.95N, 厚度约4μm)、GaN沟道层(厚度约300-500nm)和AlGaN势垒层(厚度约20-30nm), 该外延片可以利用金属有机化合物化学气相沉积(MOCVD)或分子束外延(MBE)或氢 化物气相外延(HVPE)等外延技术生长形成;
(2)如图3所示,在势垒层上设置图形化刻蚀掩膜,并使势垒层的栅下区域从刻蚀掩膜中露出,该刻蚀掩膜可以利用本领域已知的方式制备,例如该刻蚀掩膜可以是利用光刻技术和金属剥离技术制备的金属掩膜。其中,光刻工艺具体步骤包括预处理、匀胶、前烘、曝光和显影等工序。该金属掩膜可以是钛、镍、铂、金等材质的。另外,也可以利用 PECVD等工艺生长的二氧化硅用作掩膜。所述掩膜的厚度可以约为50-100nm。
(3)如图4所示,将该外延片及金属掩膜整体浸没于盛装于敞口容器内的过硫酸钾(K2S2O8)溶液中,并在容器下方设置热板以将pH值为2-5、浓度为0.05mol/L-0.18mol/L 的过硫酸钾溶液加热至50-80℃,同时以波长为200-400nm的紫外光垂直照射势垒层的栅 下区域,从而将该势垒层的栅下区域部分或完全去除,形成足够深的凹槽(槽深约为 25-30nm),以将栅下的二维电子气耗尽。刻蚀完成后,可以利用盐酸/硝酸混合溶液去除 金属掩膜。该步骤最终所获器件结构的表面(包括凹槽内壁)均是光滑平整的,其中凹槽 的侧壁垂直于外延片表面。
(4)在步骤(3)所获器件的表面形成绝缘介质层,如图5所示。该绝缘介质层可以利用原子层沉积(ALD)或化学气相沉积等介质层沉积技术形成。该绝缘介质层的材质为 氧化硅、氮化硅或氮化铝等,其厚度约为15-25nm。
(5)采用本领域已知的方式,将步骤(4)所获器件表面的绝缘介质层的源、漏区域去除,获得图6所示器件结构。去除的方式可以是等离子体刻蚀方式等。而该绝缘介质层 的源、漏区域可以通过光刻工艺确定,光刻工艺具体步骤包括预处理,匀胶,前烘,曝光 和显影。
(6)采用本领域已知的方式(如电子束蒸发方式),在步骤(5)所获器件表面的源、漏区域沉积源、漏金属(如Ti/Al/Ni/Au),形成源极、漏极,获得图7所示器件结构。
(7)采用本领域已知的方式(如电子束蒸发方式),在步骤(5)所获器件表面的栅区(前述凹槽所在区域)沉积栅金属(如Ni/Au),形成栅极,获得图8所示器件结构,即 凹栅增强型HEMT器件,器件电流密度大,栅电压摆幅大,漏电小,可靠性强。
本典型实施例的HEMT器件在应用时,若Vgs<Vth,则凹栅下的高浓度二维电子气被耗 尽,器件不导通,而当Vgs>Vth时,栅极下方沟道层发生反型,积累了大量可自由移动的电 子,器件导通。
对比例1:该对比例1与实施例1基本相同,区别在于:
步骤(3)中,采用含有NaOH和0.05mol/L-0.18mol/L过硫酸钾的碱性溶液替代了所述 过硫酸钾溶液。
对比例2:该对比例1与实施例1基本相同,区别在于:
步骤(3)中,采用硫酸或草酸溶液或NaOH溶液替代了所述过硫酸钾溶液。
该对比例1-对比例2刻蚀形成的器件表面粗糙度很大,器件电子迁移率低,导通电阻大, 饱和电流密度小。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他 性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括...中的任意一个”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方案,应当指出,对于本技术领域的普通技术人员来 说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视 为本申请的保护范围。

Claims (10)

1.一种湿法腐蚀实现凹栅增强型HEMT器件的方法,其特征在于包括:
提供用于制作凹栅增强型HEMT器件的外延片,所述外延片包括异质结,所述异质结包括作为沟道层的第一半导层体和作为势垒层的第二半导体层,并且所述异质结内形成有二维电子气;
在所述第二半导体层上设置图形化刻蚀掩膜,并使所述第二半导体层表面的选定区域从所述刻蚀掩膜中露出;
使所述第二半导体层表面的选定区域与刻蚀试剂接触,同时以紫外光照射所述第二半导体层表面的选定区域,从而在所述第二半导体层的选定区域刻蚀形成凹槽结构,并将位于所述凹槽结构下方的二维电子气耗尽,所述凹槽结构用于与栅极配合;
其中,所述刻蚀试剂采用过硫酸盐溶液。
2.根据权利要求1所述的湿法腐蚀实现凹栅增强型HEMT器件的方法,其特征在于具体包括:至少将所述第二半导体层浸没于刻蚀试剂内。
3.根据权利要求2所述的湿法腐蚀实现凹栅增强型HEMT器件的方法,其特征在于具体包括:将所述外延片整体浸没于刻蚀试剂内。
4.根据权利要求1-3中任一项所述的湿法腐蚀实现凹栅增强型HEMT器件的方法,其特征在于还包括:在对所述第二半导体层的选定区域进行刻蚀以形成所述凹槽结构之前或刻蚀过程中,还将所述刻蚀试剂加热至50-80℃。
5.根据权利要求1所述的湿法腐蚀实现凹栅增强型HEMT器件的方法,其特征在于:所述过硫酸盐溶液的浓度为0.05mol/L-0.18mol/L,pH值为2-5。
6.根据权利要求1所述的湿法腐蚀实现凹栅增强型HEMT器件的方法,其特征在于:所述紫外光的波长为200-400nm。
7.根据权利要求1所述的湿法腐蚀实现凹栅增强型HEMT器件的方法,其特征在于:所述势垒层的组成材料包括AlxGa1-xN、AlInN、AlInGaN或GaN,其中0<x≤1。
8.根据权利要求1所述的湿法腐蚀实现凹栅增强型HEMT器件的方法,其特征在于:所述沟道层的组成材料包括GaN或InGaN。
9.根据权利要求1所述的湿法腐蚀实现凹栅增强型HEMT器件的方法,其特征在于:所述刻蚀掩膜的材质包括二氧化硅、氮化硅、光刻胶中的任意一种。
10.根据权利要求1所述的湿法腐蚀实现凹栅增强型HEMT器件的方法,其特征在于还包括:在刻蚀形成所述凹槽结构之后,在所述外延片表面覆设绝缘介质层,之后制作源极、漏极和栅极。
CN202011431261.0A 2020-12-07 2020-12-07 湿法腐蚀实现凹栅增强型hemt器件的方法 Pending CN112420513A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011431261.0A CN112420513A (zh) 2020-12-07 2020-12-07 湿法腐蚀实现凹栅增强型hemt器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011431261.0A CN112420513A (zh) 2020-12-07 2020-12-07 湿法腐蚀实现凹栅增强型hemt器件的方法

Publications (1)

Publication Number Publication Date
CN112420513A true CN112420513A (zh) 2021-02-26

Family

ID=74774972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011431261.0A Pending CN112420513A (zh) 2020-12-07 2020-12-07 湿法腐蚀实现凹栅增强型hemt器件的方法

Country Status (1)

Country Link
CN (1) CN112420513A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117747421A (zh) * 2024-02-19 2024-03-22 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 欧姆接触结构及其制备方法、GaN HEMT器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189480A (ja) * 1996-11-11 1998-07-21 Sumitomo Chem Co Ltd 3−5族化合物半導体素子の製造方法
JP2004006718A (ja) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US20100072518A1 (en) * 2008-09-12 2010-03-25 Georgia Tech Research Corporation Semiconductor devices and methods of fabricating same
CN106548939A (zh) * 2015-09-17 2017-03-29 苏州能屋电子科技有限公司 通过光辅助刻蚀自停止实现凹栅增强型hemt器件的系统及方法
JP6694102B1 (ja) * 2019-08-14 2020-05-13 株式会社サイオクス 構造体の製造方法と製造装置および中間構造体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189480A (ja) * 1996-11-11 1998-07-21 Sumitomo Chem Co Ltd 3−5族化合物半導体素子の製造方法
JP2004006718A (ja) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US20100072518A1 (en) * 2008-09-12 2010-03-25 Georgia Tech Research Corporation Semiconductor devices and methods of fabricating same
CN106548939A (zh) * 2015-09-17 2017-03-29 苏州能屋电子科技有限公司 通过光辅助刻蚀自停止实现凹栅增强型hemt器件的系统及方法
JP6694102B1 (ja) * 2019-08-14 2020-05-13 株式会社サイオクス 構造体の製造方法と製造装置および中間構造体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
于璇等: "紫外光和催化剂对GaN电化学特性及CMP速率的影响", 《半导体制造技术》, 3 October 2019 (2019-10-03), pages 783 - 789 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117747421A (zh) * 2024-02-19 2024-03-22 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 欧姆接触结构及其制备方法、GaN HEMT器件

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
JP5056753B2 (ja) 化合物半導体装置の製造方法及びエッチング液
CN108807526B (zh) 增强型开关器件及其制造方法
JP2011077122A (ja) ゲートリセスの形成方法、AlGaN/GaN−HEMTの製造方法及びAlGaN/GaN−HEMT
US20190334024A1 (en) Layered vertical field effect transistor and methods of fabrication
CN109004017A (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
US20220148883A1 (en) Structure manufacturing method and intermediate structure
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN111477682A (zh) 氮化镓晶体管及其制造方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN112420513A (zh) 湿法腐蚀实现凹栅增强型hemt器件的方法
CN106548939B (zh) 通过光辅助刻蚀自停止实现凹栅增强型hemt器件的系统及方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
TW202107559A (zh) 結構體的製造方法以及中間結構體
US12002880B2 (en) Method for manufacturing nitride-based high electron mobility transistor and nitride-based high electron mobility transistor
JP2008010461A (ja) ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
CN112542384B (zh) 一种氮化镓增强型器件的制造方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CA3093906C (en) Semiconductor device and manufacturing method thereof
CN112951911A (zh) 增强型GaN基高电子迁移率晶体管及其制备方法
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN106158693B (zh) 刻蚀自停止实现凹栅增强型hemt器件的系统及方法
CN212434632U (zh) 氮化镓晶体管
CN110797390B (zh) 一种增强型GaNHEMT集成结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination