CN112397019A - 批量数据的面板自刷新传输 - Google Patents

批量数据的面板自刷新传输 Download PDF

Info

Publication number
CN112397019A
CN112397019A CN202010575050.8A CN202010575050A CN112397019A CN 112397019 A CN112397019 A CN 112397019A CN 202010575050 A CN202010575050 A CN 202010575050A CN 112397019 A CN112397019 A CN 112397019A
Authority
CN
China
Prior art keywords
data
sink
dtu
psr
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010575050.8A
Other languages
English (en)
Inventor
邱俊海
阿吉特·乔希
拉维·兰加纳坦
佩拉芝·萨梅尔·卡拉希尔
蒋军
吉萨查兰·拉贾戈帕兰
南迪尼·马亨德兰
加里·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN112397019A publication Critical patent/CN112397019A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及批量数据的面板自刷新传输。本公开针对的是与使能的面板自刷新(PSR)模式同时地利用高带宽嵌入式DisplayPort(eDP)连接将由信源设备生成的例如OLED补偿掩蔽数据之类的批量数据传送到信宿设备的系统和方法。在进入PSR模式后，信源控制电路使得信源发送器电路、信宿接收器电路和eDP高带宽通信链路保持活跃，而不是非活跃。信源控制电路生成一个或多个数据传送单元(DTU)，这些数据传送单元具有头部部分，该头部部分包含指示批量数据有效载荷的存在和由DTU携带的批量数据有效载荷的非显示状态的数据。

Description

批量数据的面板自刷新传输
技术领域
本公开涉及利用例如DisplayPort(显示端口)之类的高带宽互连在信源设备和信宿设备之间传送数据。
背景技术
例如现代OLED显示设备之类的设备偶尔要求传送与显示设备的操作相关联的大量数据。例如，OLED设备可要求显著量的掩蔽数据来对用于制造OLED显示器的有机材料的不均匀退化进行补偿(或掩蔽)。通常，这个补偿数据是由显示设备本身生成和执行的。这种补偿数据通常是基于每像素的，并且对于嵌入式标准动态范围(standard dynamic range，SDR)OLED面板可要求每分量10比特或者对于嵌入式高动态范围(high dynamic range，HDR)OLED面板可要求每分量12比特。
发明内容
本公开实施例的一个方面，提供了一种电子设备，包括：信源设备，信源设备包括具有DisplayPort(DP)接口的信源控制电路；信宿设备，信宿设备包括具有DP接口的信宿控制电路，信宿设备经由DP通信链路耦合到信源设备；其中，信源控制电路用于执行以下操作：生成批量(bulk)数据；生成具有头部部分和数据部分的第一数据传送单元(DTU)，头部部分包括指示使能的面板自刷新(PSR)模式的数据；与使能的PSR模式同时地将信源发送器电路、信宿接收器电路和DP通信链路维持在活跃状态中；经由DP通信链路将第一DTU传达到信宿设备；将一个或多个第二DTU传达到信宿设备，一个或多个第二DTU的每一者包括头部部分，该头部部分包括将各个第二DTU识别为包含批量数据的至少一部分的信息和指出各个DTU中包括的批量数据表示非显示数据的指示符；其中，信宿设备包括电路以用于执行以下操作：接收第一DTU；进入面板自刷新(PSR)模式以引起对信宿设备本地的帧缓冲器存储器电路中存储的数据的显示；接收一个或多个第二DTU；并且将一个或多个第二DTU的每一者的数据部分中包含的批量数据存储在信宿存储器电路中。
本公开实施例的另一个方面，提供了一种在信源设备和信宿设备之间传达批量数据的方法，方法包括：通过信源控制电路，与使能的面板自刷新(PSR)模式同时地将信源发送器电路、信宿接收器电路和高带宽连接维持在活动状态中；以及通过信源控制电路，生成第一数据传送单元(DTU)以与使能的面板自刷新(PSR)模式同时地从信源发送器电路传达到信宿接收器电路，第一DTU包括头部部分和数据部分，头部部分包含指示批量数据传送的信息，并且数据部分包含非显示批量数据，其中，批量数据传送与使能的PSR的至少一部分同时地发生。
本公开实施例的又一个方面，提供了一种用于在信源设备和信宿设备之间传达批量数据的系统，方法包括：用于与使能的面板自刷新(PSR)模式同时地将信源发送器电路、信宿接收器电路和高带宽连接维持在活动状态中的装置；以及用于生成第一数据传送单元(DTU)以与使能的面板自刷新(PSR)模式同时地从信源发送器电路传达到信宿接收器电路的装置，第一DTU包括头部部分和数据部分，头部部分包含指示批量数据传送的信息，并且数据部分包含非显示批量数据，其中，批量数据传送与使能的PSR的至少一部分同时地发生。
本公开实施例的再一个方面，提供了一种非暂态机器可读介质，包括多个指令，多个指令响应于在计算设备上被执行而使得计算设备执行上述方法。
附图说明
要求保护的主题的各种实施例的特征和优点将随着以下详细描述进行并且在参考附图后变得清楚，附图中相似的标号指定相似的部件，其中：
图1是根据本文描述的至少一个实施例的例示性系统的示意图，其中信源设备生成存储在存储器电路中的批量数据并且其中高带宽链路150将信源设备通信地耦合到信宿设备，信源设备经由高带宽链路向信宿设备本地的存储器电路传送了批量数据；
图2A是根据本文描述的至少一个实施例的例示性系统的示意图，用于经由高带宽DisplayPort通信链路从例如片上系统(SoC)之类的信源设备向例如OLED显示设备之类的信宿设备传送批量数据；
图2B是根据本文描述的至少一个实施例的在从SoC到OLED显示设备的批量数据的传送完成之后图2A中描绘的例示性系统的示意图；
图3根据本文描述的至少一个实施例描绘了例如SoC之类的信源设备和例如OLED面板组装件之类的信宿设备之间的通信链路建立过程；
图4根据本文描述的至少一个实施例描绘了例如SoC之类的信源设备和例如OLED面板组装件之类的信宿设备之间的通信链路建立过程；
图5是根据本文描述的至少一个实施例的PSR模式期间的例示性批量数据传送的定时图；
图6是根据本文描述的至少一个实施例的描绘引起PSR禁用状态、PSR使能状态和PSR使能+数据传送状态之间的系统状态变化的事件的状态图；
图7是根据本文描述的至少一个的例示性的基于处理器的电子设备的示意图，该设备包括图形处理单元(“GPU”)/信源设备和OLED显示器/信宿设备；
图8是根据本文描述的至少一个实施例的与信源控制电路在信宿设备中使能PSR模式同时地从信源发送器电路传达到信宿接收器电路的例示性DTU相关联的示例头部部分；
图9A是根据本文描述的至少一个实施例的与信源控制电路在信宿设备中使能PSR模式同时地从信源发送器电路传达到信宿接收器电路的例示性DTU相关联的示例头部部分的第一部分(数据字节0至数据字节7)；
图9B是根据本文描述的至少一个实施例的与信源控制电路在信宿设备中使能PSR模式同时地从信源发送器电路传达到信宿接收器电路的例示性DTU相关联的示例头部部分的第一部分(数据字节8至数据字节13)；
图10是根据本文描述的至少一个实施例的例示性方法的高级别流程图，该方法在使能经修改的面板自刷新(PSR)模式的同时生成一个或多个数据传送单元(DTU)来将批量数据从例如SoC之类的信源设备传输到例如OLED显示面板之类的信宿设备，其中在经修改的面板自刷新(PSR)模式中信源发送器电路、信宿接收器电路和高带宽连接保持活跃；并且
图11是根据本文描述的至少一个实施例的例示性方法的高级别流程图，该方法在使能经修改的面板自刷新(PSR)模式的同时将传输批量数据的一个或多个DTU从例如SoC之类的信源设备传达到例如OLED显示面板之类的信宿设备，其中在经修改的面板自刷新(PSR)模式中信源发送器电路、信宿接收器电路和高带宽连接保持活跃。
虽然接下来的详述描述将在参考例示性实施例的情况下进行，但是其许多替换、修改和变化将是本领域技术人员清楚可见的。
具体实施方式
本文公开的系统和方法提供了一种混合方案来将批量数据从信源(即，数据生成器或产生器)设备传送到信宿(即，数据消费器)设备。例如，本文公开的系统和方法可用于在例如片上系统(system-on-chip，SoC)之类的信源设备上执行OLED退化建模，以生成被传达到例如OLED面板之类的信宿设备的补偿数据。通过诸如I2C、AUX信道或者可链接带内次级数据封包(Secondary Data Packet，SDP)之类的现有接口传送这种批量数据将要求较长的时间(数分钟、数小时或者甚至数天)来为4K面板完成。系统、方法和数据传送单元采用高速接口来将批量数据从信源设备传送到信宿设备。例如，本文描述的系统、方法和数据传送单元可用于利用面板自刷新(Panel Self-Refresh，PSR)的扩展将在SoC上生成的非视频数据传达或传送到OLED显示面板，而不必需要SoC硬件中的变化。从而，本文公开的系统和方法可被部署来将OLED显示补偿数据从信源设备传送到嵌入式信宿设备，例如嵌入式显示面板。
提供了能够与使能的面板自刷新(PSR)模式同时地使能信源发送器电路、信宿接收器电路和高带宽通信链路的信源设备。信源设备包括：信源存储器电路；信源发送器电路，来经由高带宽通信链路通信地耦合到信宿接收器电路；以及通信地耦合到信源发送器电路的信源控制电路，该信源控制电路：使得批量数据存储在信源存储器电路中；发起使能面板自刷新(PSR)模式：使得信源发送器电路、信宿接收器电路以及信源发送器电路和之间的高带宽通信链路保持在活跃状态中；生成第一数据传送单元(data transport unit，DTU)，其具有包括指示进入PSR/数据传送模式的数据的头部部分和包括批量数据有效载荷的数据部分；并且使得信源发送器电路将第一DTU传达到信宿接收器电路。
提供了能够与使能的面板自刷新(PSR)模式同时地经由高带宽通信链路接收批量数据的信宿设备。信宿设备可包括：信宿存储器电路，包括：帧缓冲器数据存储部分；以及批量数据存储部分；信宿接收器电路，其可经由高带宽通信链路耦合到信源发送器电路；以及耦合到信宿存储器电路的信宿控制电路，信宿控制电路响应于接收到具有头部部分和数据部分的第一数据传送单元(DTU)，该头部部分包括指示使能的面板自刷新(PSR)模式的数据并且数据部分包括用于显示的图像数据：将图像数据存储在信宿存储器电路的帧缓冲器数据存储部分中；与使能的PSR模式同时地显示存储的图像数据；并且将从信源发送器电路接收的批量数据存储在信宿存储器电路的批量数据存储部分中。
提供了一种与使能的PSR模式同时地在信源设备和信宿设备之间传达批量数据的方法。该方法可包括：由信源控制电路与使能的面板自刷新(PSR)模式同时地将信源发送器电路、信宿接收器电路和高带宽连接维持在活跃状态中；并且由信源控制电路与使能的面板自刷新(PSR)模式同时地生成第一数据传送单元(DTU)来从信源发送器电路传达到信宿接收器电路，第一DTU包括包含指示批量数据传送的信息的头部部分和包含非显示批量数据的数据部分，其中批量数据传送将与使能的PSR的至少一部分同时发生。
提供了一种用于与使能的PSR模式同时地在信源设备和信宿设备之间传达批量数据的系统。该系统可包括：用于与使能的面板自刷新(PSR)模式同时地将信源发送器电路、信宿接收器电路和高带宽连接维持在活跃状态中的装置；以及用于与使能的面板自刷新(PSR)模式同时地生成第一数据传送单元(DTU)来从信源发送器电路传达到信宿接收器电路的装置，第一DTU包括包含指示批量数据传送的信息的头部部分和包含非显示批量数据的数据部分，其中批量数据传送将与使能的PSR的至少一部分同时发生。
提供了一种非暂态存储设备。该非暂态存储设备包括指令，这些指令当被信源控制电路执行时使得信源控制电路：使得批量数据存储在信源存储器电路中；响应于使能面板自刷新(PSR)模式：使得信源发送器电路、信宿接收器电路以及信源发送器电路和之间的高带宽通信链路保持在活跃状态中；生成第一数据传送单元(DTU)，其具有包括指示进入PSR/数据传送模式的数据的头部部分和包括批量数据有效载荷的数据部分；并且使得信源发送器电路将第一DTU传达到信宿接收器电路。
提供了另一种非暂态存储设备。该非暂态存储设备包括指令，这些指令当被布置在信宿设备中的信宿控制电路执行时使得信宿控制电路：将表示当前图像的数据存储在信宿存储器电路的帧缓冲器数据存储部分中；与使能的PSR模式同时地显示存储的图像数据；并且将从信源发送器电路接收的批量数据存储在信宿存储器电路的批量数据存储部分中。
提供了一种电子设备。该电子设备可包括：信源设备，其包括具有DisplayPort(DP)接口的信源控制电路；信宿设备，其包括具有DP接口的信宿控制电路，信宿设备经由DP通信链路耦合到信源设备；其中，信源控制电路：生成批量数据；生成具有头部部分和数据部分的第一数据传送单元(DTU)，头部部分包括指示使能的面板自刷新(PSR)模式的数据；与使能的PSR模式同时地将信源发送器电路、信宿接收器电路和DP通信链路维持在活跃状态中；经由DP通信链路将第一DTU传达到信宿设备；将一个或多个第二DTU传达到信宿设备，一个或多个第二DTU的每一者包括头部部分，该头部部分包括将各个第二DTU识别为包含批量数据的至少一部分的信息和指出各个DTU中包括的批量数据表示非显示数据的指示符；其中，信宿设备包括电路来：接收第一DTU；进入面板自刷新(PSR)模式以引起对信宿设备本地的帧缓冲器存储器电路中存储的数据的显示；接收一个或多个第二DTU；并且将一个或多个第二DTU的每一者的数据部分中包含的批量数据存储在信宿存储器电路中。
图1是根据本文描述的至少一个实施例的例示性系统100的示意图，其中信源设备110生成存储在存储器电路130中的批量数据120并且其中高带宽链路150将信源设备110通信地耦合到信宿设备160，信源设备110经由高带宽链路150向信宿设备160本地的存储器电路传送了批量数据120。如图1所示，在实施例中，批量数据120可作为由信源控制电路140生成的若干个数据传送单元(DTU)被从信源存储器电路130传送到信宿存储器电路170。
在实施例中，当在操作中时，信源/SoC设备110生成视频数据，控制电路140经由例如DisplayPort(DP)之类的高速通信链路150将该视频数据传达到信宿/显示设备160。在接收到数据时，信宿控制电路170，例如定时控制器(timing controller，TCON)电路，引起对接收到的视频数据的显示。由于视频刷新率通常按30赫兹或更高发生，并且由于视频数据经常在帧与帧之间保持不变，所以通过使得信宿/显示设备160将帧图像内部存储在帧缓冲器中，从而消除信源/SoC设备160通过高速/DP通信链路150发送相同视频数据的需要，从而来节省功率，成为了可能。这个操作模式可被称为“面板自刷新”或“PSR”模式。当被使能时，信源/SoC设备110中的发送器/收发器电路和信宿/显示设备160中的接收器/收发器电路也可被置于低功率或待机模式中，进一步为功率节省做出贡献。当信源/SoC设备110生成新的视频数据时，PSR模式被禁用，信源发送器电路和信宿接收器电路被重激活，并且视频数据再次从信源/SoC设备110流动到信宿/显示设备160。
本文公开的系统和方法有益地且有利地利用了高带宽/DP通信链路150的可用性来在信宿/显示设备160保持在PSR模式中的同时将批量数据，例如由信源/SoC设备110生成的有机发光二极管(organic light emitting diode，OLED)补偿数据，传达到信宿/显示设备160。为了在相对高带宽/DP通信链路150上使能这种传送，DP协议被修改来包含使得信宿/显示设备160进入PSR模式并且显示存储在帧缓冲器中的图像数据的数据传送单元(DTU)并且至少将信源/SoC设备110中的发送器电路、信宿/显示设备160中的接收器电路和高带宽/DP通信链路150维持在活跃或使能状态中。这种布置允许了通过高带宽/DP通信链路150传送包含非显示批量数据的一个或多个帧。传送到信宿/显示设备160的批量数据被本地存储在信宿/显示设备160内并且被“根据需要”或者以类似的方式被从本地存储器选择性读取。
参考图1，信源设备110生成被本地存储在信源存储器电路130中的批量数据120。在使能PSR模式时，信源控制电路140可首先确定到信宿设备160的批量数据传送是否待处理。如果信源控制电路140确定没有批量数据120的传送待处理，则信源控制电路140可使得信宿设备160进入PSR模式并且使得信源设备发送器电路、信宿设备接收器电路和高带宽通信链路150进入相对低功率的待机模式。如果信源控制电路140确定批量数据120的传送待处理，则信源控制电路140可使得信宿设备160进入PSR模式并且使得信源设备发送器电路、信宿设备接收器电路和高带宽通信链路150保持在活跃模式中。
在实施例中，信源设备110可包括片上系统(system-on-chip，SoC)或类似的半导体器件。在实施例中，信源设备110至少包括存储器电路130和通信地耦合到存储器电路130的控制电路140。存储器电路130可包括任何数目和/或组合的易失性和/或非易失性存储设备。示例易失性存储设备包括但不限于：动态随机访问存储器(dynamic random accessmemory，DRAM)和静态随机访问存储器(static random access memory，SRAM)。示例非易失性存储设备包括但不限于：只读存储器(read-only memory，ROM)、闪存和铁电随机访问存储器。存储器电路130可具有任何大小、容量和/或物理配置。在实施例中，存储器电路130存储由信源设备110生成的批量数据120，直到信源控制电路140引起将批量数据120传送到信宿设备160的时间为止。
信源控制电路140可包括一个或多个图形处理器电路、图形处理单元或者类似的。在实施例中，信源控制电路140可包括一个或多个DisplayPort(DP)控制电路。在操作中，信源控制电路140可确定是否在通信耦合的信宿/显示设备160中使能面板自刷新(PSR)模式。响应于使能PSR模式，信源控制电路140可确定批量数据120是否被存储、保存或者以其他方式保持在存储器电路130中。如果批量数据120存在于存储器电路130中，则信源控制电路140使得信源发送器电路、信宿接收器电路和高带宽通信链路150保持活跃。信源控制电路140随后生成一个或多个数据传送单元(DTU)122A-122n以将批量数据120从信源存储器电路130运送到信宿存储器电路180。在实施例中，由信源控制电路140传达到信宿控制电路170的第一DTU 122A包括包含一个或多个数据字段的头部部分。在实施例中，一个或多个数据字段中的第一数据字段包括指示批量数据120到信宿存储器电路180的后续传送的数据。在实施例中，一个或多个DTU头部数据字段中的第二数据字段包括如下数据：该数据指示出批量数据120是用于存储在信宿/显示设备存储器电路180中的“非显示”类型数据并且信宿/显示设备160应当与批量数据120从信源存储器电路130到信宿存储器电路180的传送的至少一部分同时地继续显示存储的图像。在实施例中，与用于传输批量数据122的DTU 122的每一者相关联的头部包括指示出批量数据120是“非显示”类型数据的数据字段。在实施例中，信源控制电路140保持使能的PSR模式，直到批量数据120从信源存储器电路130到信宿存储器电路180的传送完成为止。
在批量数据120从信源存储器电路130到信宿存储器电路180的传送完成时，信源控制电路140确定是要使能还是禁用PSR模式。如果信源控制电路140确定将PSR模式维持在使能状态中，则信源控制电路140可使得信宿设备160继续显示表示一个或多个存储的图像的数据并且禁用信源发送器电路、信宿接收器电路和高带宽互连150。如果信源控制电路140相反确定禁用PSR模式，则信源控制电路140开始向信宿/显示设备160传送新的显示图像。
接下来参考图1，信源控制电路140已完成了批量数据120从信源存储器电路130到信宿存储器电路180的传送。在实施例中，在将批量数据120成功传送到信宿/显示器存储器电路180之后，信源控制电路140可将批量数据120的全部或一部分保持在信源存储器电路130中。在实施例中，信源控制电路140可从信源设备存储器电路130删除或以其他方式去除批量数据120。
在实施例中，信宿设备160可包括能够接收由信源设备110生成的批量数据120的任何设备。在实施例中，信宿设备160可包括具有任何大小、物理几何结构和/或分辨率的有机发光二极管(OLED)显示设备。在实施例中，信源设备110可包括能够生成包括供OLED显示信宿设备160显示的信息和/或数据的输出信号的一个或多个设备。
信宿设备控制电路170可包括任何数目和/或组合的能够控制信宿设备160的操作的系统或设备。在实施例中，信宿设备控制电路170可包括一个或多个定时控制(TCON)电路。在实施例中，信宿存储器电路180可被完全或部分布置在信宿设备160中、信宿设备160上或信宿设备160附近。在实施例中，信宿存储器电路180可包括帧缓冲器电路并且帧缓冲器电路的第一部分可存储或以其他方式保持至少一个图像数据帧并且帧缓冲器电路的第二部分可为从信源设备110接收的批量数据120提供存储位置。
图2A是根据本文描述的至少一个实施例的例示性系统200的示意图，用于经由高带宽DisplayPort通信链路150从例如片上系统(SoC)之类的信源设备110向例如OLED显示设备之类的信宿设备160传送批量数据120。图2B是根据本文描述的至少一个实施例的在从SoC 110到OLED显示设备160的批量数据120的传送完成之后图2A中描绘的例示性系统200的示意图。如图2A和2B中所示，信源设备可包括SoC 110，该SoC 110至少包括存储器电路130，其中存储或以其他方式保持了批量数据120；以及控制电路140，例如图形处理单元(GPU)，该控制电路140包括信源发送器电路210，例如嵌入式DisplayPort(eDP)发送器电路。信宿设备160可包括OLED显示设备，该OLED显示设备包括信宿控制电路170，例如eDP定时控制电路(TCON)。eDP TCON 170至少包括信宿存储器电路180和信宿接收器电路220，例如eDP接收器电路。如图2A和2B中所示，高带宽通信链路150，例如至少包括多通道通信链路270和边带链路284的DisplayPort通信链路，将SoC 110通信地耦合到OLED显示设备160。
如图2A中所示，OLED面板组装件160中包含的eDP TCON电路170包括一个或多个辅助信道接口230来支持SoC 110和OLED面板组装件160之间的相对低带宽的边带通信。在实施例中，信宿存储器电路180可包括第一存储器部分，该第一存储器部分提供帧缓冲器电路来存储表示供OLED面板260显示的一个或多个图像的信息和/或数据。参考图2B，存储器电路180可包括第二部分来存储从信源存储器电路130传送来的批量数据120。OLED面板组装件160还可包括一个或多个工厂只读存储器(factory Read Only Memory，FROM)电路250来存储与OLED面板组装件160相关联的诸如配置设置之类的信息和/或数据。
信源发送器电路210包括任何数目和/或组合的当前可用和/或未来开发的能够执行SoC 110和OLED面板组装件160之间的相对高带宽、多通道、双向通信的电子组件、半导体器件、光学元件和/或逻辑元件。如图2A和2B中所示，信源发送器电路210可包括诸如eDP接口和指令集合之类的组件，这些组件使用并且遵守DisplayPort协议(例如，DisplayPort版本1.4，或者最近的修订版，由视频电子标准联盟(Video Electronics StandardsAssociation)采用)。
信宿接收器电路220可包括任何数目和/或组合的当前可用和/或未来开发的能够执行信源设备110和信宿设备160之间的相对高带宽、多通道、双向通信的电子组件、半导体器件、光学元件和/或逻辑元件。如图2A和2B中所示，信宿接收器电路220可包括诸如eDP接口和指令集合之类的组件，这些组件使用并且遵守DisplayPort协议(例如，DisplayPort版本1.4，或者最近的修订版，由视频电子标准联盟采用)。
辅助信道接口电路230可包括任何数目和/或组合的当前可用和/或未来开发的能够经由信源设备110和信宿设备160之间的一个或多个通信链路280执行相对低带宽的双向通信的电子组件、半导体器件、光学元件和/或逻辑元件。如图2A和2B中所示，辅助信道接口电路230可包括诸如eDP接口和指令集合之类的组件，这些组件使用并且遵守DisplayPort协议(例如，DisplayPort版本1.4，或者最近的修订版，由视频电子标准联盟采用)。
信宿存储器电路180的第一部分可提供帧缓冲器存储器电路240。帧缓冲器存储器电路240存储或以其他方式保持表示用来在OLED面板260上显示的一个或多个图像的信息和/或数据。当PSR模式被使能时，OLED面板组装件160将显示帧缓冲器存储器电路240中存储的图像数据。OLED显示器存储器电路180可具有任何大小或存储容量。例如，OLED显示器存储器电路180可具有大约以下的总存储容量：64MB或更少；128MB或更少；256MB或更少；512MB或更少；16千兆字节(GB)或更少；32GB或更少；64GB或更少；或者128GB或更少。信宿存储器电路180的第一部分可具有任何大小或存储容量。例如，信宿存储器电路180的第一部分可具有大约以下的存储容量：1兆字节(MB)或更少；2MB或更少；4MB或更少；8MB或更少；12MB或更少；16MB或更少；或者20MB或更少。用于存储从SoC 110传送来的批量数据120的全部或一部分的OLED显示器存储器电路180的第二部分可具有任何大小或存储容量。例如，OLED显示器存储器电路180的第二部分可具有大约以下的存储容量：16兆字节(MB)或更少；32MB或更少；64MB或更少；128MB或更少；256MB或更少；512MB或更少；8千兆字节(GB)或更少；32GB或更少；或者64GB或更少。
工厂只读存储器(FROM)电路250可包括任何数目和/或组合的当前可用和/或未来开发的能够为OLED面板组装件存储各种配置设置的电子组件、半导体器件、光学元件和/或逻辑元件。在实施例中，FROM电路250的全部或一部分可包括可改写ROM(例如，EEPROM或类似的)。
OLED面板260可包括任何数目和/或组合的当前可用和/或未来开发的能够通过向多个有机发光二极管(OLED)图片元素/像素的每一者提供相应的受控电压信号来显示图像的电子组件、半导体器件、光学元件和/或逻辑元件。OLED面板260可具有任何物理大小、分辨率和/或显示面积。在实施例中，OLED面板260可被包含到一体设备中，例如智能电话、便携式计算设备、手持式计算设备、可穿戴计算设备或者类似的。在实施例中，批量数据120的全部或一部分可包括OLED补偿信息和/或数据来适应在OLED面板260的寿命期间OLED面板260内的个体OLED像素的强度、亮度和/或色域的变化。
图3根据本文描述的至少一个实施例描绘了例如SoC之类的信源设备110和例如OLED面板组装件160之类的信宿设备160之间的通信链路建立过程300。如图3中所示，在310，信源控制电路140在信源设备110和信宿设备160之间建立通信链路(例如，DisplayPort链路)。在320，在通信链路建立310后，信源控制电路140捕捉由信源设备110生成或以其他方式确定的批量数据120的全部或一部分。这种批量数据120可包括但不限于3DLUT或OLED补偿掩蔽数据。
在330，信源控制电路140将批量数据120传达到信宿设备控制电路170。信源控制电路140将包含批量数据120的帧指定为包含“非显示”数据。在实施例中，伴随每个帧的头部数据可包括一个或多个字段，这些字段包含指示由各个帧携带的批量数据的“非显示”性质的信息和/或数据。在实施例中，伴随每个帧的头部数据可包括一个或多个字段，这些字段包含使得信宿控制电路170将接收到的批量数据120存储在信宿设备存储器电路180的第二部分中的信息和/或数据。
在340，在批量数据传送完成后，信源控制电路140向信宿设备160传达垂直消隐。在350，信源控制电路140向信宿设备160传达图像数据帧，包括元数据(“元数据0”)和帧数据(“帧0”)。在发送帧0数据之后，信源控制电路140向信宿设备160传达垂直消隐360。
图4根据本文描述的至少一个实施例描绘了例如SoC之类的信源设备110和例如OLED面板组装件160之类的信宿设备160之间的通信链路建立过程400。如图4中所示，在410，信源控制电路140向信宿设备160传达“第N”DTU 122N。DTU 122N包括头部412和图像数据414。在向信宿设备160发送DTU 122N之后，在420，信源控制电路140向信宿设备160传达垂直消隐。
在430，信源控制电路140生成并传达“第N+1”DTU 122N+1来传达给信宿设备160。DTU 122N+1包括头部432和图像数据434。帧头部432包括一个或多个字段，这些字段包括指示使能PSR模式的信息和/或数据。信源控制电路110将使能的PSR模式通知信宿设备160，并且信宿设备将图像数据434存储或以其他方式保持在帧缓冲器存储器电路240中并且在PSR模式保持被使能的同时用图像数据434刷新显示设备260。在向信宿设备160发送DTU 122N+1之后，在440，信源控制电路140向信宿设备160传达垂直消隐。
在450，信源控制电路140将包含批量数据120的一个或多个DTU122传达到信宿设备控制电路170。信源控制电路140将包含批量数据120的DTU 122指定为包含“非显示”数据。在实施例中，伴随DTU 122的每一者的头部452可包括一个或多个字段，这些字段包含指示由各个DTU122携带的批量数据120的“非显示”性质的信息和/或数据。在实施例中，伴随每个DTU 122的头部452可包括一个或多个字段，这些字段包含使得信宿控制电路170将接收到的批量数据120存储在信宿设备存储器电路180的第二部分中的信息和/或数据。在460，在批量数据传送完成后，信源控制电路140向信宿设备160传达垂直消隐。在PSR模式保持被使能的同时，信宿设备160继续显示帧缓冲器电路240中存储的图像数据。
在470，信源控制电路140生成并传达“第N+2”DTU 122到信宿设备160。“第N+2”DTU122包括头部472和图像数据474。头部472包括一个或多个字段，这些字段包括指示禁用或退出PSR模式的信息和/或数据。信宿设备160将“第N+2”图像数据474存储在帧缓冲器存储器电路240中。在向信宿设备160发送“第N+2”DTU 122之后，在480，信源控制电路140向信宿设备160传达垂直消隐。
在490，信源控制电路140生成并传达“第N+2”DTU 122N+2到信宿设备160。DTU122N+2包括头部492和图像数据494。在向信宿设备160发送DTU 122N+2之后，在496，信源控制电路140向信宿设备160传达垂直消隐。
图5是根据本文描述的至少一个实施例的PSR模式期间的例示性批量数据传送的定时图500。图5描绘了在主机系统上执行的操作系统(O/S)510、在主机系统上执行的应用520、信源控制电路(例如，设备驱动器电路)530和信宿设备(例如，OLED面板组装件)540之间的示例事件序列。
在550，O/S 510向信源控制电路530提供包括与供信宿设备540显示的新图像相关联的信息和/或数据的指示。
在552，信源设备110执行的应用520生成批量数据120，例如OLED补偿掩蔽数据，并且将批量数据120传达到信源存储器电路130和/或信源控制电路530的至少一者。
在554，为批量数据120的传送作准备，信源控制电路530禁用硬件PSR模式。在硬件PSR模式中，在信宿设备利用存储在或以其他方式保持在帧缓冲器存储器电路240中的图像数据来刷新的同时，信源发送器电路210、信宿接收器电路220和高带宽通信链路150被禁用。如果信源发送器电路210、信宿接收器电路220和高带宽通信链路150被硬件PSR模式所禁用，则包含批量数据120的全部或一部分的DTU 122的传送不能通过高带宽通信链路150发生，从而信源控制电路禁用硬件PSR模式。
在556，信源控制电路530向信宿设备540传达包含图像数据的DTU1221。与DTU 1221相关联的头部包括一个或多个字段，这些字段包括指示经修改的PSR模式的信息，在经修改的PSR模式中，在信宿设备540捕捉并显示DTU 1221的数据部分中包括的图像数据并且保持在PSR模式中的同时，信源发送器电路210、信宿接收器电路220和高带宽通信链路150保持被使能。
在558，信宿设备540利用在556接收的图像数据更新帧缓冲器存储器电路240。
在560，信源控制电路530向信宿设备540传达包含批量数据(例如，OLED补偿掩蔽数据)的DTU 1222。在实施例中，DTU 1222包括包含一个或多个字段的头部，这些字段包含指示使能的经修改PSR模式的信息和/或数据。在实施例中，DTU 1222包括包含一个或多个字段的头部，这些字段包含指示出批量数据包括应当被存储在信宿存储器电路180的第二部分中的非显示数据的信息和/或数据。
在562，信宿设备540将在560接收的批量数据120存储在信宿存储器电路180的第二部分中。
在564，信源控制电路530生成并向信宿设备540传达包含批量数据120(例如，OLED补偿掩蔽数据)的DTU 1223。在实施例中，DTU 1223包括包含一个或多个字段的头部，这些字段包含指示使能的经修改PSR模式的信息和/或数据。在实施例中，DTU 1223包括包含一个或多个字段的头部，这些字段包含指示出批量数据包括应当被存储在信宿存储器电路180的第二部分中的非显示数据的信息和/或数据。
在566，信宿设备540将在560接收的批量数据120存储在信宿存储器电路180的第二部分中。
在568，与将批量数据120存储在信宿存储器电路180的第二部分中同时地，信源控制电路530禁用经修改的PSR模式并且重新使能硬件PSR模式。通过重新使能硬件PSR模式，信源发送器电路210、信宿接收器电路220和高带宽通信链路150被禁用，降低了信源设备110的功率消耗。
在570，信源控制电路530禁用硬件PSR模式。
在572，信宿设备540退出硬件PSR模式，将信源发送器电路210、信宿接收器电路220和高带宽通信链路150置于使能状态中。
图6是根据本文描述的至少一个实施例的描绘引起PSR禁用610状态、PSR使能620状态和PSR使能+数据传送状态630之间的系统状态变化的事件的状态图600。如图6中所示，在640，响应于从PSR禁用状态610到PSR使能状态620的不定期的或者排定的转变，PSR禁用状态610转变到PSR使能状态620。在642，在信源设备110和信宿设备160之间的批量数据传送完成时并且在信源通信电路140接收到活跃DTU 122时，PSR使能状态620转变到PSR禁用状态610。在644，PSR使能状态620还在从信源设备110到信宿设备160的批量数据的传送中止时转变到PSR禁用状态610。
在650，在批量数据120被更新或者被存储在信宿设备存储器电路180中的同时，PSR使能状态620被维持。在652，响应于从信源设备110到信宿设备160的经由一个或多个DTU 122的批量数据120的传送的发起或继续开始，PSR使能状态620转变到PSR使能+数据传送状态630。在654，响应于从信源设备存储器电路130到信源设备通信电路210的批量数据120的传送，PSR使能+数据传送状态630转变到PSR使能状态620。在656，响应于DTU 122的传送完成并且没有待处理的活跃DTU要从信源设备110传达到信宿设备160，PSR使能+数据传送状态630转变到PSR使能状态620。
在660，在信源设备110将一个或多个DTU 122传送到信宿设备160的同时，PSR使能+数据传送状态630被维持。在662，响应于从信源设备110到信宿设备160的批量数据传送的完成和包含等待从信源设备110传送到信宿设备160的活跃图像数据的DTU 122的存在，PSR使能+数据传送状态630转变到PSR禁用状态610。在664，响应于从信源设备110到信宿设备160的批量数据传送的放弃，PSR使能+数据传送状态630转变到PSR禁用状态610。
图7是根据本文描述的至少一个的例示性的基于处理器的电子设备700的示意图，该设备包括图形处理单元(“GPU”)/信源设备110和OLED显示器/信宿设备160。基于处理器的设备700可额外地包括以下各项中的一个或多个：处理器电路710、无线输入/输出(I/O)接口720、有线I/O接口730、系统存储器740、功率管理电路750、非暂态存储设备760以及网络接口770。以下论述提供了对形成例示性的基于处理器的设备700的组件的简要概括描述。示例的非限制性基于处理器的设备700可包括但不限于：智能电话、可穿戴计算机、便携式计算设备、手持式计算设备、桌面型计算设备、刀片服务器设备、工作站，以及类似的。
在一些实施例中，基于处理器的设备700包括能够执行机器可读指令集合并且生成能够经由OLED显示器160向系统用户提供显示输出的输出信号的处理器电路710。相关领域技术人员将会明白，图示的实施例以及其他实施例可利用其他基于处理器的设备配置来实现，包括便携式电子或手持式电子设备(例如智能电话)、便携式计算机、可穿戴计算机、消费电子设备、个人计算机(“PC”)、网络PC、袖珍计算机、服务器刀片、大型计算机，等等。处理器电路710可包括任何数目的硬连线的或者可配置的电路，其中的一些或全部可包括部分或完全布置在PC、服务器或者能够执行机器可读指令的其他计算系统中的电子组件、半导体器件和/或逻辑元件的可编程和/或可配置的组合。
基于处理器的设备700包括总线或类似的通信链路716，其通信地耦合并且促进包括处理器电路710、GPU电路160、一个或多个无线I/O接口720、一个或多个有线I/O接口730、系统存储器740、功率管理电路750、一个或多个存储设备760和/或一个或多个网络接口770在内的各种系统组件之间的信息和/或数据的交换。基于处理器的设备700在这里可用单数形式来提及，但并不打算将实施例限制到单个基于处理器的设备700，因为在某些实施例中，可以有合并、包括或包含任何数目的通信耦合、共位或远程网络电路或设备的多于一个基于处理器的设备700。
处理器电路710可包括任何数目、类型或组合的当前可用或未来开发的能够执行机器可读指令集合的设备。处理器电路710可包括但不限于任何当前或未来开发的单核或多核处理器或微处理器，例如：一个或多个片上系统(system on a chip，SOC)；中央处理单元(central processing unit，CPU)；数字信号处理器(digital signal processor，DSP)；图形处理单元(graphics processing unit，GPU)；专用集成电路(application-specificintegrated circuit，ASIC)、可编程逻辑单元、现场可编程门阵列(field programmablegate array，FPGA)，等等。除非另有描述，否则图7中所示的各种块的构造和操作是传统设计的。因此，这里不需要进一步详细描述这种块，因为它们将被相关领域技术人员所理解。互连基于处理器的设备700的组件中的至少一些的总线716可采用任何当前可用或未来开发的串行或并行总线结构或体系结构。
系统存储器740可包括只读存储器(“ROM”)742和随机访问存储器(“RAM”)746。ROM742的一部分可用于存储或以其他方式保持基本输入/输出系统(“BIOS”)744。BIOS 744向基于处理器的设备700提供基本功能，例如通过使得处理器电路710加载和/或执行一个或多个机器可读指令集合，例如操作系统指令，和/或一个或多个应用。在实施例中，一个或多个机器可读指令集合中的至少一些使得处理器电路710的至少一部分提供、创建、产生、转变和/或充当专用的具体特定机器，例如字处理机器、数字图像获取机器、媒体播放机器、游戏系统、通信设备、智能电话，或者类似的。
基于处理器的设备200可包括至少一个无线输入/输出(I/O)接口720。至少一个无线I/O接口720可通信地耦合到一个或多个物理输出设备722(触觉设备、视频显示器、音频输出设备、硬拷贝输出设备等等)。至少一个无线I/O接口720可通信地耦合到一个或多个物理输入设备724(指点设备、触摸屏、键盘、触觉设备等等)。至少一个无线I/O接口720可包括任何当前可用或未来开发的无线I/O接口。示例无线I/O接口包括但不限于：
Figure BDA0002551034170000191
近场通信(near field communication，NFC)，以及类似的。
基于处理器的设备700可包括一个或多个有线输入/输出(I/O)接口730。至少一个有线I/O接口730可通信地耦合到一个或多个物理输出设备722(触觉设备、视频显示器、音频输出设备、硬拷贝输出设备等等)。至少一个有线I/O接口730可通信地耦合到一个或多个物理输入设备724(指点设备、触摸屏、键盘、触觉设备等等)。有线I/O接口730可包括任何当前可用或未来开发的I/O接口。示例有线I/O接口包括但不限于：通用串行总线(universalserial bus，USB)，IEEE 1394(“FireWire”)，以及类似的。
基于处理器的设备700可包括一个或多个通信耦合的非暂态数据存储设备760。数据存储设备760可包括一个或多个硬盘驱动器(hard disk drive，HDD)和/或一个或多个固态存储设备(solid-state storage device，SSD)。一个或多个数据存储设备760可包括任何当前或未来开发的存储器具、网络存储设备和/或系统。这种数据存储设备760的非限制性示例可包括但不限于任何当前或未来开发的非暂态存储器具或设备，例如一个或多个磁存储设备、一个或多个光存储设备、一个或多个电阻存储设备、一个或多个分子存储设备、一个或多个量子存储设备或者这些的各种组合。在一些实现方式中，一个或多个数据存储设备760可包括一个或多个可移除存储设备，例如一个或多个闪速驱动器、闪速存储器、闪速存储单元或者能够与基于处理器的设备200可通信地耦合和解除耦合的类似器具或设备。
一个或多个数据存储设备760可包括将各个存储设备或系统通信地耦合到总线716的接口或控制器(未示出)。一个或多个数据存储设备760可存储、保持或以其他方式包含对于处理器电路710和/或GPU电路110有用的机器可读指令集合、数据结构、程序模块、数据存储、数据库、逻辑结构和/或其他数据和/或在处理器电路710和/或GPU电路110上或者由处理器电路710和/或GPU电路110执行的一个或多个应用。在一些情况中，一个或多个数据存储设备760可通信地耦合到处理器电路150，例如经由总线716或者经由一个或多个有线通信接口730(例如，通用串行总线或USB)；一个或多个无线通信接口720(例如，
Figure BDA0002551034170000201
近场通信或者NFC)；和/或一个或多个网络接口270(IEEE 802.3或者以太网，IEEE 802.11，或者
Figure BDA0002551034170000202
等等)。
一个或多个数据存储设备760存储至少部分由处理器电路710执行的指令的全部或一部分。一个或多个数据存储设备104可存储、包括或以其他方式保持操作系统指令。操作系统指令可包括但不限于以下各项的直到最新发布版为止的任何版本：
Figure BDA0002551034170000203
以及类似的。一个或多个存储设备760可存储、包括或以其他方式保持由处理器电路710执行的应用指令。这种应用可包括但不限于：生产力软件；通信软件；娱乐软件；音频和/或视频重放软件；或者类似的。
基于处理器的设备700可包括控制能量存储设备752的一个或多个操作方面的功率管理电路750。在实施例中，能量存储设备752可包括一个或多个一次(即，不可再充电)或二次(即，可再充电)电池或者类似的能量存储设备。在实施例中，能量存储设备752可包括一个或多个超级电容器(supercapacitor或ultracapacitor)。在实施例中，功率管理电路750可变更、调整或控制从外部电源754到能量存储设备752和/或到基于处理器的设备700的能量的流动。电源754可包括但不限于太阳能发电系统、商业电网、便携式发电机、外部能量存储设备或者这些的任何组合。
为了方便，处理器电路710、存储设备760、系统存储器740、GPU电路110、无线I/O接口720、有线I/O接口730、功率管理电路750和网络接口770被图示为经由总线716通信地耦合到彼此，从而提供上述组件之间的连通性。在替换实施例中，上述组件可按与图7中所示不同的方式通信地耦合。例如，上述组件中的一个或多个可直接耦合到其他组件，或者可经由一个或多个中间组件(未示出)耦合到彼此。在另一示例中，上述组件中的一个或多个可被集成到处理器电路710和/或图形处理器电路712中。在一些实施例中，总线716的全部或一部分可被省略并且组件被利用适当的有线或无线连接来直接耦合到彼此。
图8是根据本文描述的至少一个实施例的与信源控制电路140在信宿设备160中使能PSR模式同时地从信源发送器电路210传达到信宿接收器电路220的例示性DTU 122相关联的示例头部部分800。如图8中所示，头部字节二(“HB2”)包括5比特序列802来提供DTU122的数据部分中包括的数据类型的修订号的指示。如图8中所示，HB2包括比特序列来将DTU 122识别为PSR批量数据传送。还如图8中所示，头部字节3(“HB3”)包括与从信源设备110到信宿设备160的批量数据的传送相关联的5比特数据有效性值。
图9A是根据本文描述的至少一个实施例的与信源控制电路140在信宿设备160中使能PSR模式同时地从信源发送器电路210传达到信宿接收器电路220的例示性DTU 122相关联的示例头部部分900的第一部分(数据字节0至数据字节7)。图9B是根据本文描述的至少一个实施例的与信源控制电路140在信宿设备160中使能PSR模式同时地从信源发送器电路210传达到信宿接收器电路220的例示性DTU 122相关联的示例头部部分900的第一部分(数据字节8至数据字节13)。如图9A中所示，数据字节1中包括的比特910被用于指示由各个DTU 122携带的数据的类型(视频/非视频)。
图9B包括与在使能PSR模式的同时的批量数据120的传送相关联的若干个扩展字节。数据字节八(“DB8”)920包括指示出有效载荷批量数据是否包括面板固件或OLED补偿数据的两个比特。数据字节九(“DB9”)930包括指示批量数据传送状态的两个比特、指示与各个DTU 122携带的数据有效载荷相关联的序列号的两个比特以及四个保留比特。数据字节十(DB10)包括指示由各个DTU 122携带的非视频批量数据有效载荷的大小的8个比特。数据字节十一(DB11)包括指示由各个DTU 122携带的非视频批量数据有效载荷的大小的额外8个比特。数据字节十二(DB12)包括指示由各个DTU 122携带的非视频批量数据有效载荷的大小的额外8个比特。
图10是根据本文描述的至少一个实施例的例示性方法1000的高级别流程图，该方法在使能经修改的面板自刷新(PSR)模式的同时生成一个或多个数据传送单元(DTU)122来将批量数据120从例如SoC之类的信源设备110传输到例如OLED显示面板之类的信宿设备160，其中在经修改的面板自刷新(PSR)模式中信源发送器电路210、信宿接收器电路220和高带宽连接150保持活跃。方法1000开始于1002。
在1004，例如SoC之类的信源设备110中的信源控制电路140在例如OLED显示设备之类的通信耦合的信宿设备160中使能经修改的面板自刷新(PSR)模式。在使能经修改的PSR模式后，信源控制电路140将至少信源发送器电路210、信宿接收器电路220和高带宽通信链路150保持在活跃状态中以促进传输批量数据120的一个或多个数据传送单元(DTU)122从信源设备存储器电路130到信宿设备存储器电路180的传送。在实施例中，批量数据120可包括由信源设备110中包括的一个或多个系统、电路和/或设备生成的数据。这种批量数据120可包括但不限于：OLED补偿数据、OLED显示固件数据或者这些的组合。
在1006，信源控制电路140生成第一DTU 122来将批量数据120的至少一部分从信源设备110传输到信宿设备160。DTU 122包括头部部分，该头部部分包括使得信宿设备160将DTU 122的数据部分中包括的批量数据有效载荷存储在信宿存储器电路180中的信息。DTU 122包括头部部分，该头部部分包括指示出DTU 122的数据部分中包括的批量数据有效载荷包括非显示数据的信息。方法1000结束于1008。
图11是根据本文描述的至少一个实施例的例示性方法1100的高级别流程图，该方法在使能经修改的面板自刷新(PSR)模式的将传输批量数据120的一个或多个DTU 122从例如SoC之类的信源设备110传输到例如OLED显示面板之类的信宿设备160，其中在经修改的面板自刷新(PSR)模式中信源发送器电路210、信宿接收器电路220和高带宽连接150保持活跃。方法1100开始于1102。
虽然图10和图11图示了根据一个或多个实施例的各种操作，但要理解并非图10和图11中描绘的所有操作都是其他实施例所必要的。实际上，本文完全设想到了在本公开的其他实施例中，图10和图11中描绘的操作，和/或本文描述的其他操作，可被以在任何附图中都没有具体示出的方式组合，但仍完全符合本公开。从而，指向一幅附图中没有确切示出的特征和/或操作的权利要求被视为在本公开的范围和内容内。
就在本申请中和权利要求中使用的而言，由术语“和/或”联接的项目的列表可意指列出的项目的任何组合。例如，短语“A、B和/或C”可意指A；B；C；A和B；A和C；B和C；或者A、B和C。就在本申请中和权利要求中使用的而言，由术语“…中的至少一者”联接的项目的列表可意指列出的术语的任何组合。例如，短语“A、B或C的至少一者”可意指A；B；C；A和B；A和C；B和C；或者A、B和C。
就这里的任何实施例中使用的而言，术语“系统”或“模块”可以指例如被配置为执行任何上述操作的软件、固件和/或电路。软件可实现为记录在非暂态计算机可读存储介质上的软件包、代码、指令、指令集合和/或数据。固件可实现为被硬编码(例如，非易失性)在存储器设备中的代码、指令或指令集合和/或数据。
就这里的任何实施例中使用的而言，术语“电路”可例如单独地或者以任何组合包括硬连线电路，可编程电路，比如包括一个或多个个体指令处理核心的计算机处理器，状态机电路，和/或存储由可编程电路或未来计算模式执行的指令的固件，未来计算模式例如包括大规模并行处理、模拟或量子计算、加速器的硬件实施例(例如神经网络处理器)以及上述的非硅实现。电路可集体地或者个体地实现为形成更大系统的一部分的电路，例如集成电路(IC)、片上系统(SoC)、桌面型计算机、膝上型计算机、平板计算机、服务器、智能电话，等等。
本文描述的任何操作可实现在包括一个或多个介质(例如，非暂态存储介质)的系统中，所述介质中个体或组合地存储有当被一个或多个处理器执行时执行方法的指令。这里，处理器可包括例如服务器CPU、移动设备CPU和/或其他可编程电路。另外，希望本文描述的操作可分布在多个物理设备上，例如多于一个不同物理位置处的处理结构。存储介质可包括任何类型的有形介质，例如任何类型的盘，包括硬盘、软盘、光盘、致密盘只读存储器(compact disk read-only memory，CD-ROM)、可改写致密盘(compact disk rewritable，CD-RW)和磁光盘，半导体器件，例如只读存储器(read-only memory，ROM)、随机访问存储器(random access memory，RAM)(比如动态和静态RAM)、可擦除可编程只读存储器(erasableprogrammable read-only memory，EPROM)、电可擦除可编程只读存储器(electricallyerasable programmable read-only memory，EEPROM)、闪速存储器、固态盘(Solid StateDisk，SSD)、嵌入式多媒体卡(embedded multimedia card，eMMC)、安全数字输入/输出(secure digital input/output，SDIO)卡、磁卡或光卡或者适用于存储电子指令的任何类型的介质。其他实施例可实现为由可编程控制设备执行的软件。
从而，本公开针对的是与使能的面板自刷新(PSR)模式同时地利用高带宽嵌入式DisplayPort(eDP)连接将由信源设备生成的例如OLED补偿掩蔽数据之类的批量数据传送到信宿设备的系统和方法。在进入PSR模式后，信源控制电路使得信源发送器电路、信宿接收器电路和eDP高带宽通信链路保持活跃，而不是非活跃。信源控制电路生成一个或多个数据传送单元(DTU)，这些数据传送单元具有头部部分，该头部部分包含指示批量数据有效载荷的存在和由DTU携带的批量数据有效载荷的非显示状态的数据。
以下示例属于进一步实施例。本公开的以下示例可包括诸如以下主题：至少一个设备、一种方法、用于存储当被执行时使得机器基于该方法执行动作的指令的至少一个机器可读介质、用于基于该方法执行动作的装置和/或一种系统，用于与使能的面板自刷新(PSR)模式同时地利用高带宽嵌入式DisplayPort(eDP)连接将由信源设备生成的例如OLED补偿掩蔽数据之类的批量数据传送到信宿设备。
根据示例1，提供了一种信源设备。该信源设备包括：信源存储器电路；信源发送器电路，来经由高带宽通信链路通信地耦合到信宿接收器电路；以及通信地耦合到信源发送器电路的信源控制电路，该信源控制电路：使得批量数据存储在信源存储器电路中；响应于使能面板自刷新(PSR)模式：使得信源发送器电路、信宿接收器电路以及信源发送器电路和之间的高带宽通信链路保持在活跃状态中；生成第一数据传送单元(DTU)，该第一数据传送单元具有包括指示进入PSR/数据传送模式的数据的头部部分和包括批量数据有效载荷的数据部分；并且使得信源发送器电路将第一DTU传达到信宿接收器电路。
示例2可包括示例1的元素并且信源控制电路还可：在从信源存储器电路到信宿接收器电路的批量数据的传送的持续期间维持使能的PSR模式。
示例3可包括示例1或2的元素并且信源控制电路还可：响应于从信源存储器电路到信宿接收器电路的批量数据的传送的完成而确定是否维持使能的PSR模式；响应于确定维持使能的PSR模式：解除激活高带宽通信链路；并且使得信源发送器电路进入低功率消耗待机模式。
示例4可包括示例1至3的任何一项的元素并且信源控制电路还可：响应于确定禁用PSR模式：使得信源发送器电路向信宿接收器电路传达至少一个DTU，该至少一个DTU具有包括指示PSR模式的禁用的信息的头部部分；并且使得信源发送器电路向信宿设备传送表示新图像的数据。
示例5可包括示例1至4的任何一项的元素，其中批量数据的至少一部分包括由信源设备生成的OLED显示器退化建模数据。
示例6可包括示例1至5的任何一项的元素，其中信源发送器电路包括遵从DisplayPort的发送器电路。
根据示例7，提供了一种信宿设备。该信宿设备可包括：信宿存储器电路，包括：帧缓冲器数据存储部分；以及批量数据存储部分；信宿接收器电路，其可经由高带宽通信链路耦合到信源发送器电路；以及耦合到信宿存储器电路的信宿控制电路，该信源控制电路响应于接收到具有头部部分和数据部分的第一数据传送单元(DTU)，头部部分包括指示使能的面板自刷新(PSR)模式的数据：将表示当前图像的数据存储在信宿存储器电路的帧缓冲器数据存储部分中；与使能的PSR模式同时地显示存储的图像数据；并且将从信源发送器电路接收的批量数据存储在信宿存储器电路的批量数据存储部分中。
示例8可包括示例7的元素并且信宿控制电路还可：
在到信宿接收器电路的批量数据的传送的持续期间维持使能的PSR模式。
示例9可包括示例7或8的任何一项的元素并且信宿控制电路还可：响应于接收到至少一个实现帧而从信宿存储器电路的批量数据存储部分实现批量数据的至少一部分，至少一个实现帧具有包括指示对于信宿设备实现批量数据的至少一部分的指令的数据的头部。
示例10可包括示例7至9的任何一项的元素，其中批量数据的至少一部分包括OLED显示器退化建模数据。
示例11可包括示例7至10的任何一项的元素，其中信宿接收器电路包括遵从Display Port的接收器电路。
根据示例12，提供了一种在信源设备和信宿设备之间传达批量数据的方法。该方法可包括：由信源控制电路与使能的面板自刷新(PSR)模式同时地将信源发送器电路、信宿接收器电路和高带宽连接维持在活跃状态中；并且由信源控制电路生成第一数据传送单元(DTU)来与使能的面板自刷新(PSR)模式同时地从信源发送器电路传达到信宿接收器电路，第一DTU包括包含指示批量数据传送的信息的头部部分和包含非显示批量数据的数据部分，其中批量数据传送将与使能的PSR的至少一部分同时发生。
示例13可包括示例12的元素，其中生成包括包含指示批量数据传送的信息的头部部分的第一数据传送单元(DTU)还可包括：由信源控制电路生成第一DTU，其中第一DTU头部部分包括：包括指示PSR批量数据传送的信息的第一数据字段；以及包括指示批量数据的非显示状态的信息的第二数据字段。
示例14可包括示例12或13的任何一项的元素，其中生成第一DTU，其中第一DTU头部部分包括包含指示PSR模式高速批量数据传送的信息的第一数据字段，还可包括：由信源控制电路生成第一数据传送单元(DTU)，其中第一DTU的头部部分中的第一数据字段包括指示PSR批量数据传送的5比特。
示例15可包括示例12至14的任何一项的元素，其中生成第一DTU，其中第一DTU头部部分包括包含指示批量数据的非显示状态的信息的第二数据字段，可包括：由信源控制电路生成第一数据传送单元(DTU)，其中第一DTU的头部部分中的第二数据字段包括指示批量数据的非显示状态的5比特。
示例16可包括示例12至15的任何一项的元素，并且方法还可包括：由信源控制电路生成第二数据传送单元(DTU)来与使能的面板自刷新(PSR)模式同时地从信源发送器电路传达到信宿接收器电路，第二DTU包括包含指示由第二DTU携带的批量数据有效载荷的信息的头部部分。
示例17可包括示例12至16的任何一项的元素，其中生成第二DTU来在PSR期间传达到信宿设备，第二DTU包括指示由第二DTU携带的批量数据有效载荷的第一数据字段，可包括：由信源控制电路生成第二DTU来在PSR期间传达到信宿设备，第二DTU包括包含1比特来指示出第二DTU的数据部分包括批量数据有效载荷的第一数据字段。
根据示例18，提供了一种用于在信源设备和信宿设备之间传达批量数据的系统。该系统可包括：用于与使能的面板自刷新(PSR)模式同时地将信源发送器电路、信宿接收器电路和高带宽连接维持在活跃状态中的装置；以及用于生成第一数据传送单元(DTU)来与使能的面板自刷新(PSR)模式同时地从信源发送器电路传达到信宿接收器电路的装置，第一DTU包括包含指示批量数据传送的信息的头部部分和包含非显示批量数据的数据部分，其中批量数据传送将与使能的PSR的至少一部分同时发生。
示例19可包括示例18的元素，其中用于生成包括包含指示批量数据传送的信息的头部部分的第一数据传送单元(DTU)的装置可包括：用于生成第一DTU的装置，其中第一DTU头部部分包括：包括指示PSR批量数据传送的信息的第一数据字段；以及包括指示批量数据的非显示状态的信息的第二数据字段。
示例20可包括示例18或19的任何一项的元素，其中用于生成第一DTU的装置，其中第一DTU头部部分包括包含指示PSR模式高速批量数据传送的信息的第一数据字段，可包括：用于生成第一数据传送单元(DTU)的装置，其中第一DTU的头部部分中的第一数据字段包括指示PSR批量数据传送的5比特。
示例21可包括示例18至20的任何一项的元素，其中用于生成第一DTU的装置，其中第一DTU头部部分包括包含指示批量数据的非显示状态的信息的第二数据字段，可包括：用于生成第一数据传送单元(DTU)的装置，其中第一DTU的头部部分中的第二数据字段包括指示批量数据的非显示状态的5比特。
示例22可包括示例18至21的任何一项的元素，并且系统还可包括：用于生成第二数据传送单元(DTU)来与使能的面板自刷新(PSR)模式同时地从信源发送器电路传达到信宿接收器电路的装置，第二DTU包括包含指示由第二DTU携带的批量数据有效载荷的信息的头部部分。
示例23可包括示例18至22的任何一项的元素，其中用于生成第二DTU来在PSR期间传达到信宿设备的装置，第二DTU包括指示由第二DTU携带的批量数据有效载荷的第一数据字段，可包括：用于生成第二DTU来在PSR期间传达到信宿设备的装置，第二DTU包括包含1比特来指示出第二DTU的数据部分包括批量数据有效载荷的第一数据字段。
根据示例24，提供了一种非暂态存储设备。该非暂态存储设备包括指令，指令当被信源控制电路执行时，使得信源控制电路：使得批量数据存储在信源存储器电路中；响应于使能面板自刷新(PSR)模式：使得信源发送器电路、信宿接收器电路以及信源发送器电路和之间的高带宽通信链路保持在活跃状态中；生成第一数据传送单元(DTU)，该第一数据传送单元具有包括指示进入PSR/数据传送模式的数据的头部部分和包括批量数据有效载荷的数据部分；并且使得信源发送器电路将第一DTU传达到信宿接收器电路。
示例25可包括示例24的元素，其中指令还使得信源控制电路：在从信源存储器电路到信宿接收器电路的批量数据的传送的持续期间维持使能的PSR模式。
示例26可包括示例24或25的任何一项的元素，其中指令还使得信源控制电路：响应于从信源存储器电路到信宿接收器电路的批量数据的传送的完成而确定是否维持使能的PSR模式；响应于确定维持使能的PSR模式：解除激活高带宽通信链路；并且使得信源发送器电路进入低功率消耗待机模式。
示例27可包括示例24至26的任何一项的元素，其中指令还使得信源控制电路：响应于确定禁用PSR模式：使得信源发送器电路向信宿接收器电路传达至少一个DTU，该至少一个DTU具有包括指示PSR模式的禁用的信息的头部部分；并且使得信源发送器电路向信宿设备传送表示新图像的数据。
示例28可包括示例24至27的任何一项的元素，其中指令还使得信源控制电路：生成包括OLED显示补偿数据的批量数据。
根据示例29，提供了一种非暂态存储设备。该非暂态存储设备包括指令，指令当被布置在信宿设备中的信宿控制电路执行时，使得信宿控制电路：将表示当前图像的数据存储在信宿存储器电路的帧缓冲器数据存储部分中；与使能的PSR模式同时地显示存储的图像数据；并且将从信源发送器电路接收的批量数据存储在信宿存储器电路的批量数据存储部分中。
示例30可包括示例29的元素，其中指令还使得信宿控制电路：在到信宿接收器电路的批量数据的传送的持续期间维持使能的PSR模式。
根据示例31，提供了一种电子设备。该电子设备可包括：信源设备，其包括具有DisplayPort(DP)接口的信源控制电路；信宿设备，其包括具有DP接口的信宿控制电路；信宿设备经由DP通信链路耦合到信源设备；其中，信源控制电路：生成批量数据；生成具有头部部分和数据部分的第一数据传送单元(DTU)，头部部分包括指示使能的面板自刷新(PSR)模式的数据；与使能的PSR模式同时地将信源发送器电路、信宿接收器电路和DP通信链路维持在活跃状态中；经由DP通信链路将第一DTU传达到信宿设备；将一个或多个第二DTU传达到信宿设备，一个或多个第二DTU的每一者包括头部部分，该头部部分包括将各个第二DTU识别为包含批量数据的至少一部分的信息和指出各个DTU中包括的批量数据表示非显示数据的指示符；其中，信宿设备包括电路来：接收第一DTU；进入面板自刷新(PSR)模式以引起对信宿设备本地的帧缓冲器存储器电路中存储的数据的显示；接收一个或多个第二DTU；并且将一个或多个第二DTU的每一者的数据部分中包含的批量数据存储在信宿存储器电路中。
示例32可包括示例31的元素，其中信源设备包括片上系统(SoC)。
示例33可包括示例31或32的任何一项的元素，其中信源控制电路包括图形处理器电路。
示例34可包括示例31至33的任何一项的元素，其中信宿设备包括一个或多个显示设备。
示例35可包括示例31至34的任何一项的元素，其中一个或多个显示设备包括有机发光二极管(OLED)显示设备。
示例36可包括示例31至35的任何一项的元素，其中批量数据包括由SoC信源设备生成的OLED补偿数据。
示例37可包括示例31至36的任何一项的元素，其中第一DTU包括扩展DisplayPort(eDP)帧，该扩展DisplayPort(eDP)帧包括：头部数据中的第一数据字段，该第一数据字段包括指示使能的PSR模式的数据。
示例38可包括示例31至37的任何一项的元素，其中第一数据字段包括5比特数据字段。
示例39可包括示例31至38的任何一项的元素，其中eDP帧还包括：头部数据中的第二数据字段，第一数据字段包括指示批量数据类型的数据。
示例40可包括示例31至39的任何一项的元素，其中第二数据字段包括5比特数据字段。
示例41可包括示例31至40的任何一项的元素，其中第二DTU包括扩展DisplayPort(eDP)帧，该扩展DisplayPort(eDP)帧包括：头部数据中的第一数据字段，该第一数据字段包括指示出各个DTU中包括的批量数据表示非显示数据的数据。
示例42可包括示例31至41的任何一项的元素，其中第一数据字段包括1比特数据字段。
根据示例43，提供了一种系统来在面板自刷新(PSR)模式期间经由高带宽连接将批量数据从信源设备传达到信宿设备，该系统被布置为执行示例12至17的任何一项的方法。
根据示例44，提供了一种芯片集，被布置为执行示例12至17的任何一项的方法。
根据示例45，提供了至少一个机器可读介质，包括多个指令，多个指令响应于在计算设备上被执行，使得计算设备执行根据示例12至17的任何一项的方法。
根据示例46，提供了一种设备，被配置为在面板自刷新(PSR)模式期间经由高带宽连接将批量数据从信源设备传达到信宿设备，该设备被布置为执行示例12至17的任何一项的方法。
本文采用的术语和表达被用作描述而非限制的术语，并且在使用这种术语和表达时并不打算排除示出和描述的特征(或其一些部分)的任何等同，并且认识到各种修改在权利要求的范围内是可能的。因此，权利要求打算覆盖所有这种等同。本文已描述了各种特征、方面和实施例。正如本领域技术人员将会理解的，这些特征、方面和实施例容许与彼此组合并且容许变化和修改。因此，本公开应当被认为涵盖了这种组合、变化和修改。
如本文所述，各种实施例可利用硬件元素、软件元素或者其任何组合来实现。硬件元素的示例可包括处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器等等)、集成电路、专用集成电路(application specific integrated circuit，ASIC)、可编程逻辑器件(programmable logic device，PLD)、数字信号处理器(digital signalprocessor，DSP)、现场可编程门阵列(field programmable gate array，FPGA)、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片集，等等。
本说明书中各处提及“一个实施例”或“一实施例”的意思是联系该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。从而，短语“在一个实施例中”或“在一实施例中”在本说明书各处的出现不一定全都指的同一实施例。另外，特定的特征、结构或特性在一个或多个实施例中可按任何适当的方式被组合。

Claims (25)

1.一种电子设备，包括：
信源设备，所述信源设备包括具有DisplayPort(DP)接口的信源控制电路；
信宿设备，所述信宿设备包括具有DP接口的信宿控制电路，所述信宿设备经由DP通信链路耦合到所述信源设备；
其中，所述信源控制电路用于执行以下操作：
生成批量数据；
生成具有头部部分和数据部分的第一数据传送单元(DTU)，所述头部部分包括指示使能的面板自刷新(PSR)模式的数据；
与使能的PSR模式同时地将信源发送器电路、信宿接收器电路和所述DP通信链路维持在活跃状态中；
经由所述DP通信链路将所述第一DTU传达到所述信宿设备；
将一个或多个第二DTU传达到所述信宿设备，所述一个或多个第二DTU的每一者包括头部部分，该头部部分包括将各个第二DTU识别为包含所述批量数据的至少一部分的信息和指出各个DTU中包括的批量数据表示非显示数据的指示符；
其中，所述信宿设备包括电路以用于执行以下操作：
接收所述第一DTU；
进入面板自刷新(PSR)模式以引起对所述信宿设备本地的帧缓冲器存储器电路中存储的数据的显示；
接收所述一个或多个第二DTU；并且
将所述一个或多个第二DTU的每一者的数据部分中包含的批量数据存储在信宿存储器电路中。
2.如权利要求1所述的电子设备，其中，所述信源设备包括片上系统(SoC)。
3.如权利要求2所述的电子设备，其中，所述信源控制电路包括图形处理器电路。
4.如权利要求2所述的电子设备，其中，所述信宿设备包括一个或多个显示设备。
5.如权利要求4所述的电子设备，其中，所述一个或多个显示设备包括有机发光二极管(OLED)显示设备。
6.如权利要求5所述的电子设备，其中，所述批量数据包括由SoC信源设备生成的OLED补偿数据。
7.如权利要求1至6中任一项所述的电子设备，其中，所述第一DTU包括嵌入式DisplayPort(eDP)帧，该eDP帧包括：
头部数据中的第一数据字段，该第一数据字段包括指示使能的PSR模式的数据。
8.如权利要求7所述的电子设备，其中，所述第一数据字段包括5比特数据字段。
9.如权利要求7所述的电子设备，其中，所述eDP帧还包括：
所述头部数据中的第二数据字段，所述第二数据字段包括指示批量数据类型的数据。
10.如权利要求9所述的电子设备，其中，所述第二数据字段包括5比特数据字段。
11.如权利要求1所述的电子设备，其中，所述第二DTU包括嵌入式DisplayPort(eDP)帧，该eDP帧包括：
头部数据中的第一数据字段，该第一数据字段包括指示出各个DTU中包括的批量数据表示非显示数据的数据。
12.如权利要求11所述的电子设备，其中，所述第一数据字段包括1比特数据字段。
13.一种在信源设备和信宿设备之间传达批量数据的方法，所述方法包括：
通过信源控制电路，与使能的面板自刷新(PSR)模式同时地将信源发送器电路、信宿接收器电路和高带宽连接维持在活动状态中；以及
通过所述信源控制电路，生成第一数据传送单元(DTU)以与使能的面板自刷新(PSR)模式同时地从所述信源发送器电路传达到所述信宿接收器电路，所述第一DTU包括头部部分和数据部分，所述头部部分包含指示批量数据传送的信息，所述数据部分包含非显示批量数据，其中，所述批量数据传送与使能的PSR的至少一部分同时地发生。
14.如权利要求13所述的方法，其中，所述头部部分包括：
第一数据字段，所述第一数据字段包括指示PSR批量数据传送的信息；以及
第二数据字段，所述第二数据字段包括指示批量数据的非显示状态的信息。
15.如权利要求14所述的方法，其中，所述第一DTU的头部部分中的第一数据字段包括指示PSR批量数据传送的5比特。
16.如权利要求14所述的方法，其中，所述第一DTU的头部部分中的第二数据字段包括指示批量数据的非显示状态的5比特。
17.如权利要求13至16中任一项所述的方法，还包括：
通过所述信源控制电路，生成第二数据传送单元(DTU)以与使能的面板自刷新(PSR)模式同时地从所述信源发送器电路传达到所述信宿接收器电路，所述第二DTU包括头部部分，该头部部分包含的信息指示由所述第二DTU携带的批量数据有效载荷。
18.如权利要求17所述的方法，其中，所述第二DTU包括包含1比特的第一数据字段以指示所述第二DTU的数据部分包括批量数据有效载荷。
19.一种用于在信源设备和信宿设备之间传达批量数据的系统，所述系统包括：
用于与使能的面板自刷新(PSR)模式同时地将信源发送器电路、信宿接收器电路和高带宽连接维持在活动状态中的装置；以及
用于生成第一数据传送单元(DTU)以与使能的面板自刷新(PSR)模式同时地从所述信源发送器电路传达到所述信宿接收器电路的装置，所述第一DTU包括头部部分和数据部分，所述头部部分包含指示批量数据传送的信息，所述数据部分包含非显示批量数据，其中，所述批量数据传送与使能的PSR的至少一部分同时地发生。
20.如权利要求19所述的系统，其中，所述头部部分包括：
第一数据字段，所述第一数据字段包括指示PSR批量数据传送的信息；以及
第二数据字段，所述第二数据字段包括指示批量数据的非显示状态的信息。
21.如权利要求20所述的系统，其中，所述第一DTU的头部部分中的第一数据字段包括指示PSR批量数据传送的5比特。
22.如权利要求20所述的系统，其中，所述第一DTU的头部部分中的第二数据字段包括指示批量数据的非显示状态的5比特。
23.如权利要求19至22中任一项所述的系统，还包括：
用于生成第二数据传送单元(DTU)以与使能的面板自刷新(PSR)模式同时地从所述信源发送器电路传达到所述信宿接收器电路的装置，所述第二DTU包括头部部分，该头部部分包含指示由所述第二DTU携带的批量数据有效载荷的信息。
24.如权利要求23所述的系统，其中，所述第二DTU包括包含1比特的第一数据字段以指示所述第二DTU的数据部分包括批量数据有效载荷。
25.一种非暂态机器可读介质，包括多个指令，所述多个指令响应于在计算设备上被执行而使得所述计算设备执行根据权利要求13至18中任一项所述的方法。
CN202010575050.8A 2019-08-15 2020-06-22 批量数据的面板自刷新传输 Pending CN112397019A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/542,279 US11501733B2 (en) 2019-08-15 2019-08-15 Panel self-refresh (PSR) transmission of bulk data
US16/542,279 2019-08-15

Publications (1)

Publication Number Publication Date
CN112397019A true CN112397019A (zh) 2021-02-23

Family

ID=69229709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010575050.8A Pending CN112397019A (zh) 2019-08-15 2020-06-22 批量数据的面板自刷新传输

Country Status (3)

Country Link
US (1) US11501733B2 (zh)
CN (1) CN112397019A (zh)
DE (1) DE102020118496A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501733B2 (en) 2019-08-15 2022-11-15 Intel Corporation Panel self-refresh (PSR) transmission of bulk data

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102529261B1 (ko) * 2016-05-30 2023-05-09 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
US10216236B1 (en) * 2017-08-31 2019-02-26 Snap Inc. Systems and methods for temperature management in wearable devices
US11763414B2 (en) * 2020-09-23 2023-09-19 Ati Technologies Ulc Glitchless GPU switching at a multiplexer
US11716114B2 (en) 2020-11-25 2023-08-01 Hyphy Usa Inc. Encoder and decoder circuits for the transmission of video media using spread spectrum direct sequence modulation
CN113434090B (zh) * 2021-06-30 2023-03-28 同济大学 一种用于高速视频测量的海量数据异步存储方法
WO2023034417A1 (en) * 2021-09-03 2023-03-09 Hyphy Usa Inc. Spread-spectrum video transport integration with display drivers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165537B2 (en) * 2011-07-18 2015-10-20 Nvidia Corporation Method and apparatus for performing burst refresh of a self-refreshing display device
US10002562B2 (en) * 2016-03-30 2018-06-19 Intel Corporation Wear compensation for a display
US11263165B2 (en) * 2016-12-31 2022-03-01 Intel Corporation Apparatuses for periodic universal serial bus (USB) transaction scheduling at fractional bus intervals
US11501733B2 (en) 2019-08-15 2022-11-15 Intel Corporation Panel self-refresh (PSR) transmission of bulk data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501733B2 (en) 2019-08-15 2022-11-15 Intel Corporation Panel self-refresh (PSR) transmission of bulk data

Also Published As

Publication number Publication date
US11501733B2 (en) 2022-11-15
US20200043440A1 (en) 2020-02-06
DE102020118496A1 (de) 2021-02-18

Similar Documents

Publication Publication Date Title
CN112397019A (zh) 批量数据的面板自刷新传输
US20220101809A1 (en) Combined panel self-refresh (psr) and adaptive synchronization systems and methods
US9430323B2 (en) Power mode register reduction and power rail bring up enhancement
US8923088B2 (en) Solid state storage device with sleep control circuit
US8990508B2 (en) Memory prefetch systems and methods
KR20130091167A (ko) 시스템온칩, 이의 동작 방법, 및 상기 시스템온칩를 포함하는 모바일 장치
CN105074612A (zh) 通过对空闲部件断电来在显示管道中节省电力的方法和设备
US20050086553A1 (en) System and method for setting a clock rate of a memory card
KR20200036627A (ko) 메모리 시스템 및 이의 동작 방법
KR20160065556A (ko) 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치
KR20160033549A (ko) 디스플레이 구동회로, 디스플레이 구동회로의 동작방법 및 시스템 온 칩
US10303241B2 (en) System and method for fine-grained power control management in a high capacity computer cluster
US11721272B2 (en) Display driving integrated circuit, display device and method of operating same
US8135919B2 (en) Operation control of a shared memory partitioned into multiple storage areas
US20100262724A1 (en) Semiconductor storage device, electronic apparatus, and mode setting method
WO2022242640A1 (zh) 数据存储方法、数据存储装置和电子设备
CN101916553B (zh) 一种彩色lcos显示芯片及其驱动控制方法
CN106796560A (zh) 用于管理隐式预充电命令信令的方法、设备和系统
US7814305B2 (en) Apparatus and method for generating reset signals for function chips in a terminal
US20150185812A1 (en) Memory system and computing system
US11152859B2 (en) Synchronous voltage regulators
CN103680402A (zh) 一种基于leon3软核cpu的异步全彩led显示控制系统
CN117833410A (zh) 充电控制方法、装置、终端设备及存储介质
US20240330210A1 (en) Method and apparatus to improve performance and battery life for systems with discrete universal serial bus connector
KR20190092384A (ko) 복수의 페이즈들에서 메모리 디바이스의 기능들을 인에이블함

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination