CN112395224A - 数据处理方法、系统、串接装置及电子设备 - Google Patents
数据处理方法、系统、串接装置及电子设备 Download PDFInfo
- Publication number
- CN112395224A CN112395224A CN202011112083.5A CN202011112083A CN112395224A CN 112395224 A CN112395224 A CN 112395224A CN 202011112083 A CN202011112083 A CN 202011112083A CN 112395224 A CN112395224 A CN 112395224A
- Authority
- CN
- China
- Prior art keywords
- jtag
- unit
- jtag interface
- target
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 10
- 238000012545 processing Methods 0.000 claims abstract description 47
- 238000004891 communication Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000012360 testing method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请公开了一种数据处理方法、系统、串接装置及电子设备。其中,串接装置包括:多个JTAG接口,用于与多个第一装置电连接;连接单元,用于与第二装置通信连接;串接单元,用于在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,导通所述连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路从所述第二装置下载目标数据。本方案可同时实现对多个板卡批量化程序自动下载,以提高板卡的生产效率。
Description
技术领域
本申请属于通信技术领域,尤其涉及一种数据处理方法、系统、串接装置及电子设备。
背景技术
一般情况下,一款数据中心高端交换机设备,通常有PHY(Port Physical Layer,端口物理层)板、MAC(Media Access Control,介质访问控制)板、风扇板和CPU(CentralProcessing Unit,中央处理器)板。每块板卡上都有独立CPLD(Complex ProgrammableLogic Device,复杂可编程逻辑器件)芯片,实现执行CPU下发的命令和数据的转发。
JTAG(Joint Test Action Group,联合测试工作组)是一种国际标准测试协议,JTAG最初用于对芯片进行测试,JTAG的基本原理是在器件内部定义一个TAP(Test AccessPort,测试访问口),通过专用的JTAG测试工具对内部节点进行测试。现有技术中,JTAG接口还常用于实现ISP(In-System Programmer,在系统编程),对FLASH闪存芯片等器件进行编程。在以往的生产过程中,每张板卡在装配完后,需要单独进行预装CPLD程序,在一定程度上限制了板卡的生产效率。
发明内容
本申请实施例提供一种与现有技术不同的实现方案,以适用于对板卡进行程序下载的场景。
具体的,在本申请的一个实施例中,提供了一种串接装置,包括:多个JTAG接口,用于与多个第一装置电连接;连接单元,用于与第二装置通信连接;串接单元,用于在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,导通所述连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路从所述第二装置下载目标数据。
可选地,所述串接单元包括:处理单元,与所述多个JTAG接口连接,用于在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,控制所述JTAG接口对应的目标开关处于第一状态;链单元,与所述连接单元、所述处理单元以及所述多个JTAG接口连接,包含与所述多个JTAG接口对应的多个开关,所述多个开关呈链式连接,用于在所述JTAG接口对应的目标开关处于第一状态时,连通所述连接单元及所述JTAG接口间的电路,使得所述第一装置通过所述电路从所述第二装置下载目标数据。
可选地,所述呈链式连接的多个开关中:链首开关的一端与所述连接单元的TDI引脚、所述处理单元以及对应JTAG接口的TDO引脚连接,另一端与对应JTAG接口的TDI引脚以及下一开关的一端连接;链尾开关的一端与前一开关的另一端、所述处理单元以及对应JTAG接口的TDO引脚连接,另一端与对应JTAG接口的TDI引脚以及所述连接单元的TDO连接。
可选地,所述多个开关中,除所述链首开关以及所述链尾开关外,剩余开关中的任一开关的一端与前一开关的另一端、所述处理单元以及对应JTAG接口的TDO引脚连接,另一端与对应JTAG接口的TDI引脚以及下一开关的一端连接。
可选地,所述第一状态为断开状态,当所述任一JTAG接口电连接有第一装置时,所述第一装置与多个开关中除与所述JTAG接口对应的目标开关外的剩余开关呈链式连接。
可选地,所述处理单元包含有多个第一引脚,所述多个第一引脚用于与所述链单元中的多个开关一一对应连接;所述处理单元,在控制所述JTAG接口对应的目标开关处于第一状态时,具体用于:控制与所述目标开关连接的第一目标引脚的电平为第一电平,以使所述链单元在检测到与所述第一目标引脚的电平为第一电平时,控制所述目标开关断开。
可选地,所述处理单元还包含有多个第二引脚,所述多个第二引脚用于与所述多个JTAG接口一一对应连接;所述处理单元还用于在检测到第二引脚的电平为第二电平时,确定对应的JTAG接口电连接有第一装置。
可选地,所述第二装置包括下载单元与目标设备,所述下载单元与所述串接单元连接,用于从所述目标设备获取原始数据,并将所述原始数据转换为所述串接装置可识别的所述目标数据。
可选地,所述串接装置还包括提示单元;所述提示单元包括与所述多个JTAG接口一一对应连接的多个指示灯;所述处理单元还用于在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,控制对应的目标指示灯按照预设方式工作。
在本申请的一个实施例中,还提供了一种数据处理方法,包括:检测多个JTAG接口中任一JTAG接口是否电连接有第一装置;在检测到多个JTAG接口中任一JTAG接口电连接有第一装置时,导通连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路从与所述连接单元通信连接的第二装置下载目标数据。
可选地,在检测到多个JTAG接口中任一JTAG接口电连接有第一装置时,导通连接单元及所述JTAG接口间的电路,包括:在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,控制所述JTAG接口对应的目标开关处于第一状态。
可选地,控制所述JTAG接口对应的目标开关处于第一状态,包括如下中的任一种:控制与所述目标开关连接的第一目标引脚的电平为第一电平,以使所述目标开关切换为第一状态;向链单元发送控制指令,以使所述链单元根据所述控制指令控制所述目标开关切换为所述第一状态,其中:所述链单元,与所述连接单元以及所述多个JTAG接口连接,包含与所述多个JTAG接口对应的多个开关,所述多个开关呈链式连接,用于在所述JTAG接口对应的目标开关处于第一状态时,连通所述连接单元及所述JTAG接口间的电路,使得所述第一装置通过所述电路从所述第二装置下载目标数据。
可选地,上述方法还包括:检测多个第二引脚的电平,当检测到第二引脚的电平为第二电平时,确定对应的JTAG接口电连接有所述第一装置。
在本申请的一个实施例中,还提供了一种系统,包括:目标设备、下载单元以及串接装置,其中:所述串接装置包括:多个JTAG接口,用于与多个第一装置电连接;连接单元,用于与所述下载单元通信连接;串接单元,用于在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,导通所述连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路以及所述下载单元从所述目标设备下载目标数据。
在本申请的一个实施例中,还提供了一种电子设备,包括:存储器及处理器;其中,所述存储器,用于存储程序;所述处理器,与所述存储器耦合,用于执行所述存储器中存储的所述程序,以用于:检测多个JTAG接口中任一JTAG接口是否电连接有第一装置;在检测到多个JTAG接口中任一JTAG接口电连接有第一装置时,导通连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路从与所述连接单元通信连接的第二装置下载目标数据。
本申请各实施例提供了一种与现有技术不同的新方案,具体提供了一种串接装置,包括:多个JTAG接口,用于与多个第一装置电连接;连接单元,用于与第二装置通信连接;串接单元,用于在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,导通所述连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路从所述第二装置下载目标数据。可同时实现对多个板卡实现程序批量化自动下载,以提高板卡的生产效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1为本申请一实施例提供的一种串接装置的结构示意图;
图2a为本申请一实施例提供的一种系统的结构示意图;
图2b为本申请另一实施例提供的一种串接装置的结构示意;
图2c为本申请另一实施例提供的一种串接装置的结构示意;
图3为本申请另一实施例提供的串接装置的JTAG接口与板卡的连接方式的示意图;
图4为本申请另一实施例提供的处理单元的数据处理方法的流程示意图;
图5为本申请另一实施例提供的连接单元与链单元的连接方式的示意图;
图6为本申请另一实施例提供的处理单元与提示单元的连接方式的示意图;
图7为本申请另一实施例提供的一种数据处理方法的流程示意图;
图8为本申请另一实施例提供的一种系统的结构示意图;
图9为本申请另一实施例提供的一种电子设备的结构示意图;
图10为本申请另一实施例提供的一种数据处理装置的结构示意图。
具体实施方式
在介绍本申请各实施例提供的技术方案之前,先对本文中涉及到专有名词进行简单的介绍。
JTAG:JTAG是一种国际标准测试协议(IEEE 1149.1兼容),主要用于芯片内部测试。
JTAG链:JTAG测试允许多个器件通过JTAG接口串联在一起,形成一个JTAG链,能实现对各个器件分别测试。多个器件的硬件连接成菊花链结构,连接JTAG接口的TDO的器件为菊花链上的第一个器件,连接JTAG接口TDI的器件为菊花链上的最后一个器件。前一个器件的TDI和后一个器件的TDO连接在一起,菊花链上所有ARM器件的TMS、TCK信号连接在一起。
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义,“多种”一般包含至少两种,但是不排除包含至少一种的情况。应当理解,本文中的“第一”、“第二”等描述,是用于区分不同的元件、设备等,不代表先后顺序,也不限定“第一”和“第二”是不同的类型。取决于语境,如在此所使用的词语“如果”、“若”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于监测”。类似地,取决于语境,短语“如果确定”或“如果监测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当监测(陈述的条件或事件)时”或“响应于监测(陈述的条件或事件)”。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的商品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种商品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的商品或者系统中还存在另外的相同要素。
现有技术中,对板卡进行测试或程序预装时,目前现有技术主要有:方案一:针对每张板卡,进行单独下装程序。方案二:将所有板卡装配成整机后,进行统一程序下装。方案三:将多个板卡组装为模块,通过下载工具,提前进行统一测序下装。但是,方案一只能每张板卡单独下载,效率较低,需要投入一定人力资源;方案二只能在所有板卡都生产完成组装起来后进行下装,不利于单板测试;方案三只适用引脚使用较少的设备,并不适用大部分设备。
因此,急需一种高效对板卡进行程序下载的方式,本方案利用JTAG链的串接下载特性,通过在位检测,提出基于JTAG下载方式的CPLD代码下载方法与装置。本申请的方案可实现自动识别板卡数量,自主设计串接方案,实现CPLD程序的批量自动化下载,以提高对板卡进行程序下载的效率。
下面将结合附图,详细说明本申请各实施例提供的技术方案。
图1为本申请一示例性实施例提供的一种串接装置10的结构示意图,该串接装置10包括:
多个JTAG接口11,用于与多个第一装置电连接;
连接单元12,用于与第二装置通信连接;
串接单元13,用于在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,导通所述连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路从所述第二装置下载目标数据。
其中,上述第一装置可以为待下载程序的板卡,第二装置可以为为板卡提供目标数据的计算机设备,或其他智能设备。上述连接单元12可以为用于与第二装置电连接的输入接口,或者用于与第二装置通信连接的通信模块,如蓝牙模块,或无线通信模块等,上述目标数据可以为需下载至第一装置的程序。
具体地,所述串接单元13,主要用于JTAG接口11与连接单元12间的通路创建,包括:
处理单元131,与所述多个JTAG接口11连接,用于在检测到所述多个JTAG接口11中任一JTAG接口电连接有第一装置时,控制所述JTAG接口11对应的目标开关处于第一状态;
链单元132,与所述连接单元12、所述处理单元131以及所述多个JTAG接口11连接,包含与所述多个JTAG接口11对应的多个开关,所述多个开关呈链式连接,用于在所述JTAG接口对应的目标开关处于第一状态时,连通所述连接单元12及所述JTAG接口间的电路,使得所述第一装置通过所述电路从所述第二装置下载目标数据。
具体可参见图2a与图2b所示,处理单元131具体可以为CPLD,各个JTAG接口11用于连接板卡,如板卡1、板卡2、板卡3以及板卡4等,上述链单元可以为JTAG链单元。图2a中的JTAG1、JTAG2、JTAG3以及JTAG4用于表示传输的JTAG信号数据,具体可以为下载至对应板卡的目标数据,或检测信号等,对此,本申请不做限定。
所述呈链式连接的多个开关中:
链首开关的一端与所述连接单元12的TDI引脚、所述处理单元131以及对应JTAG接口的TDO引脚连接,另一端与对应JTAG接口的TDI引脚以及下一开关的一端连接;
链尾开关的一端与前一开关的另一端、所述处理单元131以及对应JTAG接口的TDO引脚连接,另一端与对应JTAG接口的TDI引脚以及所述连接单元的TDO连接,具体可参见图2b与图2c所示。
且所述多个开关中,除所述链首开关以及所述链尾开关外,剩余开关中的任一开关的一端与前一开关的另一端、所述处理单元131以及对应JTAG接口的TDO引脚连接,另一端与对应JTAG接口的TDI引脚以及下一开关的一端连接。当多个开关的个数为2时,链单元132中可仅包括链首开关与链尾开关,至于多个开关的个数,本申请不做限定。
参见图2b所示,当多个JTAG接口11中各个JTAG接口都没有第一装置连接时,链单元132中的各个开关处于初始状态,即闭合状态,此时,连接单元12的TDI引脚与TDO引脚之间的电路将出现短路,即连接单元12的TDI引脚与TDO引脚之间的电路不经过负载(板卡),而直接由包含多个开关的导线接通成闭合回路。由于第一装置与JTAG接口连接,即使链单元132通过连接单元12接收了来自第二装置的数据,该数据也无法被第一装置接收。此时,链单元132中的各个开关呈链式连接,当串接装置10通过连接单元12的TDI引脚接收到第二装置发送的数据时,可将反馈信号通过链首开关、下一开关、下一开关......链尾开关,进一步通过连接单元12的TDO引脚反馈至第二装置。此时,连接单元12、链首开关、剩余开关、链尾开关组成闭合回路。其中,此处的剩余开关为链首开关与链尾开关之间的开关。
需要说明的是,上述多个开关可以为实际的机械开关,还可以为逻辑开关,本申请不做限定。
所述处理单元131还包含有多个第二引脚,所述多个第二引脚用于与所述多个JTAG接口11一一对应连接,关于各个第二引脚与JTAG接口的具体连接方式可以为电连接,本申请对此不做限定;参见图2a所示,所述处理单元131在检测到第二引脚的电平为第二电平时,确定对应的JTAG接口电连接有第一装置。
具体地,第二电平可以为高电平,如图3所示,JTAG接口11为与第二引脚连接的接口,当无板卡连接JTAG接口11时,JTAG接口11的电平,也就是对应的第二引脚的电平为低电平,当有板卡与JTAG接口11连接时,对应JTAG接口11的电平为高电平(具体可参见图3中的A0处的电平),相应地,第二引脚的电平也为高电平,当第二引脚的电平为高电平时,确定有板卡连接对应的JTAG接口11。其中,JTAG接口11与板卡接口的具体连接方式,可参见图3所示,TDI为数据输入管脚、TDO为数据输出管脚、TMS为测试模式选择管脚、TCK为测试时钟输入管脚、TRST为测试复位输入管脚,板卡接口的电压可以为3.3V。
进一步地,所述第一状态为断开状态,当处理单元131在检测到所述多个JTAG接口11中任一JTAG接口电连接有第一装置时,可将第二引脚的电平信息进行存储,并控制所述JTAG接口对应的目标开关处于断开状态,具体地,所述处理单元131包含有多个第一引脚,所述多个第一引脚用于与所述链单元中的多个开关一一对应连接;
所述处理单元131,在控制所述JTAG接口对应的目标开关处于第一状态时,具体用于:
控制与所述目标开关连接的第一目标引脚的电平为第一电平,以使所述链单元在检测到与所述第一目标引脚的电平为第一电平时,控制所述目标开关断开。在一些可选的实施例中,第一电平可以为低电平,第一目标引脚为多个第一引脚中的引脚。可选地,第一目标引脚可以与链单元中的第二目标引脚连接,从而链单元可通过检测第二目标引脚的电平来确定是否控制目标开关断开。例如:当第二目标引脚的电平为低电平时,控制目标开关断开。
当目标开关断开后,连接JTAG接口的第一装置与多个开关中除与所述第一装置连接的JTAG接口对应的目标开关外的剩余开关呈链式连接。具体可参见图2c所示,例如:当板卡a(第一装置)连接对应的JTAG接口时,连接单元12、链首开关、开关1、板卡a、剩余开关(开关链中目标开关与链尾开关之间的一个或多个开关)、链尾开关组成闭合回路,也就是将连接JTAG接口的第一装置(板卡a)加入JTAG链中;其中,图2c中的省略号表示剩余开关。
相应地,若处理单元131检测到连接JTAG接口的第一装置拔出JTAG接口,也就是检测到第一装置连接的JTAG接口对应第二引脚处的第二电平由高电平变为低电平时,将控制对应的目标开关重新闭合,形成新的JTAG链。
进一步地,若有多个第一装置连接对应的多个JTAG接口时,处理单元131将控制多个JTAG接口对应的多个目标开关断开,进而JTAG链中,也就是闭合回路中可包括多个第一装置,具体地,第一装置加入JTAG链的方式,可参见前述内容,此处不再赘述。
在一些可选的实施例中,处理单元131还可以逐个对JTAG接口是否接有板卡进行判断,如图4中所示,当检测到第一个JTAG接口接有板卡时,控制第一个JTAG接口对应的目标开关断开,使第一个JTAG接口连接的板卡1对应的数据可发送至板卡1,当检测到第一个JTAG接口未接板卡时,可跳过第一个JTAG接口,继续检测第二个JTAG接口是否接有板卡,若有,则控制第二个JTAG接口对应的目标开关断开,使第二个JTAG接口连接的板卡2对应的数据可发送至板卡2,当检测到第二个JTAG接口未接板卡时,可跳过第二个JTAG接口,继续检测第三个JTAG接口是否接有板卡,若有,则控制第三个JTAG接口对应的目标开关断开,使第三个JTAG接口连接的板卡3对应的数据可发送至板卡3,当检测到第三个JTAG接口未接板卡时,可跳过第三个JTAG接口,以此类推,直至结束。
也就是说,当某一JTAG接口有板卡插入时,可具体将该板卡上中的CPLD加入JTAG下载链中,如果JTAG接口没有板卡插入,则跳过此JTAG接口直接将信号发至下一个JTAG接口,直到最后一个JTAG接口,将信号连接回第二装置,实现通路闭环。
具体地,上述第二装置可包括下载单元与目标设备,目标设备与下载单元连接,所述下载单元与所述连接单元12连接,用于从所述目标设备获取原始数据,并将所述原始数据转换为所述串接装置10可识别的所述目标数据。具体地,连接单元12可以与下载单元的输出接口连接,从而获取目标数据。其中,下载单元可以为现有技术中的常见下载器,此处不再赘述。
进一步地,根据JTAG总线定义,JTAG信号可包含并行信号和串行信号,相应地,所述链单元132与连接单元12的连接电路,还可以分为并行电路和串行电路,其中,通过并行电路TCK、TMS、TRST的信号为并行信号,通过串行电路TDI、TDO的信号为串行信号。
其中,并行电路可参见图5所示,并行电路为包括连接单元12的TCK引脚、TMS引脚、TRST引脚,以及链单元132中的TCK引脚、TMS引脚以及TRST引脚的电路,其中,连接单元12与链单元132中的TCK引脚、TMS引脚、TRST引脚的信号为驱动信号。链单元132中,包括TCK引脚、TMS引脚、TRST引脚的电路可称为驱动电路,用于提高链单元312的驱动能力,各个信号通过驱动电路后,可通过与JTAG接口11的数量相等的信号支路,连接到JTAG接口11,具体可参见图5所示的示意图。
进一步地,所述串接装置10还包括提示单元;所述提示单元包括与所述多个JTAG接口一一对应连接的多个指示灯;
所述处理单元131还用于在检测到所述多个JTAG接口11中任一JTAG接口电连接有第一装置时,控制对应的目标指示灯按照预设方式工作。具体可参见图6所示,图6中,VCC可由串接装置10提供,具体地,当无板卡连接JTAG接口时,指示灯的初始状态可以为灯灭状态,上述预设方式可以为闪灯或者灯亮,当检测到任一JTAG接口电连接有板卡时,可控制JTAG接口对应的指示灯亮或者按照预设方式闪烁,以提示用户板卡的插入位置。
本申请的方案中,目标设备可通过USB连接下载单元的数据线实现与下载单元的连接,下载单元通过下载接口与连接单元12对接。链单元132可将每块板卡的JTAG接口下载链路按照处理单元131的控制,配置导通和断开相应的通路。可以实现外部计算机,一次性烧写多张板卡。可自动识别板卡数量,自行生成JTAG下载链。相比于与现有技术中的单板下载、整机下载和模块工装下载,不受板卡数量限制,操作简单,无需专业人员使用,完全兼容现有生产模式,无需任何更改,提高了对多个板卡进行程序下载的效率,也可进一步实现提高板卡的生产效率的技术效果。
另外,本申请的方案可适用于板卡测试、板卡CPLD代码下载、升级,或FPGA程序下载多种场景,对此本申请不再赘述。
图7为本申请一示例性实施例提供的一种数据处理方法的流程示意图,该方法的执行主体可以为上述串接装置中的处理单元131,该方法至少包括以下步骤:
701、检测多个JTAG接口中任一JTAG接口是否电连接有第一装置;
702、在检测到多个JTAG接口中任一JTAG接口电连接有第一装置时,导通连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路从与所述连接单元通信连接的第二装置下载目标数据。
上述702中,“在检测到多个JTAG接口中任一JTAG接口电连接有第一装置时,导通连接单元及所述JTAG接口间的电路”,包括:
在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,控制所述JTAG接口对应的目标开关处于第一状态。
上述控制所述JTAG接口对应的目标开关处于第一状态,包括如下中的任一种:
控制与所述目标开关连接的第一目标引脚的电平为第一电平,以使所述目标开关切换为第一状态;
向链单元发送控制指令,以使所述链单元根据所述控制指令控制所述目标开关切换为所述第一状态,其中:
所述链单元,与所述连接单元以及所述多个JTAG接口连接,包含与所述多个JTAG接口对应的多个开关,所述多个开关呈链式连接,用于在所述JTAG接口对应的目标开关处于第一状态时,连通所述连接单元及所述JTAG接口间的电路,使得所述第一装置通过所述电路从所述第二装置下载目标数据。
上述方法还包括:
703、检测多个第二引脚的电平,当在检测到第二引脚的电平为第二电平时,确定对应的JTAG接口电连接有所述第一装置。
在实际应用场景中,可在计算机的侧安装好下载软件、下载器驱动和所需下载的CPLD程序,将下载器的数据线插入计算机的USB接口,同时下载器的输出接口接入串接装置的连接单元。将需要下载程序的板卡的JTAG下载接口与串接装置的JTAG接口对接。处理单元读取JTAG接口上的在位信号,识别JTAG接口是否有板卡插入,同时处理单元根据收集到的在位信号,向相对应的链单元发出控制命令,链单元根据处理单元的控制命令,搭建相对应的JTAG链路。本方案可实现自动识别板卡数量,自主设计串接方案,实现CPLD程序的批量自动化下载,对提高产线生产效率有很高的实用性。
本实施例的具体实施方式,可参见前述内容,此处不再赘述。
图8为本申请一示例性实施例提供的一种系统,该系统包括:目标设备81、下载单元82以及串接装置10,其中:
所述串接装置10包括:
多个JTAG接口11,用于与多个第一装置电连接;
连接单元12,用于与所述下载单元82通信连接;
串接单元13,用于在检测到所述多个JTAG接口11中任一JTAG接口电连接有第一装置时,导通所述连接单元12及所述JTAG接口间的电路,以便于所述第一装置通过所述电路以及所述下载单元82从所述目标设备81下载目标数据。
本实施例的具体实施方式,可参见前述内容,此处不再赘述。
图9为本申请一示例性实施例提供的一种电子设备,包括:存储器91及处理器92;其中,
所述存储器91,用于存储程序;
所述处理器92,与所述存储器91耦合,用于执行所述存储器中存储的所述程序,以用于:
检测多个JTAG接口中任一JTAG接口是否电连接有第一装置;
在检测到多个JTAG接口中任一JTAG接口电连接有第一装置时,导通连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路从与所述连接单元通信连接的第二装置下载目标数据。
上述存储器91可被配置为存储其它各种数据以支持在电子设备上的操作。这些数据的示例包括用于在电子设备上操作的任何应用程序或方法的指令。存储器91可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。
上述处理器92在执行存储器91中的程序时,除了上面的功能之外,还可实现其它功能,具体可参见前面各实施例的描述。
进一步,如图9所示,电子设备还包括:显示器93、电源组件94、通讯组件95等其它组件。图9中仅示意性给出部分组件,并不意味着该电子设备仅包括图9所示组件。
本实施例对应的具体实施方式,可参见前述内容,此处不再赘述。
相应的,本申请实施例还提供一种存储有计算机程序的计算机可读存储介质,所述计算机程序被计算机执行时能够实现上述各实施例提供的数据处理方法的步骤或功能。
图10为本申请一示例性实施例提供的一种数据处理装置的结构示意图,该装置包括:检测模块1001、导通模块1002,其中:
检测模块1001,用于检测多个JTAG接口中任一JTAG接口是否电连接有第一装置;
导通模块1002,用于在检测到多个JTAG接口中任一JTAG接口电连接有第一装置时,导通连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路从与所述连接单元通信连接的第二装置下载目标数据。
上述导通模块1002在用于在检测到多个JTAG接口中任一JTAG接口电连接有第一装置时,导通连接单元及所述JTAG接口间的电路时,具体用于:
在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,控制所述JTAG接口对应的目标开关处于第一状态。
上述导通模块1002在用于控制所述JTAG接口对应的目标开关处于第一状态时,具体用于执行以下任一种:
控制与所述目标开关连接的第一目标引脚的电平为第一电平,以使所述目标开关切换为第一状态;
向链单元发送控制指令,以使所述链单元根据所述控制指令控制所述目标开关切换为所述第一状态,其中:
所述链单元,与所述连接单元以及所述多个JTAG接口连接,包含与所述多个JTAG接口对应的多个开关,所述多个开关呈链式连接,用于在所述JTAG接口对应的目标开关处于第一状态时,连通所述连接单元及所述JTAG接口间的电路,使得所述第一装置通过所述电路从所述第二装置下载目标数据。
检测模块1001还用于:检测多个第二引脚的电平,当在检测到第二引脚的电平为第二电平时,确定对应的JTAG接口电连接有所述第一装置。
本装置实施例中涉及的组成单元的相关实施方式可参见前述内容,此处不再赘述。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (15)
1.一种串接装置,其特征在于,包括:
多个JTAG接口,用于与多个第一装置电连接;
连接单元,用于与第二装置通信连接;
串接单元,用于在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,导通所述连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路从所述第二装置下载目标数据。
2.根据权利要求1所述的串接装置,其特征在于,所述串接单元包括:
处理单元,与所述多个JTAG接口连接,用于在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,控制所述JTAG接口对应的目标开关处于第一状态;
链单元,与所述连接单元、所述处理单元以及所述多个JTAG接口连接,包含与所述多个JTAG接口对应的多个开关,所述多个开关呈链式连接,用于在所述JTAG接口对应的目标开关处于第一状态时,连通所述连接单元及所述JTAG接口间的电路,使得所述第一装置通过所述电路从所述第二装置下载目标数据。
3.根据权利要求2所述的串接装置,其特征在于,所述呈链式连接的多个开关中:
链首开关的一端与所述连接单元的TDI引脚、所述处理单元以及对应JTAG接口的TDO引脚连接,另一端与对应JTAG接口的TDI引脚以及下一开关的一端连接;
链尾开关的一端与前一开关的另一端、所述处理单元以及对应JTAG接口的TDO引脚连接,另一端与对应JTAG接口的TDI引脚以及所述连接单元的TDO连接。
4.根据权利要求3所述的串接装置,其特征在于,所述多个开关中,除所述链首开关以及所述链尾开关外,剩余开关中的任一开关的一端与前一开关的另一端、所述处理单元以及对应JTAG接口的TDO引脚连接,另一端与对应JTAG接口的TDI引脚以及下一开关的一端连接。
5.根据权利要求4所述的串接装置,其特征在于,所述第一状态为断开状态,当所述任一JTAG接口电连接有第一装置时,所述第一装置与多个开关中除与所述JTAG接口对应的目标开关外的剩余开关呈链式连接。
6.根据权利要求2所述的串接装置,其特征在于,所述处理单元包含有多个第一引脚,所述多个第一引脚用于与所述链单元中的多个开关一一对应连接;
所述处理单元,在控制所述JTAG接口对应的目标开关处于第一状态时,具体用于:
控制与所述目标开关连接的第一目标引脚的电平为第一电平,以使所述链单元在检测到与所述第一目标引脚的电平为第一电平时,控制所述目标开关断开。
7.根据权利要求2所述的串接装置,其特征在于,所述处理单元还包含有多个第二引脚,所述多个第二引脚用于与所述多个JTAG接口一一对应连接;
所述处理单元还用于在检测到第二引脚的电平为第二电平时,确定对应的JTAG接口电连接有第一装置。
8.根据权利要求1所述的串接装置,其特征在于,所述第二装置包括下载单元与目标设备,所述下载单元与所述串接单元连接,用于从所述目标设备获取原始数据,并将所述原始数据转换为所述串接装置可识别的所述目标数据。
9.根据权利要求2所述的串接装置,其特征在于,所述串接装置还包括提示单元;所述提示单元包括与所述多个JTAG接口一一对应连接的多个指示灯;
所述处理单元还用于在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,控制对应的目标指示灯按照预设方式工作。
10.一种数据处理方法,其特征在于,包括:
检测多个JTAG接口中任一JTAG接口是否电连接有第一装置;
在检测到多个JTAG接口中任一JTAG接口电连接有第一装置时,导通连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路从与所述连接单元通信连接的第二装置下载目标数据。
11.根据权利要求10所述的方法,其特征在于,在检测到多个JTAG接口中任一JTAG接口电连接有第一装置时,导通连接单元及所述JTAG接口间的电路,包括:
在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,控制所述JTAG接口对应的目标开关处于第一状态。
12.根据权利要求11所述的方法,其特征在于,控制所述JTAG接口对应的目标开关处于第一状态,包括如下中的任一种:
控制与所述目标开关连接的第一目标引脚的电平为第一电平,以使所述目标开关切换为第一状态;
向链单元发送控制指令,以使所述链单元根据所述控制指令控制所述目标开关切换为所述第一状态,其中:
所述链单元,与所述连接单元以及所述多个JTAG接口连接,包含与所述多个JTAG接口对应的多个开关,所述多个开关呈链式连接,用于在所述JTAG接口对应的目标开关处于第一状态时,连通所述连接单元及所述JTAG接口间的电路,使得所述第一装置通过所述电路从所述第二装置下载目标数据。
13.根据权利要求10所述的方法,其特征在于,还包括:
检测多个第二引脚的电平,当检测到第二引脚的电平为第二电平时,确定对应的JTAG接口电连接有所述第一装置。
14.一种系统,其特征在于,包括:目标设备、下载单元以及串接装置,其中:
所述串接装置包括:
多个JTAG接口,用于与多个第一装置电连接;
连接单元,用于与所述下载单元通信连接;
串接单元,用于在检测到所述多个JTAG接口中任一JTAG接口电连接有第一装置时,导通所述连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路以及所述下载单元从所述目标设备下载目标数据。
15.一种电子设备,其特征在于,包括:存储器及处理器;其中,
所述存储器,用于存储程序;
所述处理器,与所述存储器耦合,用于执行所述存储器中存储的所述程序,以用于:
检测多个JTAG接口中任一JTAG接口是否电连接有第一装置;
在检测到多个JTAG接口中任一JTAG接口电连接有第一装置时,导通连接单元及所述JTAG接口间的电路,以便于所述第一装置通过所述电路从与所述连接单元通信连接的第二装置下载目标数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011112083.5A CN112395224B (zh) | 2020-10-16 | 2020-10-16 | 数据处理方法、系统、串接装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011112083.5A CN112395224B (zh) | 2020-10-16 | 2020-10-16 | 数据处理方法、系统、串接装置及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112395224A true CN112395224A (zh) | 2021-02-23 |
CN112395224B CN112395224B (zh) | 2023-03-21 |
Family
ID=74596828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011112083.5A Active CN112395224B (zh) | 2020-10-16 | 2020-10-16 | 数据处理方法、系统、串接装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112395224B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113067779A (zh) * | 2021-02-26 | 2021-07-02 | 山东英信计算机技术有限公司 | 一种交换机及其固件烧录系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2771929Y (zh) * | 2004-12-27 | 2006-04-12 | 大唐微电子技术有限公司 | 下载夹具 |
US20090019328A1 (en) * | 2006-03-01 | 2009-01-15 | Koninklijke Philips Electronics N.V. | Ic circuit with test access control circuit using a jtag interface |
CN101621293A (zh) * | 2009-07-23 | 2010-01-06 | 中兴通讯股份有限公司 | Jtag设备及隔离电路实现jtag数据下载的方法 |
CN105548863A (zh) * | 2015-12-29 | 2016-05-04 | 广州慧睿思通信息科技有限公司 | 一种板级多芯片jtag链互联的结构及方法 |
US20170199836A1 (en) * | 2014-05-30 | 2017-07-13 | Heba BEVAN | Manufacturing methods |
-
2020
- 2020-10-16 CN CN202011112083.5A patent/CN112395224B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2771929Y (zh) * | 2004-12-27 | 2006-04-12 | 大唐微电子技术有限公司 | 下载夹具 |
US20090019328A1 (en) * | 2006-03-01 | 2009-01-15 | Koninklijke Philips Electronics N.V. | Ic circuit with test access control circuit using a jtag interface |
CN101621293A (zh) * | 2009-07-23 | 2010-01-06 | 中兴通讯股份有限公司 | Jtag设备及隔离电路实现jtag数据下载的方法 |
US20170199836A1 (en) * | 2014-05-30 | 2017-07-13 | Heba BEVAN | Manufacturing methods |
CN105548863A (zh) * | 2015-12-29 | 2016-05-04 | 广州慧睿思通信息科技有限公司 | 一种板级多芯片jtag链互联的结构及方法 |
Non-Patent Citations (1)
Title |
---|
金彧等: "一种自由进出JTAG菊花链的硬件设计方法", 《电脑开发与应用》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113067779A (zh) * | 2021-02-26 | 2021-07-02 | 山东英信计算机技术有限公司 | 一种交换机及其固件烧录系统 |
Also Published As
Publication number | Publication date |
---|---|
CN112395224B (zh) | 2023-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101156153B (zh) | 用于系统内编程的系统和装置 | |
CN106680698B (zh) | 一种fpga测试用的多工位快速配置装置及其配置方法 | |
CN112000351B (zh) | Bmc固件的更新方法、更新装置、更新设备及存储介质 | |
CN105095569A (zh) | 一种基于arm和flash的fpga重配置系统 | |
CN113553081A (zh) | 一种基于zynq芯片的fpga加载方法 | |
CN110235393A (zh) | 自动化测试方法及系统 | |
CN112395224B (zh) | 数据处理方法、系统、串接装置及电子设备 | |
CN111831495A (zh) | 生产自动化测试方法及系统 | |
CN110459260B (zh) | 自动测试切换装置、方法和系统 | |
CN117572219B (zh) | Mcu芯片电气参数自动化测试系统及方法 | |
CN113820586A (zh) | 一种适用于继电保护装置的单板自动测试系统及方法 | |
CN116560688B (zh) | 用于域控制器的软件更新方法 | |
CN117076214A (zh) | 服务器硬盘背板拨码防呆检测方法、系统、终端及介质 | |
US7613865B2 (en) | Automated switching for executing tests involving electronic devices | |
CN105653307A (zh) | 上位机、收发处理端机及程序加载的系统 | |
CN217360011U (zh) | 测试机及测试系统 | |
US6598176B1 (en) | Apparatus for estimating microcontroller and method thereof | |
CN115114101B (zh) | 一种链路测试方法、装置、系统和存储介质 | |
CN215416634U (zh) | 用于fpga升级的离线下载器 | |
CN114910774A (zh) | 一种芯片管脚的自动化测试方法、装置、设备及存储介质 | |
CN113608937B (zh) | 硬盘背板led无硬盘测试装置及方法 | |
CN110048893B (zh) | 基于ZigBee的物联网设备快速对接方法及系统 | |
CN114338358B (zh) | 一种数据交互方法、设备、存储介质及plc | |
CN100543711C (zh) | 嵌入式cpu最小系统模块的自环连通测试和程序下载装置 | |
CN113608935B (zh) | 一种测试网卡的方法、系统、设备及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |