CN112395129A - 存储校验方法、装置、计算芯片、计算机设备及存储介质 - Google Patents

存储校验方法、装置、计算芯片、计算机设备及存储介质 Download PDF

Info

Publication number
CN112395129A
CN112395129A CN202011249498.7A CN202011249498A CN112395129A CN 112395129 A CN112395129 A CN 112395129A CN 202011249498 A CN202011249498 A CN 202011249498A CN 112395129 A CN112395129 A CN 112395129A
Authority
CN
China
Prior art keywords
sequence
target
storage
memory
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011249498.7A
Other languages
English (en)
Inventor
沈杨书
何伟
祝夭龙
华宝洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Lynxi Technology Co Ltd
Original Assignee
Beijing Lynxi Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Lynxi Technology Co Ltd filed Critical Beijing Lynxi Technology Co Ltd
Priority to CN202011249498.7A priority Critical patent/CN112395129A/zh
Publication of CN112395129A publication Critical patent/CN112395129A/zh
Priority to PCT/CN2021/129571 priority patent/WO2022100576A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明实施例公开了一种存储校验方法、装置、计算芯片、计算机设备及存储介质。存储校验方法包括：将目标样本序列写入至芯片内待测存储器中的目标存储区域内；从目标存储区域内读出待测序列并采用目标压缩映射方式对待测序列进行压缩映射，得到待测压缩序列，根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验。本发明实施例的技术方案可以大大减少存储验证过程中的计算耗时，加快了整体存储验证过程的验证速度以及比对验证的效率。

Description

存储校验方法、装置、计算芯片、计算机设备及存储介质
技术领域
本发明实施例涉及计算机技术，具体涉及芯片中存储器的校验技术，尤其涉及一种存储校验方法、装置、计算芯片、计算机设备及存储介质。
背景技术
随着人工智能时代的到来，催生了各类计算芯片的不断发展。计算芯片上一般配置有一个或多个用于存储程序或指令的存储器，当计算芯片中的计算核需要进行计算时，可以从存储器中读取所需程序进行运行。因此，片上存储器的存储可靠性是影响计算芯片计算准确性的一个重要指标。
存储可靠性，是指写入至芯片中的数据与从芯片中读取出的数据的一致性。现有技术对片上存储进行验证时的通常做法是：从片外向片上存储器传输原始样本数据，再从片上存储器中读出对应的验证样本数据，通过将验证样本数据与原始样本数据进行逐位比对，验证片上存储器中的每个存储单元的可靠性。
发明人在实现本发明的过程中，发现现有技术的缺陷在于：为了验证存储器中每个存储单元的可靠性，验证样本数据的数据量一般都是很大的，只有在逐位比对结果完全一致时，才能确定全部存储单元的可靠性。因此，逐位比对的方式非常耗时，进而会导致整体存储验证过程的验证速度缓慢，验证效率低。
发明内容
本发明实施例提供了一种存储校验方法、装置、计算芯片、计算机设备及存储介质，以减少存储验证过程中的计算耗时，提高比对验证效率。
第一方面，本发明实施例提供了一种存储校验方法，该方法包括：
将目标样本序列写入至芯片内待测存储器中的目标存储区域内；
从目标存储区域内读出待测序列并采用目标压缩映射方式对待测序列进行压缩映射，得到待测压缩序列；
根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验。
第二方面，本发明实施例还提供了一种存储校验装置，该装置包括：
样本存储模块，用于将目标样本序列写入至芯片内待测存储器中的目标存储区域内；
比对结果获取模块，用于从目标存储区域内读出待测序列并采用目标压缩映射方式对待测序列进行压缩映射，得到待测压缩序列；
存储校验模块，用于根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验。
第三方面，本发明实施例还提供了一种计算芯片，包括存储器、至少一个计算核及存储在存储器上并可在计算核上运行的计算机程序，其特征在于，所述处理核执行所述程序时实现如本发明任一实施例所述的存储校验方法。
第四方面，本发明实施例还提供了一种计算机设备，包括存储器、至少一个处理器及存储在存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如本发明任一实施例所述的存储校验方法。
第五方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被计算核，或者处理器执行时实现如本发明任一实施例所述的存储校验方法。
本发明实施例的技术方案在进行存储器的存储可靠性校验时，不再是直接将所存储的全部数据序列与存储后读取出的全部数据序列进行比对，而是将上存储后读取出的数据序列使用了目标压缩映射方式进行压缩映射后，使用得到的待测压缩序列进行存储校验，这大大减少了比对位数，进而大大减少存储可靠性验证过程中的计算耗时，加快了整体存储验证过程的验证速度以及比对验证的效率。
附图说明
图1a是本发明实施例一中的一种存储校验方法的实现流程图；
图1b是本发明实施例所适用的一种具体应用交互场景的示意图；
图1c是本发明实施例所适用的另一种具体应用交互场景的示意图；
图1d是本发明实施例所适用的另一种具体应用交互场景的示意图；
图2a是本发明实施例二中的另一种存储校验方法的实现流程图；
图2b是本发明实施例所适用的一种具体应用交互场景的示意图；
图3是本发明实施例三中的一种存储校验装置的结构图；
图4是本发明实施例四中的一种计算芯片的结构图；
图5是本发明实施例五中的一种计算机设备的结构图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例一
图1a为本发明实施例一提供的一种存储校验方法的流程图，本实施例可适用于对片内存储器进行存储校验情况，该方法可以由存储校验装置来执行，该存储校验装置可以配置在片外的其他计算机设备上，也可以直接配置在片内的计算核上，本实施例的方法具体包括如下步骤：
S110、将目标样本序列写入至芯片内待测存储器中的目标存储区域内。
其中，所述目标样本序列具体是指预先生成的，用于对芯片内的待测存储器进行存储验证的数据序列，也即，由多个有序数据所组成的二进制或者其他进制的数据集合，例如，{10110011100001000101…1010100}等。
所述待测存储器具体是指所述芯片内用于专门存储数据的硬件单元，每个芯片中可以具有一个或者多个专门的存储器。一个存储器内具有一段的连续的存储地址空间，每个存储地址对应一个最小的存储单元，在该存储单元内可以存储设定机器字长的数据。
相应的，为了对存储器中各存储单元的有效验证，所构造的目标样本序列的数据量一般较大，例如，1M、2M或者10M等，进而该目标样本序列中包括的数据位数一般也具有较大的数量级。在一种极端情况下，该目标样本序列的数据量大小可以与该存储器的全部存储空间相一致，因而，通过该目标样本序列，可以对该存储器内包括的全部存储单元进行一次性验证。
存储器具有数据写入和读取功能，当向存储器内写入数据时，存储器会分配与该数据的数据量匹配的地址空间，并向该地址空间匹配的存储单元内写入该数据；当从存储器中读取数据时，存储器首先确定所需读取的数据所存储的地址空间范围，进而从该地址空间范围匹配的存储单元内读出数据。
相应的，目标存储区域是指待测存储器内用于存储目标样本序列的，与设定地址空间范围对应的至少一个存储单元。
S120、从目标存储区域内读出待测序列并采用目标压缩映射方式对待测序列进行压缩映射，得到待测压缩序列。
其中，为了验证存储器是否能对该目标样本序列进行准确、可靠的存储，需要将所写入至待测存储器中目标存储区域内的数据重新读取出来，与目标样本序列进行一致性的比对验证。
相应的，从目标存储区域内读出的数据，即为与该目标样本序列匹配的待测序列。理论上说，当目标存储区域内的各存储单元均正常工作时，该待测序列应该与目标样本序列完全一致。
在本实施例中，为了减少内存校验时的数据比对位数，发明人创造性的提出了一种区别于现有技术的数据比对方案，也即：不再直接比对待测序列与目标样本序列之间的一致性。而是，按照统一的压缩映射算法，将上述再次读出的待测序列进行压缩映射，得到待测压缩序列，并最终基于该待测压缩序列，对目标存储区域进行存储校验。
所谓压缩映射，就是指将第一数据量的数据序列，映射为第二数据量的数据序列的过程，其中，第一数据量远远大于第二数据量。通过在存储校验过程中引入压缩映射技术，选取匹配的目标压缩映射方式，可以大大减小比对数据量。
需要说明的是，在选取目标压缩映射方式时，需要保证压缩映射结果对数据序列中的每一个数据敏感，也即，只要待测序列中有一位数据是和目标样本序列不同，两者采用目标压缩映射方式进行压缩映射得到的序列也会发生不同。
可选的，可以使用各种纠错编码方式对该待测序列进行处理，得到一组或者多个纠错码或者检错码，并将上述一组或者多组纠错码或者检错码，作为匹配的待测压缩序列。
这样设置的原因是：由于纠错码或者检错码可以检出数据序列中包括的一位或者多位错误，当数据序列发生一位或者多位发生变化时，该纠错码或者检错码也会适应性的发生变化，因此，可以通过各种纠错编码方式生成与待测压缩序列。
在本实施例的一个可选的实施方式中，从目标存储区域内读出待测序列进行压缩映射，得到待测压缩序列，可以包括：
采用设定的纠错或者检错编码算法，对从目标存储区域内读出的待测序列进行压缩映射，得到待测压缩序列。
相应的，该纠错或者检错编码算法可以包括：CRC(Cyclic Redundancy Check，循环冗余校验)编码算法，汉明码编码算法或者RS(Reed-Solomon)编码算法等，本实施例对此并不进行限制。
进一步的，考虑到哈希运算(也可以称为散列运算)是一种非常典型的压缩映射，其可以将任意长度的输入(又叫做预映射，pre-image)，通过散列算法，变换成固定长度的输出，该输出就是散列值。也就是，散列值的空间通常远小于输入的空间，也即，简单的说就是一种将任意长度的消息压缩到某一固定长度的消息摘要的函数。由于哈希函数同样也会对输入序列中的每一位数据敏感，因此，可以进一步考虑使用哈希函数得到待测压缩序列。
相应的，在本实施例的另一个可选的实施方式中，从目标存储区域内读出待测序列进行压缩映射，得到待测压缩序列，可以包括：
采用目标哈希函数，对从目标存储区域内读出的待测序列进行压缩映射，得到待测压缩序列。可选的，该目标哈希函数可以包括：MD5函数或者SHA-3函数等，本实施例对此并不进行限制。
需要再次说明的是，由于本发明实施例的技术方案需要将一个大数据量的数据序列压缩成一个小数据量的数据序列，那么一定会出现两个不同的数据序列映射为一个相同的压缩结果的情况，但是考虑到只有存储器出现异常存储的存储单元所在的位置，与该压缩映射算法发生映射一致的位置一一对应时，才会对这类存储器异常无法检出，上述情况发生的概率非常小，几乎为不可能事件，因此，在本实施例中不做考虑。
S130、根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验。
在本实施例的一个可选的实施方式中，根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验的方式可以为：
将通过目标压缩映射方式对目标样本序列进行压缩映射得到的目标压缩序列与待测压缩序列进行比对，得到比对结果；根据所述比对结果，对所述待测存储器的目标存储区域进行存储校验。
在本可选实施方式中，可以采取相同的目标压缩映射方式，对该目标样本序列进行压缩映射，得到与该目标样本序列对应的目标压缩序列。进而通过比对目标压缩序列与待测压缩序列之间的一致性，对所述待测存储器的目标存储区域进行存储校验。
相应的，在通过目标压缩映射方式得到目标压缩序列与待测压缩序列之后，可以通过逐位比对的方式，对两者进行比对，得到比对结果；或者，由于目标压缩序列与待测压缩序列中包括的各项数据不再与存储器内某一个具体的存储单元具有映射关系，还可以采取其他的快速对比两个数据序列一致性的方式，以快速确定目标压缩序列与待测压缩序列之间是否完全一致。
其中，进行数据比对时所采用的快速对比方式，这里不再进行限制。
如前所述，目标压缩序列与待测压缩序列之间的比对结果可以为一致或者不一致。如果比对结果为一致，则说明该目标存储区域内的各存储单元均正常运行。如果比对结果为不一致，则说明该目标存储区域内的一个或者多个存储单元发生异常，因此，需要进一步定位异常存储单元的位置。
在定位该异常存储单元的位置时，可以再次将目标样本序列与待测序列进行逐位比对，以明确确定出目标存储区域内的异常存储单元。
相应的，根据所述比对结果，对所述待测存储器的目标存储区域进行存储校验的方式可以为：
如果所述比对结果为所述目标压缩序列与所述待测压缩序列不一致，则获取不一致数据在所述待测序列中的序列位置；根据所述序列位置，在所述目标存储区域内定位异常存储单元。
需要再次说明的是，虽然本案在定位异常存储单元时，仍然需要进行逐位比对。但是，考虑到整个存储器中出现异常存储单元的情况还是不常见的，因此，对于大部分存储区域的校验过程，都可以通过对目标压缩序列与所述待测压缩序列的简单比对，直接得到验证通过的结果，这部分比对过程的比对时间别大大缩短，进而可以在保证最终定位精度的基础上，提高了对存储器的校验效率。
可选的，还可以对目标样本序列进行分组，进而可以对待目标存储区域进行分组的局部校验，并在出现比对结果不一致情况时，仅对局部校验的数据序列进行逐位比对，以进一步提高校验效率。
在本实施例的另一个可选的实施方式中，根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验，还可以包括：
将所述待测压缩序列，与至少三个关联存储区域分别对应的关联待测压缩序列进行比对；根据比对结果，对所述待测存储器的目标存储区域进行存储校验；
其中，关联待测压缩序列为将目标样本序列写入至关联存储区域，并从各关联存储区域内读出关联待测序列后，采用目标压缩映射方式，对关联待测序列进行压缩映射后得到的。
在本可选实施方式中，除了可以将待测压缩序列同与目标样本序列对应的目标压缩序列进行比对之外，还可以将同一目标样本序列分别写入到至少三个其他的存储区域内(例如，同一存储器的其他存储区域内，或者其他的存储器内的某一存储区域等)，并分别从对应的存储区域内再次读出相应的存储结果，也即关联待测序列，在得到与多个关联存储区域分别对应的多个关联待测序列后，可以使用该目标压缩映射方式对每个关联待测序列分别进行压缩映射，得到与每个关联待测序列分别对应的关联待测压缩序列。
进而，在得到该待测压缩序列以及至少三个关联待测压缩序列之后，可以分别将待测压缩序列与各关联待测压缩序列构成一个序列集合，并两两比对序列集合中各序列是否一致，并在确定该待测压缩序列与大多数关联待测压缩序列的数值均相同时，确定与该待测压缩序列对应的目标存储区域正常存储，没有异常存储单元；否则，在确定该待测压缩序列与大多数关联待测压缩序列的数值均不相同时，确定该目标存储区域内存在异常存储单元。相应的，根据比对结果，对所述待测存储器的目标存储区域进行存储校验，可以包括：
根据比对结果，将所述到待测压缩序列和各所述关联待测压缩序列中，结果相同的多个序列归集与同一分组中；如果所述待测压缩序列位于包含序列数量最多的目标分组中，则确定所述目标存储区域正常。
进一步的，如果所述待测压缩序列并未位于包含序列数量最多的目标分组中，则确定所述目标存储区域内存在异常存储单元，进而需要在该目标存储区域内去定位该异常存储单元。具体的，可以通过逐位比对的方式，比对该待测序列与该待测序列，确定不一致数据在所述待测序列中的序列位置；进而可以根据所述序列位置，在所述目标存储区域内定位异常存储单元。
可选的，根据所述序列位置，在所述目标存储区域内定位异常存储单元，可以包括：根据所述目标存储区域的存储地址范围以及每个存储地址的存储数据量，在所述目标存储区域内，确定与所述序列位置匹配的目标存储地址；根据所述目标存储地址，在所述目标存储子区域内定位异常存储单元。
本发明实施例的技术方案在进行存储器的存储可靠性校验时，不再是直接将所存储的全部数据序列与存储后读取出的全部数据序列进行比对，而是将上存储后读取出的数据序列使用了目标压缩映射方式进行压缩映射后，使用得到的待测压缩序列进行存储校验，这大大减少了比对位数，进而大大减少存储可靠性验证过程中的计算耗时，加快了整体存储验证过程的验证速度以及比对验证的效率。
在上述各实施例的基础上，所述方法可以通过一个片外的计算机设备执行，其中，在图1b中示出了上述场景下的交互示意图。
如图1b所示，片外计算机设备(例如，各种具有数据处理功能的终端或者服务器等)通过待测存储器的写入端口向芯片中的待测存储器中写入目标样本序列后，可以进而通过待测存储器的读取端口从该待测存储器中读取出与该目标样本序列对应的待测序列。相应的，该片外计算机设备可以计算与该目标样本序列对应的目标压缩序列，以及与该待测序列对应的待测压缩序列，进而可以直接对该目标压缩序列和待测压缩序列进行比对。
上述应用场景的优势在于，由于使用的是片外计算机设备完成了整个存储校验过程的主要计算量，因此无需收到芯片计算能力的限制，局限性在于，需要将待测存储器存储的待测数据读取至片外，整个从片内到片外的读取过程会带来一定的时延。
在上述各实施例的基础上，所述方法可以直接通过该芯片中的一个或者多个计算核(图1c中以一个计算核为例)执行，其中，在图1c中示出了上述场景下的交互示意图。
如图1c所示，响应于芯片中计算核的写入控制，片外计算机设备(例如，各种具有数据处理功能的终端或者服务器等)通过待测存储器的写入端口向芯片中的待测存储器中写入目标样本序列后，芯片中的计算核可以进一步通过待测存储器的读取端口从该存储器中读取出与该目标样本序列对应的待测序列，并计算得到与该待测序列对应的待测压缩序列。此外，该计算核在通过芯片上的传输端口接收片外计算设备响应于芯片中计算核的传输控制发送的，与该目标样本序列对应的目标压缩序列后，可以直接对该目标压缩序列和待测压缩序列进行比对。
上述应用场景的优势在于，无需将待测序列从片内读出至片外，仅通过片内高速通信机制即可高速获取该待测序列，同时，由于本发明实施例的方案对存储校验的算法进行了改进，本身的存储校验过程并不复杂。因此，可以通过片内的计算核高效、快速的完成存储校验。
在上述各实施例的基础上，所述方法可以通过一个片外的计算机设备和芯片中的一个或者多个计算核(图1d中以一个计算核为例)共同执行，其中，在图1d中示出了上述场景下的交互示意图。
如图1d所示，片外计算机设备(例如，各种具有数据处理功能的终端或者服务器等)通过待测存储器的写入端口向芯片中的待测存储器中写入目标样本序列后，芯片中的计算核可以进一步通过待测存储器的读取端口从该待测存储器中读取出与该目标样本序列对应的待测序列，并计算得到与该待测序列对应的待测压缩序列后，通过芯片上的传输端口将该待测压缩序列发送至片外计算设备，该片外计算设备在获取与该目标样本序列对应的目标压缩序列后，可以直接对该目标压缩序列和待测压缩序列进行比对。
实施例二
图2a为本发明实施例二提供的一种存储校验方法的流程图，本实施例以上述实施例为基础进行优化，在本实施例中，对从目标存储区域内读出待测序列并采用目标压缩映射方式对待测序列进行压缩映射，得到待测压缩序列，并将通过目标压缩映射方式对目标样本序列进行压缩映射得到的目标压缩序列与待测压缩序列进行比对，得到比对结果的操作进行进一步细化。
相应的，所述方法具体包括：
S210、将目标样本序列写入至芯片内待测存储器中的目标存储区域内。
可选的，本实施例的技术方案在将目标样本序列写入至目标存储区域时，可以首先将目标样本序列进行拆分，得到多个局部目标样本序列，不同的局部目标样本序列分别存储于目标存储区域内不同的存储子区域内。
在本实施例中，为了在检出数据不一致情况时，可以快速定位出具体出错的存储单元，进一步可以首先将待测的目标存储区域划分为多个存储子区域，并分别检测每个存储子区域的存储容量，针对不同存储子区域不同的存储容量，对目标样本序列进行拆分得到所述多个局部目标样本序列，进而可以分别验证每个存储子区域所写入的局部目标样本序列，在读出后是否会发生数据不一致的现象。
S220、获取所述目标存储区域对应的多个存储子区域。
在本实施例中，每个所述存储子区域用于存储所述目标样本序列中的一个局部目标样本序列。
其中，每个存储子单元所存储的局部目标样本序列的组合，共同构成该目标样本序列。
S230、以串行处理或并行处理的方式，对每个存储子区域执行下述操作：
从存储子区域内读出局部待测序列；对读出的所述局部待测序列进行压缩映射，得到局部待测压缩序列；将所述局部待测压缩序列与所述存储子区域写入的局部目标样本序列对应的局部目标压缩序列进行比对，得到与所述存储子区域对应的比对结果。
具体的，可以仅开设一个执行线程，该执行线程以串行处理的方式，首先针对一个存储子区域，完整执行上述各项操作后，再针对下一个存储子区域继续执行上述各项操作；或者，可以开设多个执行线程，每个执行线程，用于针对一个存储子区域，并行的执行上述各项操作。
其中，所开设的执行线程的数量可以与存储子区域的数量相一致，也可以小于该存储子区域的数量，本实施例对此并不进行限制。
S240、根据所述比对结果，对所述待测存储器进行存储校验。
可选的，根据所述比对结果，对所述待测存储器进行存储校验，可以包括：
如果与目标存储子区域对应的比对结果为数据不一致，则获取与所述目标存储子区域对应的目标局部待测序列以及目标局部目标样本序列；分别将所述目标局部待测序列和所述目标局部目标样本序列中匹配位置的数据进行逐位比对，并根据逐位对比结果，确定不一致数据所在的序列位置；根据所述序列位置，在所述目标存储子区域中定位异常存储单元。
如前所述，在针对某一个存储子区域计算得到的比对结果为数据不一致时，说明该存储子区域内存在发生存储异常的异常存储单元，因此，可以仅针对该存储子区域内的局部待测序列和对应的局部目标样本序列进行逐位比对，即可快读定位异常存储单元。
在上述各实施例的基础上，根据所述序列位置，在所述目标存储子区域内定位异常存储单元，可以包括：
根据所述目标存储子区域的存储地址范围以及每个存储地址的存储数据量，在所述目标存储子区域内，确定与所述序列位置匹配的目标存储地址；根据所述目标存储地址，在所述目标存储子区域内定位异常存储单元。
其中，在确定发生存储异常的数据在整个数据序列中的位置后，需要进一步确定该位置的数据在存储子区域中具体的存储地址，进而可以确定该存储地址对应的存储单元为异常存储单元。
本发明实施例的技术方案通过将目标样本序列进行拆分，得到多个局部目标样本序列，然后将不同的局部目标样本序列分别存储于目标存储区域内不同的存储子区域内后，可以针对每个存储子区域分别验证所存储数据的读写一致性，在出现比对结果不一致的情况时，可以更加快速的定位异常存储单元的位置，以进一步减少存储验证过程中的计算耗时，提高比对验证效率。
在上述各实施例的基础上，所述方法可以由所述芯片内的计算核执行；
相应的，在将目标样本序列对应的目标压缩序列与待测压缩序列进行比对，得到比对结果之前，还可以包括：接收输入至所述计算核内的所述目标压缩序列。
这样设置的好处在于：无需将待测序列从片内读出至片外，仅通过片内高速通信机制即可高速获取待测序列，同时，由于本发明实施例的方案对存储校验的算法进行了改进，本身的存储校验过程并不复杂。因此，可以通过片内的计算核高效、快速的完成存储校验。
其中，在图2b中示出了本发明实施例所适用的一种具体应用交互场景的示意图。
如图2b所示，片外计算机设备(例如，各种具有数据处理功能的终端或者服务器等)预先将目标样本序列拆分为多个局部目标样本序列(局部目标样本序列1、局部目标样本序列2、局部目标样本序列3、…、局部目标样本序列n)，并生成与多个局部目标样本序列分别对应的局部目标压缩序列(局部目标压缩序列1、局部目标压缩序列2、局部目标压缩序列3、…、局部目标压缩序列n)后，响应于芯片中计算核的写入控制，通过待测存储器的写入端口向芯片中的待测存储器中写入上述多个局部目标样本序列，并响应于芯片中计算核的传输控制，通过传输端口向芯片中的计算核(图2b以一个芯片中包括一个计算核作为示例)发送上述多个局部目标压缩序列。
芯片中的计算核可以通过待测存储器的读取端口从该待测存储器中读取出与该多个局部目标样本序列分别对应的局部待测序列(局部待测序列1、局部待测序列2、局部待测序列3、…、局部待测序列n)，并计算得到与上述各局部待测序列分别对应的局部待测压缩序列(局部待测压缩序列1、局部待测压缩序列2、局部待测压缩序列3、…、局部待测压缩序列n)。该计算核可以分组比对各局部待测压缩序列和匹配的局部目标压缩序列，可以在某一个比对组发生数据不一致情况时，快速定位至存储该比对组中的局部待测序列所存储的存储子区域，进而定位该存储子区域内的异常存储单元。
实施例三
图3是本发明实施例三提供的一种存储校验装置的结构图，如图3所示，所述装置包括：样本存储模块310、比对结果获取模块320以及存储校验模块330。其中：
样本存储模块310，用于将目标样本序列写入至芯片内待测存储器中的目标存储区域内；
比对结果获取模块320，用于从目标存储区域内读出待测序列并采用目标压缩映射方式对待测序列进行压缩映射，得到待测压缩序列；
存储校验模块330，用于根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验。
本发明实施例的技术方案在进行存储器的存储可靠性校验时，不再是直接将所存储的全部数据序列与存储后读取出的全部数据序列进行比对，而是将上存储后读取出的数据序列使用了目标压缩映射方式进行压缩映射后，使用得到的待测压缩序列进行存储校验，这大大减少了比对位数，进而大大减少存储可靠性验证过程中的计算耗时，加快了整体存储验证过程的验证速度以及比对验证的效率。
在上述各实施例的基础上，存储校验模块330，可以包括：
第一比对结果获取单元，用于将通过目标压缩映射方式对目标样本序列进行压缩映射得到的目标压缩序列与待测压缩序列进行比对，得到比对结果；
第一存储校验单元，用于根据所述比对结果，对所述待测存储器的目标存储区域进行存储校验。
在上述各实施例的基础上，存储校验模块330，可以具体用于：
第二比对结果获取单元，用于将所述待测压缩序列，与至少三个关联存储区域分别对应的关联待测压缩序列进行比对，得到比对结果；
第二存储校验单元，用于根据所述比对结果，对所述待测存储器的目标存储区域进行存储校验；
其中，关联待测压缩序列为将目标样本序列写入至关联存储区域，并从各关联存储区域内读出关联待测序列后，采用目标压缩映射方式，对关联待测序列进行压缩映射后得到的。
在上述各实施例的基础上，比对结果获取模块320，可以具体用于：
采用目标哈希函数，对从目标存储区域内读出的待测序列进行压缩映射，得到待测压缩序列。
在上述各实施例的基础上，第一存储校验单元可以具体用于：
如果所述比对结果为所述目标压缩序列与所述待测压缩序列不一致，则获取不一致数据在所述待测序列中的序列位置；
根据所述序列位置，在所述目标存储区域内定位异常存储单元。
在上述各实施例的基础上，比对结果获取模块320和第一比对结果获取单元，可以具体包括：
存储子区域获取单元，用于获取与所述目标存储区域对应的多个存储子区域；每个所述存储子区域用于存储所述目标样本序列中的一个局部目标样本序列；
执行处理单元，用于以串行处理或并行处理的方式，对每个存储子区域执行下述操作：
从存储子区域内读出局部待测序列；对读出的所述局部待测序列进行压缩映射，得到局部待测压缩序列；将所述局部待测压缩序列与所述存储子区域写入的局部目标样本序列对应的局部目标压缩序列进行比对，得到与所述存储子区域对应的比对结果。
所述执行处理单元可以具体包括：
目标序列获取子单元，用于如果与目标存储子区域对应的比对结果为数据不一致，则获取与所述目标存储子区域对应的目标局部待测序列以及目标局部目标样本序列；
序列位置确定子单元，用于分别将所述目标局部待测序列和所述目标局部目标样本序列中匹配位置的数据进行逐位比对，并根据逐位对比结果，确定不一致数据所在的序列位置；
异常存储单元定位子单元，用于根据所述序列位置，在所述目标存储子区域中定位异常存储单元。
在上述各实施例的基础上，异常存储单元定位子单元可以具体用于：
根据所述目标存储子区域的存储地址范围以及每个存储地址的存储数据量，在所述目标存储子区域内，确定与所述序列位置匹配的目标存储地址；
根据所述目标存储地址，在所述目标存储子区域内定位异常存储单元。
在上述各实施例的基础上，所述装置由所述芯片内的计算核执行；
相应的，还可以包括：目标压缩序列接收模块，用于在将目标样本序列对应的目标压缩序列与待测压缩序列进行比对，得到比对结果之前，接收输入至所述计算核内的所述目标压缩序列。
在上述各实施例的基础上，第二存储校验单元，可以具体用于：
根据所述比对结果，将所述到待测压缩序列和各所述关联待测压缩序列中，结果相同的多个序列归集与同一分组中；如果所述待测压缩序列位于包含序列数量最多的目标分组中，则确定所述目标存储区域正常。
本发明实施例所提供的存储校验装置可执行本发明任意实施例所提供的存储校验方法，具备执行方法相应的功能模块和有益效果。
实施例四
图4是本发明实施例四提供的一种计算芯片的结构示意图，该计算芯片用于对片内的存储器进行存储校验，如图4所述，所述计算芯片400包括：
存储器401、以及一个或者多个计算核402，图4中示出的1个计算核402仅作为示例，实际上，可以根据实际需要在芯片上设置所需数量的计算核，本实施例对此并不进行限制。每个计算核402中，包括计算模块4021和存储模块4022，计算模块4021用于实现计算核402内的核心计算，存储模块4022用于对计算核402内计算得到的数据，或者计算核内装载的计算代码进行缓存。
其中，存储401即为本发明任一实施例中所述的芯片内的待测存储器。
存储模块4022作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的存储校验方法对应的模块。计算模块4021通过运行存储在存储模块4022中的软件程序、指令以及模块，从而执行计算机设备的各种功能应用以及数据处理，即实现如本发明任意实施例所述的存储校验方法，也即：
将目标样本序列写入至芯片内待测存储器中的目标存储区域内；
从目标存储区域内读出待测序列并采用目标压缩映射方式对待测序列进行压缩映射，得到待测压缩序列；
根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验。
实施例五
图5为本发明实施例五提供的一种计算机设备的结构示意图，该计算机设备用于对芯片内的存储器进行片外的存储校验，如图5所示，该计算机设备包括处理器50、存储器51、输入装置52和输出装置53；计算机设备中处理器50的数量可以是一个或多个，图5中以一个处理器50为例；计算机设备中的处理器50、存储器51、输入装置52和输出装置53可以通过总线或其他方式连接，图5中以通过总线连接为例。
存储器51作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的多任务并行处理方法对应的模块。处理器50通过运行存储在存储器51中的软件程序、指令以及模块，从而执行计算机设备的各种功能应用以及数据处理，即实现如本发明任意实施例所述的存储校验方法，所述方法包括：
将目标样本序列写入至芯片内待测存储器中的目标存储区域内；
从目标存储区域内读出待测序列并采用目标压缩映射方式对待测序列进行压缩映射，得到待测压缩序列；
根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验。
存储器51可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等。此外，存储器51可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器51可进一步包括相对于处理器50远程设置的存储器，这些远程存储器可以通过网络连接至计算机设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置52可用于接收输入的数字或字符信息，以及产生与计算机设备的用户设置以及功能控制有关的键信号输入。输出装置53可包括显示屏等显示设备。
实施例六
本发明实施例六还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被如本发明任意实施例中的计算芯片中的计算核，或者如本发明任意实施例中的计算机设备中的处理器执行时，实现如本发明任意实施例所述的存储校验方法。也即：
将目标样本序列写入至芯片内待测存储器中的目标存储区域内；
从目标存储区域内读出待测序列并采用目标压缩映射方式对待测序列进行压缩映射，得到待测压缩序列；
根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验。
本发明实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括——但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如”C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (14)

1.一种存储校验方法，其特征在于，包括：
将目标样本序列写入至芯片内待测存储器中的目标存储区域内；
从目标存储区域内读出待测序列并采用目标压缩映射方式对待测序列进行压缩映射，得到待测压缩序列；
根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验。
2.根据权利要求1所述的方法，其特征在于，根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验，包括：
将通过目标压缩映射方式对目标样本序列进行压缩映射得到的目标压缩序列与待测压缩序列进行比对，得到比对结果；
根据所述比对结果，对所述待测存储器的目标存储区域进行存储校验。
3.根据权利要求1所述的方法，其特征在于，根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验，包括：
将所述待测压缩序列，与至少三个关联存储区域分别对应的关联待测压缩序列进行比对，得到比对结果；
根据所述比对结果，对所述待测存储器的目标存储区域进行存储校验；
其中，关联待测压缩序列为将目标样本序列写入至关联存储区域，并从各关联存储区域内读出关联待测序列后，采用目标压缩映射方式，对关联待测序列进行压缩映射后得到的。
4.根据权利要求1所述的方法，其特征在于，从目标存储区域内读出待测序列进行压缩映射，得到待测压缩序列，包括：
采用目标哈希函数，对从目标存储区域内读出的待测序列进行压缩映射，得到待测压缩序列。
5.根据权利要求2所述的方法，其特征在于，根据所述比对结果，对所述待测存储器进行存储校验，包括：
如果所述比对结果为所述目标压缩序列与所述待测压缩序列不一致，则获取不一致数据在所述待测序列中的序列位置；
根据所述序列位置，在所述目标存储区域内定位异常存储单元。
6.根据权利要求2所述的方法，其特征在于，从目标存储区域内读出待测序列并采用目标压缩映射方式对待测序列进行压缩映射，得到待测压缩序列，并将通过目标压缩映射方式对目标样本序列进行压缩映射得到的目标压缩序列与待测压缩序列进行比对，得到比对结果，包括：
获取与所述目标存储区域对应的多个存储子区域；每个所述存储子区域用于存储所述目标样本序列中的一个局部目标样本序列；
以串行处理或并行处理的方式，对每个存储子区域执行下述操作：
从存储子区域内读出局部待测序列；对读出的所述局部待测序列进行压缩映射，得到局部待测压缩序列；将所述局部待测压缩序列与所述存储子区域写入的局部目标样本序列对应的局部目标压缩序列进行比对，得到与所述存储子区域对应的比对结果。
7.根据权利要求6所述的方法，其特征在于，根据所述比对结果，对所述待测存储器进行存储校验，包括：
如果与目标存储子区域对应的比对结果为数据不一致，则获取与所述目标存储子区域对应的目标局部待测序列以及目标局部目标样本序列；
分别将所述目标局部待测序列和所述目标局部目标样本序列中匹配位置的数据进行逐位比对，并根据逐位对比结果，确定不一致数据所在的序列位置；
根据所述序列位置，在所述目标存储子区域中定位异常存储单元。
8.根据权利要求7所述的方法，其特征在于，根据所述序列位置，在所述目标存储子区域内定位异常存储单元，包括：
根据所述目标存储子区域的存储地址范围以及每个存储地址的存储数据量，在所述目标存储子区域内，确定与所述序列位置匹配的目标存储地址；
根据所述目标存储地址，在所述目标存储子区域内定位异常存储单元。
9.根据权利要求1-2或者4-8中任一项所述的方法，其特征在于，所述方法由所述芯片内的计算核执行；
在将目标样本序列对应的目标压缩序列与待测压缩序列进行比对，得到比对结果之前，还包括：
接收输入至所述计算核内的所述目标压缩序列。
10.根据权利要求3所述的方法，其特征在于，根据所述比对结果，对所述待测存储器的目标存储区域进行存储校验，包括：
根据所述比对结果，将所述到待测压缩序列和各所述关联待测压缩序列中，结果相同的多个序列归集与同一分组中；
如果所述待测压缩序列位于包含序列数量最多的目标分组中，则确定所述目标存储区域正常。
11.一种存储校验装置，其特征在于，包括：
样本存储模块，用于将目标样本序列写入至芯片内待测存储器中的目标存储区域内；
比对结果获取模块，用于从目标存储区域内读出待测序列并采用目标压缩映射方式对待测序列进行压缩映射，得到待测压缩序列；
存储校验模块，用于根据所述待测压缩序列，对所述待测存储器的目标存储区域进行存储校验。
12.一种计算芯片，包括存储器、至少一个计算核及存储在存储器上并可在计算核上运行的计算机程序，其特征在于，所述计算核执行所述程序时实现如权利要求1-9中任一所述的存储校验方法。
13.一种计算机设备，包括存储器、至少一个处理器及存储在存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1-8或者10中任一所述的存储校验方法。
14.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被计算核，或者处理器执行时实现如权利要求1-10中任一所述的存储校验方法。
CN202011249498.7A 2020-11-10 2020-11-10 存储校验方法、装置、计算芯片、计算机设备及存储介质 Pending CN112395129A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011249498.7A CN112395129A (zh) 2020-11-10 2020-11-10 存储校验方法、装置、计算芯片、计算机设备及存储介质
PCT/CN2021/129571 WO2022100576A1 (zh) 2020-11-10 2021-11-09 校验方法、系统、装置、计算芯片、计算机设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011249498.7A CN112395129A (zh) 2020-11-10 2020-11-10 存储校验方法、装置、计算芯片、计算机设备及存储介质

Publications (1)

Publication Number Publication Date
CN112395129A true CN112395129A (zh) 2021-02-23

Family

ID=74600630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011249498.7A Pending CN112395129A (zh) 2020-11-10 2020-11-10 存储校验方法、装置、计算芯片、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN112395129A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022100576A1 (zh) * 2020-11-10 2022-05-19 北京灵汐科技有限公司 校验方法、系统、装置、计算芯片、计算机设备及介质
WO2023151142A1 (zh) * 2022-02-08 2023-08-17 长鑫存储技术有限公司 数据校验方法、装置、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109492436A (zh) * 2018-11-29 2019-03-19 深圳市网心科技有限公司 一种文件校验方法及相关装置
CN110442298A (zh) * 2018-05-02 2019-11-12 杭州海康威视系统技术有限公司 存储设备异常检测方法及装置、分布式存储系统
CN111400116A (zh) * 2020-03-10 2020-07-10 珠海全志科技股份有限公司 芯片测试验证方法、计算机装置及计算机可读存储介质
US20200349038A1 (en) * 2019-04-30 2020-11-05 EMC IP Holding Company LLC Storage management method, electronic device, and computer program product
CN111897846A (zh) * 2020-07-31 2020-11-06 平安普惠企业管理有限公司 缓存数据校验方法、装置、设备及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442298A (zh) * 2018-05-02 2019-11-12 杭州海康威视系统技术有限公司 存储设备异常检测方法及装置、分布式存储系统
CN109492436A (zh) * 2018-11-29 2019-03-19 深圳市网心科技有限公司 一种文件校验方法及相关装置
US20200349038A1 (en) * 2019-04-30 2020-11-05 EMC IP Holding Company LLC Storage management method, electronic device, and computer program product
CN111400116A (zh) * 2020-03-10 2020-07-10 珠海全志科技股份有限公司 芯片测试验证方法、计算机装置及计算机可读存储介质
CN111897846A (zh) * 2020-07-31 2020-11-06 平安普惠企业管理有限公司 缓存数据校验方法、装置、设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022100576A1 (zh) * 2020-11-10 2022-05-19 北京灵汐科技有限公司 校验方法、系统、装置、计算芯片、计算机设备及介质
WO2023151142A1 (zh) * 2022-02-08 2023-08-17 长鑫存储技术有限公司 数据校验方法、装置、电子设备及存储介质

Similar Documents

Publication Publication Date Title
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
US20120079346A1 (en) Simulated error causing apparatus
CN112380046B (zh) 计算结果校验方法、系统、装置、设备及存储介质
US10585668B2 (en) Processor testing using randomly generated branch instructions
CN111078459B (zh) 半导体芯片的测试方法、装置及系统
CN110727597B (zh) 一种基于日志排查无效代码补全用例的方法
US9734008B2 (en) Error vector readout from a memory device
CN112395129A (zh) 存储校验方法、装置、计算芯片、计算机设备及存储介质
CN115408730A (zh) 数据处理方法、芯片、电子设备及存储介质
US9733870B2 (en) Error vector readout from a memory device
CN106531224B (zh) 一种基于sram型fpga的ram数据可靠性加固装置及方法
CN116930727B (zh) 基于电路板的芯片检测方法
CN117391099B (zh) 智能卡的数据下载及校验方法及其系统、存储介质
CN116670652A (zh) 在远程执行设备中提供基于主机的错误检测能力
WO2022100576A1 (zh) 校验方法、系统、装置、计算芯片、计算机设备及介质
CN105023616A (zh) 一种基于汉明码存取数据的方法及集成随机存取存储器
CN114639437B (zh) 存储器的测试方法、装置、设备及存储介质
US8554522B2 (en) Detection of design redundancy
CN113010114A (zh) 一种数据处理方法、装置、计算机设备及存储介质
CN115938451A (zh) 测试方法及测试系统
CN115910183A (zh) 测试方法及测试系统
US10579470B1 (en) Address failure detection for memory devices having inline storage configurations
CN110471829B (zh) 软件代码测试覆盖率的检查方法及装置
US11609813B2 (en) Memory system for selecting counter-error operation through error analysis and data process system including the same
US8806318B2 (en) Fault position determining circuit, storage device and information processing apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210223