CN112368896B

CN112368896B - 电子装置及过电流保护电路

Info

Publication number: CN112368896B
Application number: CN202080002665.XA
Authority: CN
Inventors: 盛健健; 管要宾
Original assignee: Innoscience Zhuhai Technology Co Ltd
Current assignee: Innoscience Zhuhai Technology Co Ltd
Priority date: 2020-05-20
Filing date: 2020-05-20
Publication date: 2023-05-02
Anticipated expiration: 2040-05-20
Also published as: US20220376490A1; CN112368896A; WO2021232286A1; US11721969B2

Abstract

本公开涉及一种电子装置。所述电子装置包括第一III族氮化物晶体管和过电流保护电路OCP。所述OCP电路包括输入装置和检测装置。所述输入装置被配置成接收控制信号并产生第一电压到所述第一III族氮化物晶体管的栅极。所述检测装置被配置成如果所述第一III族氮化物晶体管的漏极处的电流小于预定值则产生具有第一逻辑值的输出信号，并且如果所述第一III族氮化物晶体管的所述漏极处的所述电流等于或大于所述预定值则产生具有第二逻辑值的所述输出信号，其中所述第一逻辑值与所述第二逻辑值不同。

Description

电子装置及过电流保护电路

技术领域

本公开涉及一种具有过电流保护(OCP)电路的电子装置，并且具体地涉及一种具有OCP电路的III-V族电子装置。

背景技术

包括直接带隙半导体的组件，例如，包括III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件，由于其特性可以在各种条件下或在各种环境(例如，在不同的电压和频率下)中操作或工作。

半导体组件可以包括异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)、高电子迁移率晶体管(HEMT)、调制掺杂FET(MODFET)等。

发明内容

在一些实施例中，电子装置包括第一III族氮化物晶体管和过电流保护电路(OCP)。OCP电路包括输入装置和检测装置。输入装置被配置成接收控制信号并产生第一电压到第一III族氮化物晶体管的栅极。检测装置被配置成如果第一III族氮化物晶体管的漏极处的电流小于预定值则产生具有第一逻辑值的输出信号，并且如果第一III族氮化物晶体管的漏极处的电流等于或大于预定值则产生具有第二逻辑值的输出信号，其中第一逻辑值与第二逻辑值不同。

附图说明

当结合附图阅读时，从以下详细描述中可以最好地理解本公开的一些实施例的方面。注意，各种结构可以不按比例绘制，并且为了讨论清楚，各种结构的尺寸可以任意增加或减小。

图1示出了根据本公开的一些实施例的电子装置的示意图；

图2示出了根据本公开的一些实施例的如图1所示的电子装置的不同节点处的电压的时序图。

图3示出了根据本公开的一些实施例的比较器的示意图；

图4A示出了根据本公开的一些实施例的延迟电路的示意图；

图4B示出了根据本公开的一些实施例的反相器的示意图；

图4C示出了根据本公开的一些实施例的反相器的示意图；

图4D示出了根据本公开的一些实施例的延迟电路的示意图；

图5示出了根据本公开的一些实施例的电子装置的示意图；

具体实施方式

以下公开提供了用于实现所提供的主题的不同特征的许多不同实施例或实例。下面描述组件和布置的具体实例。当然，这些仅仅是实例，并不旨在限制。在本公开中，对在后续所描述的第二特征之上或上面的第一特征的形成的参考可以包括其中以直接接触的方式形成第一和第二特征的实施例，并且还可以包括其中可以在第一和第二特征之间形成附加特征使得第一和第二特征可以不直接接触的实施例。此外，本公开可以在各个实例中重复参考数字和/或字母。这种重复是为了简单和清楚的目的，其本身并不表示所讨论的各种实施例和/或配置之间的关系。

下面详细讨论本公开的实施例。然而，应当理解，本公开提供了许多可应用的概念，这些概念可以在各种各样的特定上下文中体现。所讨论的具体实施例仅仅是说明性的，并不限制本公开的范围。

直接带隙材料，例如III-V族化合物，可以包括但不限于，例如，砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、砷化铟镓(InGaAs)、砷化铝镓(AlGaAs)等。

图1示出了根据本公开的一些实施例的电子装置100的示意图；电子装置100包括晶体管T1和过电流保护(OCP)电路110。

在一些实施例中，晶体管T1可以由直接带隙材料形成或包括直接带隙材料，例如III-V化合物，其包括但不限于例如GaAs、InP、GaN、InGaAs和AlGaAs。在一些实施例中，晶体管T1是GaN基晶体管。在一些实施例中，晶体管T1可以包括高电子迁移率晶体管(HEMT)。

晶体管T1可以具有栅极、漏极和源极。在一些实施例中，晶体管T1可以是或包括“常断”型晶体管。例如，在操作中，如果施加在晶体管T1的栅极和源极之间的电压(即V_gs)等于或大于晶体管T1的阈值电压(V_th)，则可以导通晶体管T1以接触电流I_T1(例如，从漏极到源极)。如果施加在晶体管T1的栅极和源极之间的电压(即V_gs)小于晶体管T1的阈值电压(V_th)，则晶体管T1将关断。在其它实施例中，晶体管T1根据不同的设计规范可以是或包括“常通”型晶体管。

在一些实施例中，晶体管T1可以是功率装置(例如，功率晶体管)或功率装置的一部分。例如，与普通晶体管相比，晶体管T1可以被配置成传导相对大量的电流I_T1(例如几百毫安或更多)。例如，与普通晶体管相比，晶体管T1可以具有相对大的击穿电压(例如几百伏或更高)。

OCP电路110电连接到晶体管T1以防止晶体管T1由于流过晶体管T1的意外高电流(例如，电流I_T1大于预定电流量)而损坏。如图1所示，OCP电路110可以电连接在晶体管T1的栅极和漏极之间。在一些实施例中，OCP电路110具有被配置成接收输入信号(例如，电压V13和/或电流I_T1)的输入端和被配置成输出输出信号Vout的输出端。在一些实施例中，OCP电路110还包括触发(或启用)端子，所述触发(或启用)端子被配置成接收控制信号Vin以确定是否能够启用OCP电路110。在一些实施例中，由OCP电路110接收的控制信号Vin可以包括脉宽调制(PWM)信号或任何其它合适的信号。在一些实施例中，OCP电路110可以连接到信号发生器(例如，PWM发生器，图中未示出)以接收控制信号Vin。

在操作中，OCP电路110被配置成从例如信号发生器接收控制信号Vin，并基于晶体管T1的电流I_T1的值在输出端产生输出信号Vout。例如，OCP电路110被配置成检测晶体管T1的电流I_T1是否达到或超过预定值。在晶体管T1的电流I_T1低于预定值的情况下，OCP电路110被配置成输出具有逻辑值(例如，逻辑值“0”或“1”)的输出信号Vout。在晶体管T1的电流I_T1达到或超过预定值的情况下，OCP电路110被配置成输出具有相反逻辑值(例如，逻辑值“1”或“0”)的输出信号Vout。

在一些实施例中，输出信号Vout可以用于确定是否应当启动或启用过电流保护机制。例如，可以将输出信号Vout传输到信号发生器以控制由信号发生器产生的控制信号Vin的逻辑值。例如，如果晶体管T1的电流I_T1低于预定值，则OCP电路110被配置成将具有逻辑值“0”的输出信号Vout发送到信号发生器，并且信号发生器被配置成将具有逻辑值“1”的控制信号Vin发送到OCP电路110以保持晶体管T1工作以传导电流I_T1。如果晶体管T1的电流I_T1达到或超过预定值，则OCP电路110被配置成将具有逻辑值“1”的输出信号Vout发送到信号发生器，并且信号发生器被配置成将具有逻辑值“0”的控制信号Vin发送到OCP电路110以关断晶体管T1，从而防止晶体管T1被过电流损坏。

在其它实施例中，由OCP电路110产生的输出信号Vout可以被发送到电子装置100的控制电路(图中未示出)。控制电路被配置成控制晶体管T1或电子装置100的任何其它电路。例如，在控制电路从OCP电路110接收到表示晶体管T1的电流I_T1达到或超过预定值的输出信号Vout的情况下，控制电路可以被配置成关断晶体管T1，或者导通其他保护电路以传导晶体管T1的电流I_T1或电流I_T1的一部分(例如，为了共享晶体管T1的电流I_T1或电流I_T1的一部分)。

在一些实施例中，如图1所示，OCP电路110可以包括反相器INV1、INV2、INV3、延迟电路111、晶体管T2、T3、T4、比较器CMP、电阻器R1、R2、R3和电容器C1。

反相器INV1被配置成接收控制信号Vin并产生具有与控制信号Vin的逻辑值相反的逻辑值的电压V11。反相器INV1连接到反相器INV2并将电压V11传输到反相器INV2。反相器INV2被配置成接收电压V11并生成具有与电压V11的逻辑值相反的逻辑值的电压V12。反相器INV2连接到晶体管T1的栅极并将电压V12传输到晶体管T1。在一些实施例中，晶体管T1可以基于电压V12导通或关断。例如，如果电压V12具有逻辑值“1”，则晶体管T1导通以传导电流I_T1。如果电压V12具有逻辑值“0”，则晶体管T1将关断。在一些实施例中，反相器INV1和INV2可以被称为OCP电路110的输入装置。

晶体管T2具有连接到晶体管T1的栅极的栅极、连接到晶体管T2的漏极的漏极并且具有连接到晶体管T4和电阻器R1源极。在一些实施例中，晶体管T2可以具有与晶体管T1的击穿电压相似的击穿电压(例如几百伏或更高)。在一些实施例中，在操作中，当晶体管T1关断或处于关断状态时，晶体管T1(和晶体管T2)的漏极处的电压V13可以高达数百伏。为了避免这种高电压V13损坏晶体管T3、T4和比较器CMP(其可以包括具有相对低的击穿电压的晶体管)，晶体管T2可以连接在晶体管T1的漏极和晶体管T4之间以用作高电压隔离晶体管。例如，晶体管T2可以被配置成维持其漏极和源极之间的高电压降(几百伏或更高)(即，V_DS)以确保电压V14、V15和V16不会损坏晶体管T3、T4和比较器CMP。例如，晶体管T2可以被配置成确保输入到比较器CMP的电压V16等于或小于提供给OCP电路110的电压(例如VCC)。

在一些实施例中，只要输入到晶体管T2的栅极的逻辑序列(或数据的逻辑值)与输入到晶体管T1的栅极的逻辑序列相同，晶体管T2的栅极就不必连接到晶体管T1的栅极。例如，可以直接连接晶体管T2的栅极以接收控制信号Vin，所述控制信号Vin具有与输入到晶体管T1的栅极的逻辑序列相同的逻辑序列。在一些实施例中，输入到晶体管T2的栅极的数据的逻辑电压可以不同于输入到晶体管T1的栅极的数据的逻辑电压。例如，在晶体管T2的栅极的具有逻辑值“1”的数据的逻辑电压可以不同于在晶体管T1的栅极的具有逻辑值“1”的数据的逻辑电压。在一些实施例中，输入到晶体管T2的栅极的高逻辑电压可以低到足以使连接到晶体管T2的源极的元件安全地工作。

晶体管T4的漏极连接到电源以接收所提供的电压VCC。晶体管T4的栅极连接到晶体管T4的源极和晶体管T2的源极。换句话说，晶体管T4被配置成二极管连接的晶体管，其可以用作二极管，其中其阴极连接到VCC并且阳极连接到晶体管T2的源极。因此，晶体管T4可以将电压V14限制或钳制为VCC加上晶体管T4的阈值电压(即VCC+V_th4)。

比较器CMP具有正输入、负输入和输出。比较器CMP的正输入连接到参考电压V_REF。比较器CMP的负输入通过电阻器R1和R3连接到晶体管T2的源极和晶体管T4的源极。比较器CMP的输出连接到反相器INV3。比较器CMP被配置成将负输入处的电压(即V16)与正输入处的电压(即V_REF)进行比较，并输出电压V18。反相器INV3被配置成接收电压V18并生成具有与电压V18的逻辑值相反的逻辑值的输出信号Vout。在一些实施例中，比较器CMP和反相器INV3可以被称为OCP电路110的检测装置。

在电压V16小于参考电压V_REF的情况下，比较器CMP被配置成输出具有逻辑值“1”的电压V18，并且反相器INV3被配置成输出具有逻辑值“0”的输出信号Vout。如上所述，在这种情况下，过电流保护机制将不会被启动或启用。在电压V16等于或大于参考电压V_REF的情况下，比较器CMP被配置成输出具有逻辑值“0”的电压V18，并且反相器INV3被配置成输出具有逻辑值“1”的输出信号Vout。如上所述，在这种情况下，过电流保护机制将被启动或启用。

在一些实施例中，反相器INV3可以是或包括施密特反相器(或施密特触发电路)，其具有通过施加正反馈实现的滞后。在操作中，反相器INV3的输出(例如，电压VOUT)被配置成保持其逻辑值直到反相器INV3的输入(例如，电压V18)充分改变以触发改变。例如，当反相器INV3的输入处的电压V18高于第一阈值电压时，反相器INV3可以被配置成输出具有逻辑值“1”的电压Vout，并且当反相器INV3的输入处的电压V18小于第二阈值电压(低于第一阈值电压)时，反相器INV3可以被配置成输出具有逻辑值“0”的电压Vout。当电压V18接近于反相器INV3的阈值电压时，反相器INV3的这种双阈值可以增强反相器INV3的稳定性。

电阻器R1连接在晶体管T2的源极和电阻器R3之间。电阻器R2连接在VCC和电阻R1之间。在一些实施例中，可以选择电阻器R1和R2来确定可以由晶体管T1消耗的峰值电流。例如，如果电流I_T1达到或超过峰值电流，则可以启用OCP电路110以保护晶体管T1。如果电流I_T1低于峰值电流，则可以禁用OCP电路110。例如，在OCP电路110被启用的情况下，晶体管T2将被导通，并且电压V14等于电压V13，并且电压V14(或V13)可以由以下等式表示，其中R_dson,T1表示当晶体管T1被导通时晶体管T1的等效电阻：

V14＝V13＝I_T1×R_dson,T1 等式1

另外，由于没有电流流过电阻器R3，电压V15等于电压V16。电压V15(或V16)可由以下等式表示：

如上所述，当电压V16等于或大于参考电压V_REF时，OCP电路110被配置成输出具有逻辑值“1”的输出信号Vout，以启动或启用过电流保护机制。因此，峰值电流Ipeak可以由以下等式确定：

因此，可以通过选择电阻器R1和R2的值来确定峰值电流Ipeak。在操作中，如果电流I_T1达到或超过峰值电流Ipeak，则电压V15和V16增加，并且电压V16将等于或大于参考电压V_REF。然后，比较器CMP被配置成输出具有逻辑值“0”的电压V18，并且反相器INV3被配置成输出具有逻辑值“1”的输出信号Vout，以启动或启用过电流保护机制。

在一些实施例中，如图1所示，晶体管T3具有连接到电阻器R1、R2和R3的漏极、接地的源极。延迟电路111连接在反相器INV1的输出和晶体管T3的栅极之间。延迟电路111被配置成以预定延迟时间将反相器INV1的输出处的信号(例如，电压V11)传输到晶体管T3的栅极(例如，电压V17)。例如，如图2所示，其示出了根据本公开的一些实施例的电子装置100的不同节点处的电压Vin、V11、V13和V17的时序图，电压V17相对于电压V11具有Tb的延迟。

如图2所示，当控制信号Vin从逻辑值“0”变为逻辑值“1”时，电压V11将从逻辑值“1”变为逻辑值“0”。电压V12将从逻辑值“0”变为逻辑值“1”，以导通晶体管T1来传导电流I_T1，并且晶体管T1的漏极处的电压V13将被下拉。然而，当晶体管T1的栅极处的电压V12突然升高以导通晶体管T1时，由于晶体管T1的漏极和源极处的寄生电容和电感，将发生振铃(ringing)(如图2所示的由虚线圆圈2A包围的信号振荡)。在一些实施例中，如果振铃的幅度相对较大，则比较器CMP的负输入处的电压V16可能被上拉以错误地触发OCP电路110。

如图1和图2所示，延迟电路111被配置成以预定的延迟时间Tb将反相器INV1的输出处的信号(例如，电压V11)传输到晶体管T3的栅极以确保晶体管T3保持导通，直到电压V13的振铃结束或减轻。换句话说，在电压V13的振铃期间，晶体管T3可以被配置成传导电流并将晶体管T3的漏极保持在相对低的电压。这可以防止比较器CMP的负输入处的电压V16被电压V13的振铃上拉以错误地触发OCP电路110。

在一些实施例中，电容器C1连接在电阻器R3和地之间。电容器C1和电阻器R3可以用作滤波器(例如低通滤波器)，以对比较器CMP的负输入的节点处的高频噪声(例如振铃，抖动等)进行滤波。这可以防止OCP电路110被高频噪声触发，并且进一步提高OCP电路110的稳定性。

在一些实施例中，热敏电阻(或硅基电流感测电路、硅基OCP电路等)和晶体管T1(例如，III族氮化物晶体管)分立地设置在电路板(例如，印刷电路板(PCB)或母板)上，并且在封装级或电路板级彼此电连接以检测晶体管T1的电流I_T1。尽管设计硅基电路(其中可以使用NMOS和PMOS)更加灵活，但是在封装级或电路板级将硅基电路与III族氮化物电路装置连接将增加制造成本、封装成本、电路板上所消耗的面积，并且由于在封装级和/或电路板级所需的互连而导致增多的寄生电感、电容和电阻。

根据图1的实施例，OCP电路110和晶体管T1被单片集成。例如，OCP电路110和晶体管T1可以形成在单个衬底(例如，硅(Si)衬底，掺杂Si的衬底，碳化硅(SiC)衬底或具有合适材料的其它衬底)上。例如，晶体管T1、T2、T3、T4可以由直接带隙材料形成或包括直接带隙材料，例如III-V化合物，其包括但不限于例如GaAs、InP、GaN、InGaAs和AlGaAs。例如，每个晶体管T1、T2、T3、T4都是GaN基晶体管(或III族氮化物晶体管)。例如，每个晶体管T1、T2、T3、T4可以包括HEMT。因此，可以减小电子装置100的尺寸和制造成本。此外，也可以减轻寄生电感、电容和电阻问题。

图3示出了根据本公开的一些实施例的比较器300的示意图；在一些实施例中，比较器300可以是如图1所示的比较器CMP或比较器CMP的一部分。比较器300包括晶体管T31、T32、电阻器R31、R32和电流源Ib。

晶体管T31具有栅极、漏极和源极。晶体管T31的栅极可以用作比较器300的正输入。例如，晶体管T31的栅极被连接以接收参考电压V_REF，如图1所示。晶体管T31的源极连接到电流源Ib。晶体管T31的漏极连接到电阻器R31。

晶体管T32具有栅极、漏极和源极。晶体管T32的栅极可以用作比较器300的负输入。例如，晶体管T32的栅极可以被连接到电阻器R3以接收电压V16，如图1所示。晶体管T32的源极连接到电流源Ib。晶体管T32的漏极连接到电阻器R32。晶体管T32的漏极可以用作比较器300的输出。例如，晶体管T32的漏极可以被配置成将电压V18输出到反相器INV3，如图1所示。

电阻器R31连接在晶体管T31的漏极和VCC之间。电阻器R32连接在晶体管T32的漏极和VCC之间。在操作中，晶体管T31和晶体管T32的栅极之间的电压差将在比较器300的输出Vo处被电阻器R31和R32感测和放大。

图4A示出了根据本公开的一些实施例的延迟电路400的示意图；在一些实施例中，延迟电路400可以是延迟电路111或延迟电路111的一部分，如图1所示。在一些实施例中，延迟电路400可以包括反相器INV5、INV6和电容器C41。在一些实施例中，延迟电路400可以包括2N个反相器，这取决于不同的规范，其中N是大于1的整数。

反相器INV5具有连接到反相器INV1的输出的输入以接收电压V11，如图1所示。反相器INV5具有连接到电容器C41和反相器INV6的输入的输出。反相器INV6具有连接到晶体管T3的栅极的输出以输出电压V17，如图1所示。

图4B示出了根据本公开的一些实施例的反相器INV5的示意图；反相器INV5可以包括晶体管T41和T42。晶体管T41的栅极连接到晶体管T42的栅极。晶体管T41的源极接地。晶体管T41的漏极连接到晶体管T42的源极和电容器C41。晶体管T42的漏极连接到VCC。在一些实施例中，可以选择晶体管T41、T42的尺寸(例如纵横比)和电容器C41的值以确定延迟电路400的延迟时间。

图4C示出了根据本公开的一些实施例的反相器INV5的示意图；反相器INV5可以包括晶体管T43和电阻器R41。晶体管T43的源极接地。晶体管T43的漏极连接到电阻器R41和电容器C41。在一些实施例中，可以选择晶体管T43的尺寸(例如纵横比)以及电阻器R41和电容器C41的值以确定延迟电路400的延迟时间。

图4D示出了根据本公开的一些实施例的延迟电路400'的示意图；在一些实施例中，延迟电路400'可以是延迟电路111或延迟电路111的一部分，如图1所示。在一些实施例中，延迟电路400'类似于延迟电路400，除了延迟电路400'还包括连接在反相器INV5和反相器INV6之间的电阻器R42。在一些实施例中，可以选择电阻器R42的值以确定延迟电路400'的延迟时间。

图5示出了根据本公开的一些实施例的电子装置500的示意图；电子装置500包括如图1所示的晶体管T1和OCP电路510。在一些实施例中，OCP电路510类似于如图1所示的OCP电路110，并且下面将描述它们之间的一些差异。

参考图5，在一些实施例中，如图1所示的晶体管T4可以由二极管D51代替。二极管D51具有连接到晶体管T2的源极的阳极和连接到VCC的阴极。

在一些实施例中，OCP电路510还包括晶体管T51。晶体管T51的栅极连接到晶体管T1的栅极和晶体管T2的栅极。T51的漏极连接到电阻器R1和R2。晶体管T51的源极连接到晶体管T3的漏极和电阻器R3。在一些实施例中，当晶体管T51导通时，晶体管T51可以用作电阻器。由于当晶体管T51断开时没有电流流过晶体管T51，因此可以降低OCP电路510的功耗。

在一些实施例中，如图1所示的比较器CMP可以由反相器INV51代替。反相器INV51的输入连接到电阻器R3和电容器C1。反相器INV51的输出连接到反相器INV3的输入。在反相器INV51的输入处的电压V51小于反相器INV51的阈值电压(即，逻辑反相电平)的情况下，反相器INV51被配置成输出具有逻辑值“1”的电压V52并且反相器INV3被配置成输出具有逻辑值“0”的输出信号Vout。如上所述，在这种情况下，过电流保护机制将不会被启动或启用。在电压V51等于或大于反相器INV51的阈值电压的情况下，反相器INV51被配置成输出具有逻辑值“0”的电压V51并且反相器INV3被配置成输出具有逻辑值“1”的输出信号Vout。如上所述，在这种情况下，过电流保护机制将被启动或启用。

在一些实施例中，反相器INV51可以是或包括施密特反相器(或施密特触发电路)，其具有通过施加正反馈实现的滞后。在操作中，反相器INV51的输出被配置成保持其逻辑值，直到反相器INV51的输入充分改变以触发改变为止。例如，当反相器INV51的输入处的电压V51高于第一阈值电压时，反相器INV51可以被配置成输出具有逻辑值“1”的电压V52，并且当反相器INV51的输入处的电压V51小于第二阈值电压(低于第一阈值电压)时，反相器INV51可以被配置成输出具有逻辑值“0”的电压V52。当电压V51接近于反相器INV51的阈值电压时，反相器INV51的这种双阈值可以增强反相器INV51的稳定性。

根据图5的实施例，由于图1所示的比较器CMP被反相器INV51代替，因此不需要参考电压，这将降低OCP电路510的功耗和设计OCP电路510的复杂性。

在一些实施例中，类似于图1所示的电子装置100，晶体管T1的峰值电流Ipeak可以由以下等式确定，其中V_TH是反相器INV51的阈值电压：

因此，可以通过选择电阻器R1和R2的值来确定峰值电流Ipeak。在操作中，如果电流I_T1达到或超过峰值电流Ipeak，则电压V51将等于或大于反相器INV51的阈值电压。然后反相器INV51被配置成输出具有逻辑值“0”的电压V52，反相器INV3被配置成输出具有逻辑值“1”的输出信号Vout，以启动或启用过电流保护机制。

空间描述，例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶”、“底”、“垂直”、“水平”、“侧”、“较高”、“较低”、“上面”、“下面”等，是相对于附图中所示的取向来指示的，除非另有说明。应当理解，这里使用的空间描述仅用于说明的目的，并且这里描述的结构的实际实现可以以任何取向或方式在空间上布置，只要本公开的实施例的优点不被这种布置偏离。

如本文所用，术语“大约”、“基本上”、“基本”和“约”用于描述和说明小的变化。当与事件或情况结合使用时，该术语可以指其中事件或情况精确发生的情况以及其中事件或情况非常近似地发生的情况。例如，当与数值结合使用时，这些术语可以指小于或等于该数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。例如，如果两个数值之间的差小于或等于这些值的平均值的±10％，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％，则这两个数值可被认为是“基本上”相同或相等的。

如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，则两个表面可被认为是共面的或基本上共面的。

如本文所用，单数术语“一”、“一种”和“所述”可包括复数指代物，除非上下文另外明确指出。

如本文所用，术语“传导的”、“导电的”和“导电性”是指传输电流的能力。导电材料通常表示对电流的流动表现出很小或没有阻碍的那些材料。导电性的一种量度是西门子每米(S/m)。典型地，导电材料是具有大于约10⁴S/m，例如至少10⁵S/m或至少10⁶S/m的电导率的材料。材料的导电性有时会随温度而变化。除非另有说明，材料的导电性在室温下测量。

另外，量、比率和其它数值有时在本文中以范围形式给出。应当理解，这样的范围格式是为了方便和简洁而使用的，并且应当被灵活地理解为包括明确指定为范围的界限的数值，而且还包括包含在该范围内的所有单独的数值或子范围，其中每个数值和子范围被视为已明确指定。

虽然已经参考本发明的具体实施例描述和说明了本发明，但是这些描述和说明不是限制性的。本领域内的技术人员应当理解，在不脱离由所附权利要求限定的本公开的真实精神和范围的情况下，可以进行各种改变并且可以替换等同物。附图不必按比例绘制。由于制造过程和公差，本公开中的技术再现与实际设备之间可能存在区别。可以存在没有具体示出的本公开的其它实施例。说明书和附图被认为是说明性的而不是限制性的。可以进行修改以使特定的情况、材料、物质组成、方法或过程适应本公开的目的、精神和范围。所有这些修改都在所附权利要求的范围内。虽然已经参考以特定顺序执行的特定操作描述了在此公开的方法，但是应当理解，在不脱离本公开的教导的情况下，这些操作可以被组合、细分或重新排序以形成等效方法。因此，除非在此特别指出，否则操作的顺序和分组不是对本发明的限制。

Claims

1.一种电子装置，其包含：

第一III族氮化物晶体管；

过电流保护OCP电路，其包含：

输入装置，其被配置成接收控制信号并产生第一电压到所述第一III族氮化物晶体管的栅极；以及

检测装置，其被配置成如果所述第一III族氮化物晶体管的漏极处的电流小于预定值则产生具有第一逻辑值的输出信号，并且如果所述第一III族氮化物晶体管的所述漏极处的所述电流等于或大于所述预定值则产生具有第二逻辑值的所述输出信号，其中所述第一逻辑值与所述第二逻辑值不同，其中所述检测装置进一步包含比较器以及第一反相器，所述比较器具有被配置成接收参考电压的第一输入、被配置成接收第二电压的第二输入和被配置成输出第三电压的输出，所述第一反相器具有被配置成接收所述第三电压的输入和被配置成输出所述输出信号的输出；

高电压隔离装置，连接在所述第一III族氮化物晶体管的所述漏极和所述比较器的所述第二输入之间，所述高电压隔离装置包含第二III族氮化物晶体管，所述第二III族氮化物晶体管具有栅极，所述栅极被配置成接收具有与输入到所述第一III族氮化物晶体管的所述栅极的数据的逻辑值相同的逻辑值的数据；以及

第三III族氮化物晶体管，其具有连接到电源以接收所提供的电压的漏极，并具有栅极和源极，且所述第三III族氮化物晶体管栅极和所述源极都连接到所述第二III族氮化物晶体管的源极。

2.根据权利要求1所述的电子装置，其中所述输入装置包含：

第二反相器，其具有被配置成接收所述控制信号的输入和输出；以及

第三反相器，其具有连接到所述第二反相器的所述输出的输入和连接到所述第一III族氮化物晶体管的所述栅极的输出。

3.根据权利要求1所述的电子装置，其中所述检测装置被配置成如果所述第二电压小于所述参考电压则输出具有所述第一逻辑值的所述输出信号，并且如果所述第二电压等于或大于所述参考电压则输出具有所述第二逻辑值的所述输出信号。

4.根据权利要求1所述的电子装置，其进一步包含：

第一电阻器，其连接在所述第二III族氮化物晶体管的所述源极和所述比较器的所述第二输入之间；以及

第二电阻器，其连接在所述电源和所述第一电阻器之间。

5.根据权利要求4所述的电子装置，其中所述预定值由以下等式确定：

其中Ipeak表示所述预定值、V_REF表示所述参考电压、R1表示所述第一电阻器、R2表示所述第二电阻器、VCC表示由所述电源提供的所述所提供的电压以及R_d56n,T1表示当所述第一III族氮化物晶体管导通时所述第一III族氮化物晶体管的等效电阻。

6.根据权利要求4所述的电子装置，其进一步包含：

第四III族氮化物晶体管，其具有连接到所述第一电阻器和所述第二电阻器的漏极、接地的源极；以及

延迟电路，其连接在所述输入装置和所述第四III族氮化物晶体管的栅极之间。

7.根据权利要求6所述的电子装置，其中所述延迟电路进一步包含：

第四反相器，其具有连接到所述输入装置的输入和输出；

第五反相器，其具有连接到所述第四反相器的所述输入的输入和连接到所述第四III族氮化物晶体管的所述栅极的输出；以及

第一电容器，其连接在所述第四反相器的所述输出与地之间。

8.根据权利要求4所述的电子装置，其进一步包含：

第三电阻器，其连接在所述第一电阻器和所述比较器的所述第二输入之间；以及

第二电容器，其连接在所述比较器的所述第二输入和地之间。

9.根据权利要求1所述的电子装置，其中所述检测装置进一步包含：

第六反相器，其具有连接到所述第一III族氮化物晶体管以接收第四电压的输入和被配置成输出第五电压的输出；以及

第七反相器，其具有被配置成接收所述第五电压的输入和被配置成输出所述输出信号的输出。

10.根据权利要求9所述的电子装置，其中所述检测装置被配置成如果所述第四电压小于所述第六反相器的阈值电压则输出具有所述第一逻辑值的所述输出信号，并且如果所述第四电压等于或大于所述第六反相器的所述阈值电压则输出具有所述第二逻辑值的所述输出信号。

11.根据权利要求9所述的电子装置，其进一步包含：

第五III族氮化物晶体管，其具有连接到所述第一III族氮化物晶体管的所述栅极的栅极和连接到所述第一III族氮化物晶体管的所述漏极的漏极；

二极管，其具有被连接以接收所提供的电压的阴极和连接到所述第五III族氮化物晶体管的源极的阳极。

12.根据权利要求11所述的电子装置，其进一步包含：

第六III族氮化物晶体管，其具有连接到所述第一III族氮化物晶体管的所述栅极的栅极和连接到所述第六反相器的所述输入的源极；

第四电阻器，其连接在所述第五III族氮化物晶体管的所述源极和所述第六III族氮化物晶体管的漏极之间；以及

第五电阻器，其连接在所述电源和所述第六III族氮化物晶体管的所述漏极之间。

13.根据权利要求1的电子装置，其中所述第一III族氮化物晶体管是功率装置或功率装置的一部分。