CN112366274B - 一种n-型半导体插层并五苯有机场效应晶体管及应用 - Google Patents

一种n-型半导体插层并五苯有机场效应晶体管及应用 Download PDF

Info

Publication number
CN112366274B
CN112366274B CN202011153410.1A CN202011153410A CN112366274B CN 112366274 B CN112366274 B CN 112366274B CN 202011153410 A CN202011153410 A CN 202011153410A CN 112366274 B CN112366274 B CN 112366274B
Authority
CN
China
Prior art keywords
film
pentacene
type
intercalation
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011153410.1A
Other languages
English (en)
Other versions
CN112366274A (zh
Inventor
康利民
王一如
殷江
夏奕东
刘治国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202011153410.1A priority Critical patent/CN112366274B/zh
Publication of CN112366274A publication Critical patent/CN112366274A/zh
Application granted granted Critical
Publication of CN112366274B publication Critical patent/CN112366274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种利用n‑型半导体插层提升并五苯有机场效应晶体管工作性能的方法，在结构为栅电极/绝缘层/聚合物介质薄膜/并五苯/源(漏)电极的有机场效应晶体管器件中，在绝缘层和聚合物介质薄膜之间设置一n‑型半导体薄膜插层；n‑型半导体插层厚度为1‑200nm；通过n‑型半导体插层中界面处的感生电子降低并五苯与聚合物介质界面处的空穴势垒高度，有效降低并五苯有机半导体晶体管的编程/擦除工作电压；通过调节n‑型半导体插层中n‑型载流子数量调节并五苯与聚合物介质界面处的空穴势垒高度至合理的范围，使并五苯有机场效应晶体管器件具有较低的工作电压，较快的编程/擦除速度，良好的编程/擦除可靠性及数据保持能力。

Description

一种n-型半导体插层并五苯有机场效应晶体管及应用
技术领域
本发明属于有机半导体存储技术领域，具体涉及一种利用n-型半导体插层提升并五苯有机场效应晶体管工作性能的方法及应用。
背景技术
过去二十几年来由于在从射频识别标签到柔性及大面积显示等领域的应用前景，基于有机场效应晶体管的非易失性电子器件获得了人们非常多的关注【1，2】。为了促进有机场效应器件的实际应用，人们在研究诸如p-型沟道材料，n-型沟道材料及聚合物等电荷俘获材料方面花费了大量的精力。作为最有潜力的p-型沟道材料之一，具有5个苯环的平面型分子结构的小分子半导体材料并五苯(pantacene)已经被广泛应用于有机半导体场效应器件的研究中。研究表明聚苯乙烯(PS),聚(2-乙烯基萘)(PVN)，聚α-甲基苯乙烯(PαMS)等作为电荷俘获介质的并五苯有机场效应晶体管在较高的工作电压下其转移特性曲线显示了大的存储窗口【3】。在以PαMS为电荷存储介质的并五苯有机场效应晶体管器件中Baeg等人使用200V/1μs的脉冲电压对器件开展了编程操作，并使用-100V/1μs的脉冲对器件开展了擦除操作【1】。在以苯乙烯-聚4-乙烯吡啶嵌段共聚物(PS-b-P4VP)为电荷俘获介质的并五苯有机场效应器件中，Leong等人使用-30V/1s的脉冲电压开展了编程操作，并使用100V/30s的脉冲开展了擦除操作【4】。以具有如此高的脉冲幅值或如此长的脉冲宽度的脉冲电压对并五苯有机场效应器件开展编程/擦除操作并不满足现代电子器件应用的工业标准。因此，至今为止以聚合物薄膜作为电荷俘获介质的并五苯有机场效应晶体管器件还没有得到实际应用。
针对以聚合物薄膜作为电荷俘获介质的并五苯有机场效应晶体管器件为背景，人们开展了多方面的基础研究。理论和实验研究结果【5，6】都表明，在并五苯/聚合物界面处的并五苯薄膜中靠近界面处存在与外界环境因素(如氢和氧气等)有关的带正电的缺陷，所带正电荷的体密度高达4╳1018cm-3【7】。该带正电的缺陷层厚度约1.5nm，由于缺陷的形成该薄层已经不具有半导体特性。该薄层所带正电荷形成的电场方向指向p-型半导体并五苯薄膜，对并五苯薄膜中的空穴(hole)往聚合物薄膜中迁移起阻碍作用，此带正电的缺陷层起正电荷势垒的作用，该正电荷势垒的存在导致了以聚合物薄膜作为电荷俘获介质的并五苯有机场效应存储器件的高工作电压。
本发明小组CN2019113368508一种提升并五苯有机场效应晶体管工作性能的方法，在结构为栅电极/绝缘层/聚合物介质薄膜/并五苯/源与漏电极的有机场效应晶体管器件中，聚合物介质和并五苯之间设置一n-型半导体薄膜过渡层；n-型半导体过渡层厚度为1-100nm；n-型半导体薄膜是结晶态薄膜、半晶态薄膜或者非晶态薄膜。通过n-型半导体过渡层中界面处的感生电子降低并五苯与电荷俘获介质界面处的空穴势垒高度，有效降低并五苯有机半导体晶体管的编程/擦除工作电压；通过n-型半导体过渡层中电离施主所形成的带正电的空间电荷区阻碍聚合物介质薄膜中被俘获的正电荷(空穴)逃逸到并五苯薄膜中，提高并五苯有机半导体晶体管器件的编程/擦除可靠性及数据保持能力，提升并五苯有机场效应晶体管工作性能。
参考文献：
1.Baeg,K.,-J,Noh,Y.Y.,Ghim,J.,Kang,S.J.,Lee,H.Kim,D.Y.,Organic Non-volatile Memory Based on Pentancene Field-Effect Transistors Using aPolymeric Gate Electret.,Adv.Mater.18,3179-3183(2006).
2.Dimitrakopoulos,C.D.&Malenfant,P.R.Adv.Mater.14,99-117(2002).
3.Baeg,K.,J.,Noh Y.Y.,Ghim J.,Lim B.,Kim D.Y.,Polarity Effects ofPolymer Gate Electrets on Non-Volatile Organic Field-Effect TransistorMemory,Adv.Funct.Mater.18,3678-3685(2008).
4.Leong,W.L.,Mathews,N.,Mhaisalkar,S.,Lam Y.M.,Chen,T.,Lee,S.,Micellar poly(styrene-b-4-vinypyridine)-nanoparticle hybrid system for non-volatile organic transistor memory,J.Mater.Chem.19,7354-7361(2009).
5.Knipp,D,Street,R.A.,Volkel,A.and Ho,J.,Pentacene thin filmtransistors on inorganic dielectrics:Morphology,structural properties,andelectronic transport,J.Appl.Phys.93,347-355(2003).
6.Northrup J.E.,Chabinyc M.L.,Gap states in organic semiconductors:Hydrogen-and Oxygen-induced states in pentacene,Phys.Rev.B 68,041202(R):1-4(2003).
7.Kalb,W.L.,Mattenberger,K.and Batlogg,B.,Oxygen-related traps inpentacene thin films:Energetic position and implications for transistorperformance,Phys.Rev.B,78,035334:1-11(2008).
发明内容
本发明的目的在于，针对上述问题，本发明提出一种利用n-型半导体插层提升并五苯有机场效应晶体管工作性能的方法，促进其实际应用。在CN201911336850.8的中国发明专利提出了一种在并五苯/聚合物界面引入n-型半导体过渡层来提升并五苯有机场效应晶体管存储器件性能的方法。在其基础之上，再提出通过n-型半导体间接插层来提升并五苯有机场效应晶体管存储器件性能的方法。
本发明的技术方案是，一种在聚合物/绝缘层界面引入n-型半导体插层提升并五苯有机场效应晶体管存储器件性能的方法，传统的有机场效应晶体管器件的结构为：栅电极/绝缘层/聚合物介质薄膜/并五苯/源(漏)电极；本发明在绝缘层和聚合物介质薄膜之间增加一层n-型半导体薄膜插层；栅电极1为电阻率小于0.005Ω·㎝的导体；绝缘层介质薄膜2为绝缘体；n-型半导体薄膜3是n-型无机半导体薄膜，也可以是n-型有机半导体薄膜；聚合物介质薄膜4为电荷俘获介质，聚合物介质优选聚苯乙烯(PS),聚(2-乙烯基萘)(PVN)，聚α-甲基苯乙烯(PαMS)等，但不仅限于这几种，厚度为1-100nm；并五苯5厚度为1-100nm；源漏电极6厚度为50-200nm。
本发明中上述并五苯有机场效应晶体管结构为底栅型结构，从下到上分别是栅电极/绝缘层/n-型半导体薄膜/聚合物介质薄膜/并五苯/源(漏)电极；或为顶栅型结构，从下到上分别是源(漏)电极/并五苯/聚合物介质薄膜/n-型半导体薄膜/绝缘层/栅电极；两种结构从本质上并无差别，所以这两种结构都属于本发明的范围。
n-型半导体薄膜为n-型无机半导体薄膜，包括硒化锌(ZnSe)、硫化锌(ZnS)、氧化锌(ZnO)、铟镓锌氧化物(IGZO)，或缺氧的氧化物薄膜，或缺氧的复合氧化物薄膜，如TiO1-δ,ZrHfO2-δ等；制备方法包括磁控溅射法，热蒸发方法，或电子束蒸发方法，其厚度范围为1-200nm，是结晶态薄膜或非晶态薄膜。
n-型半导体薄膜还可以是n-型有机半导体薄膜，具体分为n-型小分子薄膜和n-型聚合物薄膜，如N-N”-二3-正戊烷基-3,4,9,10-苝二酰亚胺(PTCDI-C13)、N-N”-二正十三烷基-3,4,9,10-苝二酰亚胺(EP-PDI)、N-N”-二苯基-1,4,5,8-奈二酰亚胺(NDI)等，但不限于上述几种有机薄膜；n-型半导体薄膜是结晶态薄膜、半晶态薄膜或者非晶态薄膜。n-型有机半导体薄膜制备方法包括溶液方法，如甩胶法(spin-coating)，溶胶-凝胶法(sol-gel)，或喷涂法(spray)，或丝网印刷法(silk-screen printing)，喷墨打印法(ink-jetting)等，或热蒸发方法，或其他类似的物理及化学薄膜制备方法；其厚度范围为1-100nm。
n-型半导体薄膜还可以为两种n-型半导体复合结构薄膜；可以是在n-型有机半导体薄膜表面再制备一层n-型无机半导体薄膜，或在n-型有机半导体薄膜表面再制备一层n-型聚合物薄膜；复合结构薄膜中n-型有机半导体薄膜的厚度为0.5-60nm，n-型无机半导体薄膜的厚度为0.5-60nm，但是复合结构薄膜的厚度为1-100nm。
并五苯的制备方法包括溶液方法，如甩胶法(spin-coating)，溶胶-凝胶法(sol-gel)，或喷涂法(spray)，或丝网印刷法(silk-screen printing)，喷墨打印法(ink-jetting)等，或热蒸发方法，或其他类似的物理及化学薄膜制备方法；其厚度范围为1-50nm。
聚合物介质薄膜具有俘获电荷的作用，聚合物介质优选PS，PVN，或其它任何具有电荷俘获能力的有机薄膜，但不仅限于这几种，其厚度范围为1nm-100nm。
绝缘层介质薄膜可以是二氧化硅、氧化铝等绝缘体，其作用是阻挡被聚合物俘获的电荷逃逸到栅电极。
栅电极可以是金属、导电氮化物或导电氧化物材料；底栅型场效应晶体管的栅电极还可以是n-型重掺高导硅或者p-型重掺高导硅等半导体材料；底栅型场效应晶体管的栅电极还可以是柔性的带导电涂层的基板。
所述方法得到的并五苯有机场效应晶体管存储器件，有机场效应晶体管器件的结构为底栅型：从下到上分别是栅电极/绝缘层/n-型半导体薄膜插层/聚合物介质薄膜/并五苯/源(漏)电极；有机场效应晶体管器件的结构或为顶栅型，从下到上分别是源(漏)电极/并五苯/聚合物介质薄膜/n-型半导体薄膜插层/绝缘层/栅电极。
在并五苯/聚合物介质界面处的并五苯薄膜中，靠近界面处的并五苯晶界处存在与外界环境因素(如氢气，或氧气，或水汽等)有关的带正电的缺陷，正电荷的体密度可以高达4×1018/cm3。该带正电的缺陷层厚度约1.5nm，由于缺陷的形成该缺陷层已经不具有半导体特性。该正电荷形成的电场方向指向p-型半导体并五苯薄膜，对并五苯薄膜中的空穴(hole)往聚合物薄膜中迁移起阻碍作用，此带正电的缺陷层起正电荷势垒的作用。正是该正电荷势垒的存在导致了以聚合物薄膜作为电荷俘获介质的并五苯有机场效应器件的高工作电压。
引入n-型半导体插层后，n-型半导体薄膜中由于并五苯靠近界面处带正电界面层的静电作用产生感应电荷，n-型半导体薄膜中电子被吸引到靠近聚合物介质的薄膜界面处，从而积累高密度的电子；而在n-型半导体薄膜内部离化的施主形成带正电的空间电荷区。由于聚合物/n-型半导体界面处高浓度电子的积累，使得并五苯/聚合物介质界面处总体的正电荷电场强度大幅减小，从而使得并五苯与聚合物介质界面处空穴势垒的高度大幅降低。并五苯与聚合物介质界面处空穴势垒高度的大幅降低使得驱动空穴载流子从并五苯进入聚合物，或驱动空穴载流子从聚合物返回并五苯的工作电压有效降低，即有效降低了有机半导体场效应晶体管器件的编程/擦除电压；通过调节n-型半导体插层中n-型载流子数量可以将并五苯与聚合物介质界面处的空穴势垒高度调节至合理的范围，使并五苯有机场效应晶体管器件具有良好的编程/擦除可靠性及数据保持能力，从而提升并五苯有机场效应晶体管的工作性能。
本发明的有益效果：在结构为栅电极/绝缘层/聚合物介质薄膜/并五苯/源(漏)电极的有机场效应晶体管器件中，在绝缘层和聚合物介质薄膜之间增加一n-型半导体插层薄膜，通过n-型半导体插层中与聚合物界面处的高密度感生电子降低并五苯与聚合物介质界面处的空穴势垒高度，有效降低并五苯有机半导体晶体管的编程/擦除工作电压；通过调节n-型半导体插层中n-型载流子数量将并五苯与聚合物介质界面处的空穴势垒高度至合理的范围，使并五苯有机场效应晶体管器件具有良好的编程/擦除可靠性及数据保持能力，从而提升并五苯有机场效应晶体管的工作性能。
本发明根据原先器件结构是:栅电极/绝缘层/聚合物介质薄膜/并五苯/源(漏)；CN201911336850.8的中国发明专利是在聚合物介质薄膜和并五苯之间插层；本发明是在绝缘层和聚合物介质薄膜之间插层，插层位置不同，最后得到的器件结构不一样，效果上也有不同，主要是调控性能更好，响应速度更快，都可以使器件性能得到提升。
附图说明
图1：基于一种利用n-型半导体插层提升并五苯有机场效应晶体管工作性能的方法的有机场效应晶体管的结构示意图，1为栅电极，2为绝缘层介质，3为n-型半导体插层，4为聚合物介质薄膜，5为并五苯，6为源漏电极；
图2：增加了ZnO插层的并五苯有机场效应晶体管的转移特性曲线，其中电荷俘获介质为聚(2-乙烯基萘)(PVN)，有机半导体层为并五苯；
图3：没有ZnO插层的并五苯有机场效应晶体管的转移特性曲线，其中电荷俘获介质为聚(2-乙烯基萘)(PVN)，有机半导体层为并五苯；
图4：增加了ZnO插层的并五苯有机场效应晶体管的抗疲劳特性曲线，其中电荷俘获介质为聚(2-乙烯基萘)(PVN)，有机半导体层为并五苯；
图5：增加了ZnO插层的并五苯有机场效应晶体管的擦写保持特性曲线，其中电荷俘获介质为聚(2-乙烯基萘)(PVN)，有机半导体层为并五苯；
图6：增加了IGZO插层的并五苯有机场效应晶体管的转移特性曲线，其中IGZO的生长参数为Ar:O2＝15:1，生长时间为1min，厚度为10nm，电荷俘获介质为聚(2-乙烯基萘)(PVN)，有机半导体层为并五苯；
图7：增加了IGZO插层的并五苯有机场效应晶体管的擦写保持特性曲线，其中IGZO的生长参数为Ar:O2＝15:1，生长时间为1min，厚度为10nm，电荷俘获介质为聚(2-乙烯基萘)(PVN)，有机半导体层为并五苯；
图8：增加了IGZO插层的并五苯有机场效应晶体管的转移特性曲线，其中IGZO的生长参数为Ar:O2＝15:1，生长时间为2min，厚度为20nm，电荷俘获介质为聚(2-乙烯基萘)(PVN)，有机半导体层为并五苯；
图9：增加了IGZO插层的并五苯有机场效应晶体管的擦写保持特性曲线，其中IGZO的生长参数为Ar:O2＝15:1，生长时间为2min，厚度为20nm，电荷俘获介质为聚(2-乙烯基萘)(PVN)，有机半导体层为并五苯；
图10：增加了IGZO插层的并五苯有机场效应晶体管的转移特性曲线，其中IGZO的生长参数为Ar:O2＝15:0.5，生长时间为1min，厚度为10nm，电荷俘获介质为聚(2-乙烯基萘)(PVN)，有机半导体层为并五苯；
图11：增加了IGZO插层的并五苯有机场效应晶体管的擦写保持特性曲线，其中IGZO的生长参数为Ar:O2＝15:0.5，生长时间为1min，厚度为10nm，电荷俘获介质为聚(2-乙烯基萘)(PVN)，有机半导体层为并五苯；
具体实施方式
实施例1
传统并五苯有机场效应晶体管的结构为栅电极/绝缘层/聚合物介质薄膜/并五苯/源(漏)电极，本发明在绝缘层和聚合物介质之间设置一n-型半导体薄膜插层；
n-型半导体插层可以是n-型无机半导体薄膜，也可以是n-型有机半导体薄膜；
n-型无机半导体薄膜的制备方法包括磁控溅射法，热蒸发方法，或电子束蒸发方法，其厚度范围为1-200nm。n-型有机半导体插层的制备方法包括溶液方法，如甩胶法(spin-coating)，溶胶-凝胶法(sol-gel)，或喷涂法(spray)，或丝网印刷法(silk-screenprinting)，喷墨打印法(ink-jetting)等，或热蒸发方法，或其他类似的物理及化学薄膜制备方法；其厚度范围为1-100nm；
n-型半导体插层还可以是两种n-型半导体复合结构薄膜；可以是在n-型有机半导体薄膜表面再制备一层n-型无机半导体薄膜，或在n-型有机半导体薄膜表面再制备一层n-型聚合物薄膜；复合结构薄膜中n-型有机半导体薄膜的厚度为0.5-60nm，n-型无机半导体薄膜的厚度为0.5-60nm，但是复合结构薄膜的厚度为1-100nm。
聚合物介质薄膜具有俘获电荷的作用，聚合物介质优选PS，PVN，但不仅限于这几种，其制备方法包括溶液方法，如甩胶法(spin-coating)，溶胶-凝胶法(sol-gel)，或喷涂法(spray)，或丝网印刷法(silk-screen printing)，喷墨打印法(ink-jetting)等，或热蒸发方法，或其他类似的物理及化学薄膜制备方法，其厚度范围为1nm-100nm；
电极、源漏电极可以是金属、导电氮化物或导电氧化物材料，制备方法包括物理沉积方法，如射频磁控溅射方法及电子束蒸发方法等，也可以使用化学沉积方法制备，如原子层沉积方法(ALD方法)；底栅型场效应晶体管的栅电极还可以是n-型重掺高导硅或者p-型重掺高导硅等；底栅型场效应晶体管的栅电极还可以是柔性的带导电涂层的基板。
以图1为例，举例具体实施方法。图1中，1为<100>-晶向的重掺p-Si栅电极,电阻率小于0.005Ω·㎝；2为二氧化硅，厚度为90nm；3为氧化锌(ZnO),厚度为10nm；4为聚(2-乙烯基萘)(PVN)，厚度为40nm；5为并五苯，厚度为40nm；6为铜源漏电极，厚度为100nm；
具体制备工艺步骤如下：将90nm热氧化SiO2覆盖的p-Si衬底先后用丙酮、乙醇和去离子水超声清洗10分钟，并用氮气枪吹干备用。
使用磁控溅射法，在上述p-Si衬底上生长10nm的氧化锌(ZnO)。
由于制备过程中O原子容易缺失，使用磁控溅射方法生长的ZnO薄膜其实是一种n-型半导体，O组分的欠缺导致ZnO薄膜呈n-型半导体特性。
接着使用旋涂法，在生长完ZnO的衬底上生长40nm的PVN电荷俘获介质。
接着使用真空热蒸镀法，在生长完电荷俘获介质的上述衬底上生长40nm的并五苯。
在生长完并五苯的样品上采用真空热蒸镀法生长边长为300μm，厚度为100nm的铜(Cu)电极。
将上述器件的一角用金刚刀划衬底，直至漏出p-Si，作为栅电极；
使用Keithley 4200(4200-SCS)半导体分析系统对制备的器件进行电学性能测试，通过测试电流与外加电压的响应关系，来分析器件的输出特性、转移特性、擦写速度、抗疲劳性能以及保持性能等性能参数；
器件实现开关的过程如下：工作时，在器件的两个相邻的Cu电极即源漏电极之间施加一定电压，如果没有栅电压或者栅电压很小，源漏电极之间的并五苯中电流通常很小，电流特性与绝缘体类似，器件处于关状态；当在栅电极上施加足够高的电压，则在并五苯中靠近绝缘层的界面处产生一个导电沟道，源漏电极之间的电流迅速增大，使器件导通，成为开状态；这样器件就实现了开关过程。
图2是实施例1中增加了ZnO插层的并五苯有机场效应晶体管的转移特性曲线，其中源漏电压为-5V，擦写扫描电压测试范围为±10V～±30V，可以看到转移特性曲线中存储窗口随电压增加迅速变大，当擦写扫描电压为±30V时，窗口超过了30V，开态和关态区分较为明显。
图3是不含ZnO插层的并五苯有机场效应晶体管的转移特性曲线，其中源漏电压为-5V，擦写扫描电压测试范围为±15V～±40V，可以看到当擦写扫描电压小于±25V时，转移特性曲线中编程与擦除曲线几乎没有偏移，之后曲线存储窗口随栅电压增加缓慢变大。当擦写扫描电压为±35V时，窗口仍小于10V，开态和关态区别不明显。
由图2图3对比可知，加入ZnO插层后，器件的窗口显著变大，擦写能力有了显著提升。
图4是实施例1增加了ZnO插层的并五苯有机场效应晶体管的抗疲劳特性曲线，其中写入脉冲为30V/1s，擦除脉冲为-30V/1s，栅压为-5V，读取电压为0V。可以看到器件的初始开关电流比为1.0×106，在擦写10000次后，器件的开关电流比仍有1.0×102，这表明器件的擦写疲劳特性良好。
图5是实施例1增加了ZnO插层的并五苯有机场效应晶体管的保持特性曲线，其中写入脉冲为30V/1s，擦除脉冲为-30V/1s，栅压为-5V，读取电压为0V，在1×104s后开关比为1.8×104，表明器件的保持特性极好。
实施例2
本实施例与实施例1的区别在于，n型半导体插层3为铟镓锌氧化物(IGZO)，厚度为10nm，制备方法仍采用磁控溅射法，溅射时采用的氩气与氧气流量比为Ar:O2＝15:1，生长时间为1min。
图6是实施例2增加了IGZO插层的并五苯有机场效应晶体管的转移特性曲线，其中源漏电压为-5V，擦写扫描电压测试范围为±15V～±35V，可以看到窗口随擦写扫描电压增加迅速变大，当擦写扫描电压为±35V时，擦写窗口超过了30V，开态和关态区分较为明显。
由图6和图3对比可知，加入IGZO插层后，器件的擦写窗口显著变大，擦写能力显著提升。
图7是实施例2增加了IGZO插层的并五苯有机场效应晶体管的擦写保持特性曲线，其中写入脉冲为35V/1s，擦除电压为-25V/1s，栅压为-5V，读取电压为0V，在1×104s后开关比为3.8×101，表明器件的擦写保持特性良好。
实施例3
本实施例与实施例1的区别在于，n型半导体薄膜插层3为铟镓锌氧化物(IGZO)，厚度为20nm，制备方法仍采用磁控溅射法，溅射时采用的氩气与氧气流量比为Ar:O2＝15:1，生长时间为2min。其生长过程中所采用的参数除生长时间外与实施例2中完全相同，因此其载流子浓度与实施例2中完全相同，而厚度增加使总的载流子数量较实施例2中增加。
图8是实施例3增加了IGZO插层的并五苯有机场效应晶体管的擦写转移特性曲线，其中源漏电压为-5V，擦写扫描电压测试范围为±15V～±35V，可以看到窗口随擦写扫描电压增加迅速变大，当擦写扫描电压为±35V时，擦写窗口超过了40V，开态和关态区分较为明显。
由图8和图6对比可知，实施例3中的擦写窗口较实施例2中的擦写窗口更大，可知随着载流子数量的增加，器件的存储窗口随之变大。这是由于IGZO插层中的n-型载流子数量越多，在IGZO/PVN界面聚集的负电荷就越多，并五苯/PVN界面的势垒下降就越多，器件擦写能力得到的提升就越多。
图9是实施例3增加了IGZO插层的并五苯有机场效应晶体管的保持特性曲线，其中写入脉冲为35V/1s，擦除电压为-25V/1s，栅压为-5V，读取电压为0V，在2000s后开关比已经小于10，器件的保持性较差。
由图9和图7对比可知，实施例3中的擦写保持特性与实施例2中的擦写保持特性相比较差，这是由于IGZO插层中的n-型载流子数量越多，在IGZO/PVN界面聚集的负电荷就越多，并五苯/PVN界面的势垒下降就越多，被PVN俘获的空穴更容易自发返回并五苯中。
由以上可知，在保持IGZO插层n-型载流子浓度不变的情况下，IGZO插层的厚度越厚，其n-型载流子的数量越多，器件的擦写窗口越大，但器件的保持特性也随之下降，因此必须选取合适的厚度，使器件同时具有较大的擦写窗口和良好的保持特性。
实施例4
本实施例与实施例1的区别在于，n型半导体薄膜插层3为铟镓锌氧化物(IGZO)，厚度为10nm，制备方法仍采用磁控溅射法，溅射时采用的氩气与氧气流量比为Ar:O2＝15:0.5，生长时间为1min。其生长过程中所采用的参数除氩氧比外与实施例2中完全相同，因此其厚度不变；而由于实施例3中所用的氧气比例更低，使得IGZO薄膜中的氧空位数量更多，从而使得其载流子浓度与实施例2中相比较高，载流子数量较实施例2中增加。
图10是实施例4增加了IGZO插层的并五苯有机场效应晶体管的转移特性曲线，其中源漏电压为-5V，擦写扫描电压测试范围为±15V～±35V，可以看到窗口随擦写扫描电压增加迅速变大，当擦写扫描电压为±35V时，窗口超过了35V，开态和关态区分较为明显。
由图10和图6对比可知，实施例4中的擦写窗口较实施例2中的擦写窗口更大，可知随着载流子数量的增加，器件的存储窗口随之变大。这是由于IGZO插层中的n-型载流子数量越多，在IGZO/PVN界面聚集的负电荷就越多，并五苯/PVN界面的势垒下降就越多，器件擦写能力得到提升。
图11是实施例4增加了IGZO插层的并五苯有机场效应晶体管的保持特性曲线，其中写入脉冲为35V/1s，擦除电压为-25V/1s，栅压为-5V，读取电压为0V，在2000s后开关比已经小于10，器件的保持性较差。
由图11和图7对比可知，实施例4中的擦写保持特性与实施例2中的擦写保持特性相比较差，这是由于IGZO插层中的n-型载流子数量越多，在IGZO/PVN界面聚集的负电荷就越多，并五苯/PVN界面的势垒下降就越多，被PVN俘获的空穴更容易自发返回并五苯中。
由以上可知，在保持IGZO插层厚度不变的情况下，IGZO插层的n-型载流子浓度越高，其n-型载流子的数量越多，器件的擦写窗口越大，但器件的保持特性也随之下降，因此必须选取合适的载流子浓度，使器件同时具有较大的擦写窗口和良好的保持特性。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1.一种利用n-型半导体插层提升并五苯有机场效应晶体管工作性能的方法，有机场效应晶体管器件的结构为底栅型：从下到上分别是栅电极/绝缘层/聚合物介质薄膜/并五苯/源或漏电极；有机场效应晶体管器件的结构或为顶栅型，从下到上分别是源或漏电极/并五苯/聚合物介质薄膜/绝缘层/栅电极，其特征在于，在绝缘层和聚合物介质薄膜之间增加一n-型半导体薄膜插层；栅电极为电阻率小于0 .005Ω·㎝的导体，绝缘层介质为绝缘体，n-型半导体薄膜是n-型无机半导体薄膜或n-型有机半导体薄膜；聚合物介质薄膜为电荷俘获介质，厚度为1-100nm；并五苯厚度为1-100nm；源或漏电极厚度为50-200nm；n-型半导体薄膜为n-型无机半导体薄膜，所述n-型无机半导体薄膜包括硒化锌、硫化锌、氧化锌、铟镓锌氧化物IGZO、缺氧的氧化物薄膜或缺氧的复合氧化物薄膜；
n-型无机半导体薄膜制备方法包括磁控溅射法、热蒸发方法或电子束蒸发方法，n-型无机半导体薄膜厚度范围为1-200nm，是结晶态薄膜或非晶态薄膜；
n-型半导体薄膜靠近聚合物介质薄膜界面处会积累高密度的电子，是由于在并五苯靠近聚合物介质薄膜界面处存在带正电界面层而发生静电感应现象导致的；且由于聚合物/n-型半导体界面处高密度电子的积累，使得并五苯/聚合物界面处总体的正电荷电场大幅减小，从而使并五苯与聚合物介质界面处的空穴势垒高度大大降低。
2.根据权利要求1所述的方法，其特征在于，复合氧化物薄膜为ZrHfO2-δ。
3.根据权利要求1所述的方法，其特征在于，n-型半导体薄膜是n-型有机半导体薄膜，且为n-型小分子薄膜，包括N-N”-二3-正戊烷基-3 ,4 ,9 ,10-苝二酰亚胺即PTCDI-C13、N-N”-二正十三烷基-3 ,4 , 9 ,10-苝二酰亚胺即EP-PDI或N-N”-二苯基-1 ,4 ,5 ,8-奈二酰亚胺(NDI)。
4.根据权利要求3所述的方法，其特征在于，n-型半导体薄膜是n-型半导体结晶态薄膜、半晶态薄膜或非晶态薄膜。
5.根据权利要求3所述的方法，其特征在于，n-型有机半导体薄膜制备方法包括溶液方法，所述溶液方法包括甩胶法、溶胶-凝胶法、喷涂法或丝网印刷法，喷墨打印法或热蒸发方法，n-型有机半导体薄膜厚度范围为1-100nm。
6.根据权利要求1所述的方法，其特征在于，n-型半导体薄膜为两种n-型半导体复合结构薄膜；是在n-型有机半导体薄膜表面再制备一层n-型无机半导体薄膜，或在n-型有机半导体薄膜表面再制备一层n-型聚合物薄膜。
7.根据权利要求6所述的方法，其特征在于，复合薄膜中n-型有机半导体薄膜的厚度为0.5-60nm，n-型无机半导体薄膜的厚度为0.5-60nm。
8.根据权利要求1所述的方法，其特征是，聚合物介质为聚苯乙烯,聚(2-乙烯基萘)(PVN)或聚α-甲基苯乙烯(PαMS)有机薄膜，厚度为1-100nm。
9.根据权利要求8所述的方法，其特征是，所述聚合物介质薄膜制备方法包括溶液方法，溶液方法为甩胶法、溶胶-凝胶法、喷涂法、丝网印刷法或喷墨打印法。
10.根据权利要求1-9之一所述方法得到的并五苯有机场效应晶体管存储器件，其特征是，有机场效应晶体管器件的结构为底栅型：从下到上分别是栅电极/绝缘层/n-型半导体薄膜插层/聚合物介质薄膜/并五苯/源或漏电极；有机场效应晶体管器件的结构或为顶栅型，从下到上分别是源或漏电极/并五苯/聚合物介质薄膜/n-型半导体薄膜插层/绝缘层/栅电极。
CN202011153410.1A 2020-10-26 2020-10-26 一种n-型半导体插层并五苯有机场效应晶体管及应用 Active CN112366274B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011153410.1A CN112366274B (zh) 2020-10-26 2020-10-26 一种n-型半导体插层并五苯有机场效应晶体管及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011153410.1A CN112366274B (zh) 2020-10-26 2020-10-26 一种n-型半导体插层并五苯有机场效应晶体管及应用

Publications (2)

Publication Number Publication Date
CN112366274A CN112366274A (zh) 2021-02-12
CN112366274B true CN112366274B (zh) 2023-07-25

Family

ID=74512151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011153410.1A Active CN112366274B (zh) 2020-10-26 2020-10-26 一种n-型半导体插层并五苯有机场效应晶体管及应用

Country Status (1)

Country Link
CN (1) CN112366274B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113793901B (zh) * 2021-09-16 2023-11-07 南京大学 一种基于聚合物掺杂n-型有机半导体的并五苯有机场效应晶体管
CN115425145B (zh) * 2022-08-19 2026-04-21 南京大学 一种提升抗疲劳特性的并五苯有机场效应晶体管

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060080446A (ko) * 2005-01-05 2006-07-10 삼성전자주식회사 수직형 유기 박막 트랜지스터 및 유기 발광 트랜지스터
CN101777625A (zh) * 2010-01-21 2010-07-14 上海大学 一种双极型有机薄膜晶体管及其制作方法
CN111162167B (zh) * 2019-12-23 2023-11-07 南京大学 一种提升并五苯有机场效应晶体管工作性能的方法及结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
文尚胜等.《有机光电子技术》.华南理工大学出版社,2013,第10-11页. *

Also Published As

Publication number Publication date
CN112366274A (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
CN111162167B (zh) 一种提升并五苯有机场效应晶体管工作性能的方法及结构
US8044402B2 (en) Amorphous insulator film and thin-film transistor
KR20060080446A (ko) 수직형 유기 박막 트랜지스터 및 유기 발광 트랜지스터
Shimotani et al. Electric double layer transistor of organic semiconductor crystals in a four-probe configuration
CN109494228B (zh) 一种具有多位存储功能的非易失性存储器及其制备方法
CN115249767A (zh) 一种基于芴酮衍生物小分子浮栅型有机场效应晶体管存储器及其制备方法
CN112366274A (zh) 一种n-型半导体插层并五苯有机场效应晶体管及应用
CN113793901B (zh) 一种基于聚合物掺杂n-型有机半导体的并五苯有机场效应晶体管
CN115425145B (zh) 一种提升抗疲劳特性的并五苯有机场效应晶体管
KR102439995B1 (ko) ReRAM 제조 방법
KR101433273B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US11575093B2 (en) Pentacene organic field-effect transistor with n-type semiconductor interlayer and its application
CN117320460A (zh) 一种双功能n-型半导体插层并五苯有机场效应晶体管
CN107833927A (zh) 一种氧化物薄膜晶体管及其制备方法
Lu et al. Metal–ferroelectric–insulator–Si devices using HfTaO buffer layers
KR102439998B1 (ko) 후 열처리 공정을 이용한 저항 변화형 메모리 제조 방법
KR102439994B1 (ko) 비정질 산화물 박막을 갖는 저항 변화형 메모리
JP2011096704A (ja) 薄膜トランジスタ
JP2017533588A (ja) トランジスタデバイス
KR102439997B1 (ko) 산화물 반도체에서 상부 전극 제조 장치 및 방법
Watanabe et al. Improvement in on/off ratio of pentacene static induction transistors by controlling hole injection barrier
KR102439996B1 (ko) 산화물 반도체에서 산화물층 제조 장치 및 방법
Xu et al. Memory characteristics and mechanisms in transistor-based memories
박준우 Charge carrier transport control of Metal-Insulator-Oxide Semiconductor-Metal (MIOSM) Thin-film diode (TFD)
Huang et al. Tunneling-assisted carrier transfer in pentacene-based thin-film transistors with a MoO 3 buffer layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant