CN112366256A - 发光二极管外延片及其制造方法 - Google Patents

发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN112366256A
CN112366256A CN202011065419.7A CN202011065419A CN112366256A CN 112366256 A CN112366256 A CN 112366256A CN 202011065419 A CN202011065419 A CN 202011065419A CN 112366256 A CN112366256 A CN 112366256A
Authority
CN
China
Prior art keywords
layer
quantum barrier
type
layers
barrier layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011065419.7A
Other languages
English (en)
Other versions
CN112366256B (zh
Inventor
姚振
从颖
董彬忠
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202011065419.7A priority Critical patent/CN112366256B/zh
Publication of CN112366256A publication Critical patent/CN112366256A/zh
Application granted granted Critical
Publication of CN112366256B publication Critical patent/CN112366256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种发光二极管外延片及其制造方法,属于半导体技术领域。发光二极管外延片包括衬底、以及依次层叠在衬底上的低温缓冲层、高温缓冲层、N型层、有源层和P型层。有源层包括靠近N型层的a个第一量子垒层、靠近P型层的b个第三量子垒层、以及位于a个第一量子垒层和b个第三量子垒层之间的c个第二量子垒层,a个第一量子垒层均为N型掺杂的GaN层,b个第三量子垒层均为P型掺杂的GaN层,c个第二量子垒层分别为N型掺杂的GaN层或P型掺杂的GaN层,且相邻两个第二量子垒层分别为不同掺杂的GaN层。该发光二极管外延片可以增加电子和空穴的波函数在空间分布上的重叠度,提高LED的内量子效率。

Description

发光二极管外延片及其制造方法
技术领域
本公开涉及半导体技术领域,特别涉及一种发光二极管外延片及其制造方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件。作为一种高效、环保、绿色的新型固态照明光源,LED是前景广阔的新一代光源,正在被迅速广泛地应用在如交通信号灯、汽车内外灯、城市景观照明、户内外显示屏和小间距显示屏等领域。
通常,GaN基LED在蓝宝石衬底上进行外延生长。传统的GaN基LED外延结构一般采用InGaN/GaN超晶格结构作为有源层。但是InGaN层和GaN层之间存在着很大的晶格失配,导致InGaN层和GaN层之间存在较大的压应力。压应力会产生压电极化电场,使得电子和空穴波函数的交叠减少,导致多量子阱层的能带倾斜,造成内量子效率的下降,从而影响LED发光效率。
发明内容
本公开实施例提供了一种发光二极管外延片及其制造方法,可以增加电子和空穴的波函数在空间分布上的重叠度,改善多量子阱层中的能带倾斜现象,提高LED的内量子效率。所述技术方案如下:
第一方面,提供了一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层和P型层,所述有源层包括m个周期交替生长的量子阱层和量子垒层,
所述有源层包括靠近所述N型层的a个第一量子垒层、靠近所述P型层的b个第三量子垒层、以及位于a个所述第一量子垒层和b个所述第三量子垒层之间的c个第二量子垒层,a个所述第一量子垒层均为N型掺杂的GaN层,b个所述第三量子垒层均为P型掺杂的GaN层,c个所述第二量子垒层分别为N型掺杂的GaN层或P型掺杂的GaN层,且相邻两个所述第二量子垒层分别为不同掺杂的GaN层。
可选地,a个所述第一量子垒层中N型掺杂的掺杂浓度是8*1017~8*1018cm-3
可选地,b个所述第三量子垒层中P型掺杂的掺杂浓度是1*1018~8*1018cm-3
可选地,c个所述第二量子垒层中N型掺杂的掺杂浓度是8*1017~8*1018cm-3,P型掺杂的掺杂浓度是1*1018~8*1018cm-3
可选地,m=a+b+c,1≤a≤4,1≤b≤3,4≤c≤8。
另一方面,提供了一种发光二极管外延片的制造方法,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长低温缓冲层、高温缓冲层和N型层;
在所述N型层上生长有源层,所述有源层包括m个周期交替生长的量子阱层和量子垒层,所述有源层包括靠近所述N型层的a个第一量子垒层、靠近P型层的b个第三量子垒层、以及位于a个所述第一量子垒层和b个所述第三量子垒层之间的c个第二量子垒层,a个所述第一量子垒层均为N型掺杂的GaN层,b个所述第三量子垒层均为P型掺杂的GaN层,c个所述第二量子垒层分别为N型掺杂的GaN层或P型掺杂的GaN层,且相邻两个所述第二量子垒层分别为不同掺杂的GaN层;
在所述有源层上生长P型层。
可选地,在每次生长所述第二量子垒层前以及在每次生长所述第二量子垒层后,中断所述有源层的生长,中断时间为t。
可选地,20s≤t≤90s。
可选地,a个所述第一量子垒层中N型掺杂的掺杂浓度是8*1017~8*1018cm-3
可选地,b个所述第三量子垒层中P型掺杂的掺杂浓度是1*1018~8*1018cm-3
本公开实施例提供的技术方案带来的有益效果是:
通过将有源层分为靠近N型层的a个第一量子垒层和靠近P型层的b个第三量子垒层、以及位于a个第一量子垒层和b个第三量子垒层之间的c个第二量子垒层。其中,中间的c个第二量子垒层为N型掺杂和P型掺杂交替掺杂的结构,N型掺杂和P型掺杂的掺杂杂质电离后会在势垒层中形成耗尽区,电离后的施主杂质和受主杂质会引起一个静电场,其方向与InGaN层和GaN层形成的极化电场方向相反,从而可以大大降低极化电场的电场强度,减少能带倾斜,使得电子和空穴波函数的交叠增加,从而可以提高发光二极管的内量子效率。进一步地,由于N型掺杂的掺杂杂质Si相较于P型掺杂的掺杂杂质Mg来说,对量子阱发光的湮灭效应较弱。因此,将靠近N型层的a个第一量子垒层均设置为N型掺杂层,此时不仅可以减少Mg对量子阱发光的湮灭效应,还可以与N型层之间形成电子通道,减少电子和空穴在N型层产生非辐射复合。而由于空穴的迁移率较低,因此,将靠近P型层的b个第三量子垒层设置为P型掺杂层,不仅可以提高空穴浓度,同样还可以与P型层之间形成空穴通道,使得电子能够快速运输到量子阱层中与空穴进行辐射复合,从而可以进一步提高发光二极管的发光效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图;
图2是本公开实施例提供的一种发光二极管外延片的制造方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图,如图1所示,发光二极管外延片包括衬底1、以及依次层叠在衬底1上的低温缓冲层2、高温缓冲层3、N型层4、有源层5和P型层6。有源层5包括m个周期交替生长的量子阱层51和量子垒层52。
有源层5包括靠近N型层4的a个第一量子垒层521、靠近P型层的b个第三量子垒层523、以及位于a个第一量子垒层521和b个第三量子垒层523之间的c个第二量子垒层522。a个第一量子垒层521均为N型掺杂的GaN层,b个第三量子垒层523均为P型掺杂的GaN层,c个第二量子垒层522分别为N型掺杂的GaN层或P型掺杂的GaN层,且相邻两个第二量子垒层522分别为不同掺杂的GaN层。
本公开实施例通过将有源层分为靠近N型层的a个第一量子垒层和靠近P型层的b个第三量子垒层、以及位于a个第一量子垒层和b个第三量子垒层之间的c个第二量子垒层。其中,中间的c个第二量子垒层为N型掺杂和P型掺杂交替掺杂的结构,N型掺杂和P型掺杂的掺杂杂质电离后会在势垒层中形成耗尽区,电离后的施主杂质和受主杂质会引起一个静电场,其方向与InGaN层和GaN层形成的极化电场方向相反,从而可以大大降低极化电场的电场强度,减少能带倾斜,使得电子和空穴波函数的交叠增加,从而可以提高发光二极管的内量子效率。进一步地,由于N型掺杂的掺杂杂质Si相较于P型掺杂的掺杂杂质Mg来说,对量子阱发光的湮灭效应较弱。因此,将靠近N型层的a个第一量子垒层均设置为N型掺杂层,此时不仅可以减少Mg对量子阱发光的湮灭效应,还可以与N型层之间形成电子通道,减少电子和空穴在N型层产生非辐射复合。而由于空穴的迁移率较低,因此,将靠近P型层的b个第三量子垒层设置为P型掺杂层,不仅可以提高空穴浓度,同样还可以与P型层之间形成空穴通道,使得电子能够快速运输到量子阱层中与空穴进行辐射复合,从而可以进一步提高发光二极管的发光效率。
可选地,m=a+b+c,1≤a≤4,1≤b≤3,4≤c≤8。
若a小于1个,就起不到减弱InGaN量子阱中的极化电场强度的目的。若a大于4个,会因为单个掺杂循环较多而影响生产成本。
若b小于1个,同样会减弱InGaN量子阱中的极化电场强度的目的。若b大于3个,会因为掺杂循环个数较多而产生不可控制的湮灭的负效果。
若c小于4个,会因为循环数较少而影响整体降低极化强度的目的。若c大于8个,又会因为循环数较多而效果也不会持续增加向且还会影响生产周期。
示例性地,1≤a≤3,1≤b≤2,5≤c≤7。
可选地,a个第一量子垒层521中N型掺杂的掺杂浓度是8*1017~8*1018cm-3
若掺杂浓度低于8*1017cm-3,会因为掺杂浓度而起不到掺杂的效果。若大于8*1018cm-3,又会因为掺杂浓度较高而影响整体的晶格完整性。
示例性地,a个第一量子垒层中N型掺杂的掺杂浓度是8*1017~5*1018cm-3。此时,既有能够达到形成电子通道的效果又对晶格完整性产生的负影响较小。
可选地,b个第三量子垒层523中P型掺杂的掺杂浓度是1*1018~8*1018cm-3
若掺杂浓度低于1*1018cm-3,会因为P型掺杂浓度较低而影响达到PN结GaN垒掺杂的效果和目的。若掺杂浓度高于8*1018cm-3,又会因为掺杂浓度较高而产生较多的Mg渗透导致湮灭效应和破坏晶格完整性。
可选地,b个第三量子垒层523中P型掺杂的掺杂浓度是1*1018~6*1018cm-3。此时,既可以达到pn结GaN垒掺杂的效果又不会破坏较多的晶体质量。
可选地,c个第二量子垒层522中N型掺杂的掺杂浓度是8*1017~8*1018cm-3,P型掺杂的掺杂浓度是1*1018~8*1018cm-3。在此段范围内的掺杂效果较优,且又不会产生较大的对晶体质量的负影响。
可选地,第一量子垒层521、第二量子垒层522和第三量子垒层523的厚度均相等,以便于实际生长控制。
可选地,第一量子垒层521、第二量子垒层522和第三量子垒层523的厚度均为9~20nm。
若量子垒层厚度小于9nm,则可能由于量子垒层的厚度太小而起不到阻挡电子溢流的效果。若厚度大于20nm,又很容易影响到载流子正常的迁移,对电子和空穴的复合起到阻挡作用,降低LED的发光效率。
示例性地,第一量子垒层521、第二量子垒层522和第三量子垒层523的厚度均为10~15nm。
示例性地,量子阱层51为InGaN层,厚度为2~3nm。
若量子阱层51的厚度小于2nm,则可能由于量子阱层51的厚度太小而影响到量子阱层51中电子和空穴的复合发光,降低LED的发光效率。若量子阱层51的厚度大于3nm,则可能由于量子阱层51的厚度太大而造成量子阱层51中产生更多的应力,影响量子阱层51的晶体质量从而影响LED的发光效率。
可选地,衬底1可以采用蓝宝石(主要成分为Al2O3)衬底,优选采用[0001]晶向的蓝宝石。
可选地,低温缓冲层2可以为GaN层,厚度为15~30nm。
可选地,高温缓冲层3可以为GaN层,厚度为2-3.5um。
可选地,N型层4为掺Si的GaN层,厚度为2~3um。
可选地,该发光二极管外延片还可以包括设置在有源层5和P型层6之间的电子阻挡层7,电子阻挡层7为掺Mg的AlyGa1-yN(y=0.15~0.25),厚度为30-50nm。
可选地,P型层6为掺Mg的GaN层,厚度为50~80nm。
图2是本公开实施例提供的一种发光二极管外延片的制造方法流程图,如图2所示,该制造方法包括:
步骤201、提供一衬底。
其中,衬底可采用蓝宝石平片衬底。
进一步地,步骤201还可以包括:
在氢气气氛下,高温处理衬底5~6min。其中,反应室温度为1000~1100℃,反应室压力控制在200~500torr。
在本实施例中,采用Veeco K465i or C4 or RB MOCVD(Metal Organic ChemicalVapor Deposition,金属有机化合物化学气相沉淀)设备实现外延片的制造方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。反应室压力为100~600torr。
步骤202、在衬底上生长低温缓冲层。
其中,低温缓冲层为GaN层。
示例性地,控制反应腔内的温度为530~560℃,压力为200~500torr,在蓝宝石的[0001]面上生长厚度为15~30nm的低温缓冲层。
步骤203、在低温缓冲层上生长高温缓冲层。
其中,高温缓冲层为GaN层。
示例性地,控制反应腔内的温度为1000~1100℃,压力为200~600torr,在过渡层上生长厚度为2~3.5um的高温缓冲层。
步骤204、在高温缓冲层上生长N型层。
其中,N型层为掺Si的GaN层。
示例性地,控制反应腔内的温度为1000~1100℃,压力为150~300torr,在过渡层上生长厚度为2~3um的N型层。
步骤205、在N型层上生长有源层。
其中,有源层包括m个周期交替生长的量子阱层和量子垒层。
有源层包括靠近N型层的a个第一量子垒层、靠近P型层的b个第三量子垒层、以及位于a个第一量子垒层和b个第三量子垒层之间的c个第二量子垒层。a个第一量子垒层均为N型掺杂的GaN层,b个第三量子垒层均为P型掺杂的GaN层。c个第二量子垒层分别为N型掺杂的GaN层或P型掺杂的GaN层,且相邻两个第二量子垒层分别为不同掺杂的GaN层。
可选地,m=a+b+c,1≤a≤4,1≤b≤3,4≤c≤8。
若a小于1个,就起不到减弱InGaN量子阱中的极化电场强度的目的。若a大于4个,会因为单个掺杂循环较多而影响生产成本。
若b小于1个,同样会减弱InGaN量子阱中的极化电场强度的目的。若b大于3个,会因为掺杂循环个数较多而产生不可控制的湮灭的负效果。
若c小于4个,会因为循环数较少而影响整体降低极化强度的目的。若c大于8个,又会因为循环数较多而效果也不会持续增加向且还会影响生产周期。
示例性地,1≤a≤3,1≤b≤2,5≤c≤7。
可选地,a个第一量子垒层中N型掺杂的掺杂浓度是8*1017~8*1018cm-3
若掺杂浓度低于8*1017cm-3,会因为掺杂浓度而起不到掺杂的效果。若大于8*1018cm-3,又会因为掺杂浓度较高而影响整体的晶格完整性。
示例性地,a个第一量子垒层中N型掺杂的掺杂浓度是8*1017~5*1018cm-3。此时,既有能够达到形成电子通道的效果又对晶格完整性产生的负影响较小。
可选地,b个第三量子垒层中P型掺杂的掺杂浓度是1*1018~8*1018cm-3
若掺杂浓度低于1*1018cm-3,会因为P型掺杂浓度较低而影响达到PN结GaN垒掺杂的效果和目的。若掺杂浓度高于8*1018cm-3,又会因为掺杂浓度较高而产生较多的Mg渗透导致湮灭效应和破坏晶格完整性。
可选地,b个第三量子垒层中P型掺杂的掺杂浓度是1*1018~6*1018cm-3。此时,既可以达到pn结GaN垒掺杂的效果又不会破坏较多的晶体质量。
可选地,c个第二量子垒层中N型掺杂的掺杂浓度是8*1017~8*1018cm-3,P型掺杂的掺杂浓度是1*1018~8*1018cm-3。在此段范围内的掺杂效果较优,且又不会产生较大的对晶体质量的负影响。
可选地,在每次生长第二量子垒层前以及在每次生长第二量子垒层后,中断有源层的生长,中断时间为t。中断生长,可以减少Mg杂质渗入到阱中。
中断生长时,只向反应腔内通入如NH3气体等保护气体,以对形成的InGaN量子阱层进行保护,而不通MO源,例如Ga源。
间断掺杂即掺杂Mg的前后中断生长,是为了减少Mg杂质渗入到阱中。
可选地,20s≤t≤90s。
若中断时间小于20s,会因为中断时间较短,而导致较多的Mg渗透到阱中。若中断时间大于90s,一方面中断较长影响生产周期,另一方面还会影响阱垒界面生长的清晰度和陡峭度。
示例性地,20s≤t≤60s。
可选地,第一量子垒层、第二量子垒层和第三量子垒层的厚度均相等,以便于实际生长控制。
可选地,第一量子垒层、第二量子垒层和第三量子垒层的厚度均为9~20nm。
若量子垒层厚度小于9nm,则可能由于量子垒层的厚度太小而起不到阻挡电子溢流的效果。若厚度大于20nm,又很容易影响到载流子正常的迁移,对电子和空穴的复合起到阻挡作用,降低LED的发光效率。
示例性地,第一量子垒层、第二量子垒层和第三量子垒层的厚度均为10~15nm。
示例性地,量子阱层为InGaN层,厚度为2~3nm。
若量子阱层的厚度小于2nm,则可能由于量子阱层的厚度太小而影响到量子阱层中电子和空穴的复合发光,降低LED的发光效率。若量子阱层的厚度大于3nm,则可能由于量子阱层的厚度太大而造成量子阱层中产生更多的应力,影响量子阱层的晶体质量从而影响LED的发光效率。
可选地,第一量子垒层、第二量子垒层和第三量子垒层的生长条件均相同。生长条件至少包括生长压力和生长温度。
示例性地,步骤205可以包括:
控制反应腔内的温度为730~770℃,压力为200torr,生长量子阱层;
控制反应腔内的温度为900~970℃,压力为200torr,生长量子垒层。
步骤206、在有源层上生长电子阻挡层。
其中,电子阻挡层为掺Mg的AlyGa1-yN(y=0.15~0.25)。
示例性地,控制反应腔内的温度为930~970℃,压力为100torr,在有源层上生长厚度为30~50nm的电子阻挡层。
步骤207、在电子阻挡层上生长P型层。
其中,P型层为掺Mg的GaN层,Mg的掺杂浓度为8*1018cm-3~6*1019cm-3
示例性地,控制反应腔内的温度为940~980℃,压力为200~600torr,在电子阻挡层上生长厚度为50~80nm的P型层。
本公开实施例通过将有源层分为靠近N型层的a个第一量子垒层和靠近P型层的b个第三量子垒层、以及位于a个第一量子垒层和b个第三量子垒层之间的c个第二量子垒层。其中,中间的c个第二量子垒层为N型掺杂和P型掺杂交替掺杂的结构,N型掺杂和P型掺杂的掺杂杂质电离后会在势垒层中形成耗尽区,电离后的施主杂质和受主杂质会引起一个静电场,其方向与InGaN层和GaN层形成的极化电场方向相反,从而可以大大降低极化电场的电场强度,减少能带倾斜,使得电子和空穴波函数的交叠增加,从而可以提高发光二极管的内量子效率。进一步地,由于N型掺杂的掺杂杂质Si相较于P型掺杂的掺杂杂质Mg来说,对量子阱发光的湮灭效应较弱。因此,将靠近N型层的a个第一量子垒层均设置为N型掺杂层,此时不仅可以减少Mg对量子阱发光的湮灭效应,还可以与N型层之间形成电子通道,减少电子和空穴在N型层产生非辐射复合。而由于空穴的迁移率较低,因此,将靠近P型层的b个第三量子垒层设置为P型掺杂层,不仅可以提高空穴浓度,同样还可以与P型层之间形成空穴通道,使得电子能够快速运输到量子阱层中与空穴进行辐射复合,从而可以进一步提高发光二极管的发光效率。
图2所示的发光二极管外延片的制造方法的一种具体实现包括:生长10个周期交替生长的InGaN量子阱层和GaN量子垒层。其中,有源层包括3个第一量子垒层、5个第二量子垒层和2个第三量子垒层。
其中,沿外延片的层叠方向,5个第二量子垒层分别为P型掺杂的GaN层、N型掺杂的GaN层、P型掺杂的GaN层、N型掺杂的GaN层和P型掺杂的GaN层。
3个第一量子垒层、5个第二量子垒层和2个第三量子垒层的厚度均为8nm,生长温度均为900℃,生长压力均为200torr。
3个第一量子垒层中N型掺杂的掺杂浓度为5*1018cm-3,2个第三量子垒层中P型掺杂的掺杂浓度为5*1018cm-3,5个第二量子垒层中的N型掺杂的掺杂浓度为5*1018cm-3,P型掺杂的掺杂浓度为5*1018cm-3
将上述外延片制成LED芯片,与现有技术中制成的芯片相比,LED芯片的出光效率增加了30%。
以上所述仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (10)

1.一种发光二极管外延片,所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的低温缓冲层、高温缓冲层、N型层、有源层和P型层,所述有源层包括m个周期交替生长的量子阱层和量子垒层,其特征在于,
所述有源层包括靠近所述N型层的a个第一量子垒层、靠近所述P型层的b个第三量子垒层、以及位于a个所述第一量子垒层和b个所述第三量子垒层之间的c个第二量子垒层,a个所述第一量子垒层均为N型掺杂的GaN层,b个所述第三量子垒层均为P型掺杂的GaN层,c个所述第二量子垒层分别为N型掺杂的GaN层或P型掺杂的GaN层,且相邻两个所述第二量子垒层分别为不同掺杂的GaN层。
2.根据权利要求1所述的发光二极管外延片,其特征在于,a个所述第一量子垒层中N型掺杂的掺杂浓度是8*1017~8*1018cm-3
3.根据权利要求2所述的发光二极管外延片,其特征在于,b个所述第三量子垒层中P型掺杂的掺杂浓度是1*1018~8*1018cm-3
4.根据权利要求1所述的发光二极管外延片,其特征在于,c个所述第二量子垒层中N型掺杂的掺杂浓度是8*1017~8*1018cm-3,P型掺杂的掺杂浓度是1*1018~8*1018cm-3
5.根据权利要求4所述的发光二极管外延片,其特征在于,m=a+b+c,1≤a≤4,1≤b≤3,4≤c≤8。
6.一种发光二极管外延片的制造方法,其特征在于,所述制造方法包括:
提供一衬底;
在所述衬底上依次生长低温缓冲层、高温缓冲层和N型层;
在所述N型层上生长有源层,所述有源层包括m个周期交替生长的量子阱层和量子垒层,所述有源层包括靠近所述N型层的a个第一量子垒层、靠近P型层的b个第三量子垒层、以及位于a个所述第一量子垒层和b个所述第三量子垒层之间的c个第二量子垒层,a个所述第一量子垒层均为N型掺杂的GaN层,b个所述第三量子垒层均为P型掺杂的GaN层,c个所述第二量子垒层分别为N型掺杂的GaN层或P型掺杂的GaN层,且相邻两个所述第二量子垒层分别为不同掺杂的GaN层;
在所述有源层上生长P型层。
7.根据权利要求6所述的制造方法,其特征在于,在每次生长所述第二量子垒层前以及在每次生长所述第二量子垒层后,中断所述有源层的生长,中断时间为t。
8.根据权利要求7所述的制造方法,其特征在于,20s≤t≤90s。
9.根据权利要求6所述的制造方法,其特征在于,a个所述第一量子垒层中N型掺杂的掺杂浓度是8*1017~8*1018cm-3
10.根据权利要求6所述的制造方法,其特征在于,b个所述第三量子垒层中P型掺杂的掺杂浓度是1*1018~8*1018cm-3
CN202011065419.7A 2020-09-30 2020-09-30 发光二极管外延片及其制造方法 Active CN112366256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011065419.7A CN112366256B (zh) 2020-09-30 2020-09-30 发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011065419.7A CN112366256B (zh) 2020-09-30 2020-09-30 发光二极管外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN112366256A true CN112366256A (zh) 2021-02-12
CN112366256B CN112366256B (zh) 2021-12-07

Family

ID=74507057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011065419.7A Active CN112366256B (zh) 2020-09-30 2020-09-30 发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN112366256B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257962A (zh) * 2021-05-11 2021-08-13 东南大学 一种具有p-i-n型多量子阱结构的紫外发光二极管
WO2023082092A1 (zh) * 2021-11-10 2023-05-19 重庆康佳光电技术研究院有限公司 半导体外延结构及其应用、半导体外延结构的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106299056A (zh) * 2015-05-20 2017-01-04 南通同方半导体有限公司 一种高复合效率的led外延结构
CN109904288A (zh) * 2019-01-18 2019-06-18 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN110718612A (zh) * 2019-08-30 2020-01-21 华灿光电(浙江)有限公司 发光二极管外延片及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106299056A (zh) * 2015-05-20 2017-01-04 南通同方半导体有限公司 一种高复合效率的led外延结构
CN109904288A (zh) * 2019-01-18 2019-06-18 华灿光电(浙江)有限公司 氮化镓基发光二极管外延片及其制造方法
CN110718612A (zh) * 2019-08-30 2020-01-21 华灿光电(浙江)有限公司 发光二极管外延片及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257962A (zh) * 2021-05-11 2021-08-13 东南大学 一种具有p-i-n型多量子阱结构的紫外发光二极管
WO2023082092A1 (zh) * 2021-11-10 2023-05-19 重庆康佳光电技术研究院有限公司 半导体外延结构及其应用、半导体外延结构的制作方法

Also Published As

Publication number Publication date
CN112366256B (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN112366258B (zh) 紫外发光二极管外延片及其制造方法
CN109545924B (zh) 一种发光二极管外延片及其制造方法
CN111048631B (zh) 发光二极管外延片及其制备方法
CN103730552A (zh) 一种提高led发光效率的外延生长方法
CN113206175B (zh) 发光二极管外延片及其制备方法
CN104810442A (zh) 一种发光二极管外延片及其生长方法
CN108717954B (zh) 一种发光二极管外延片及其生长方法
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN112366256B (zh) 发光二极管外延片及其制造方法
CN115911202A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109449264A (zh) 一种发光二极管外延片及其制造方法
CN116525734A (zh) 发光二极管外延片及其制备方法、发光二极管
CN113161453B (zh) 发光二极管外延片及其制造方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN108550676B (zh) 一种发光二极管外延片及其制造方法
CN108281519B (zh) 一种发光二极管外延片及其制造方法
CN110993753B (zh) 发光二极管外延片及其制造方法
CN109473520B (zh) 一种发光二极管外延片及其制造方法
CN108598222B (zh) 一种发光二极管外延片及其生长方法
CN112366260B (zh) 发光二极管外延片及其制造方法
CN113113515B (zh) 发光二极管外延片的生长方法
CN106449917B (zh) 发光二极管及其形成方法
CN110993748B (zh) 发光二极管外延片的生长方法及发光二极管外延片
CN110061104B (zh) 氮化镓基发光二极管外延片的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant