CN112349789A - GaN异质结快恢复二极管器件结构及其制作方法 - Google Patents

GaN异质结快恢复二极管器件结构及其制作方法 Download PDF

Info

Publication number
CN112349789A
CN112349789A CN201910724127.0A CN201910724127A CN112349789A CN 112349789 A CN112349789 A CN 112349789A CN 201910724127 A CN201910724127 A CN 201910724127A CN 112349789 A CN112349789 A CN 112349789A
Authority
CN
China
Prior art keywords
layer
gan
metal layer
diode device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910724127.0A
Other languages
English (en)
Inventor
张卫
王巍
李晓茜
卢红亮
黄伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201910724127.0A priority Critical patent/CN112349789A/zh
Publication of CN112349789A publication Critical patent/CN112349789A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种GaN异质结快恢复二极管器件结构及其制作方法,属于二极管领域。本发明提供的GaN异质结快恢复二极管器件结构,具有正极金属层、基底层以及负极金属层,其中基底层包括衬底层以及外延层;外延层外表面上具有凹槽,凹槽内填充有P型Si材料。本发明提供的二极管器件结构制作方法包括如下步骤:S1,沉积SiN作为掩蔽层,铺展光刻胶,光刻P型窗口,刻蚀P型窗口中的掩蔽层和外延材料,形成深槽;S2,除去光刻胶层,填充深槽,蚀除去多余的多晶硅和全部掩蔽层;S3,蒸发金属材料,快速热退火,形成负极金属层;步骤4,蒸发金属材料,形成正极金属层。本发明提供的二极管器件结构具有更快的关断速度,制作方法具有较好的工艺兼容性。

Description

GaN异质结快恢复二极管器件结构及其制作方法
技术领域
本发明涉及一种二极管器件结构,具体涉及一种GaN异质结快恢复二极管器件结构及其制作方法,属于二极管领域。
背景技术
众所周知,功率半导体器件在电力电子技术能源变换中扮演着重要的角色,是电力变流装置的心脏,而先进电力系统利用功率半导体器件来实现电能的高效率传输、转换及其过程中的有效精确控制,达到对电能的高质量、高效率利用的目的。
伴随着功率开关期间朝高频、高功率方向发展,大功率的快速恢复二极管因能解决肖特基二极管耐压偏低的弊端,在功率续流应用中已成为缺一不可的元器件。作为续流二极管应用,主流的快恢复二极管结构多采用硅基P-i-N二极管,在正向导通时高阻漂移区利用电子与空穴非平衡载流子实现电导调制来大幅度降低电阻,而在反向关断时,因少子寿命较长,导致器件关断时间偏长,故产生了较大的关断功耗。虽然研究人员相继提出电子辐射、质子辐射、掺入Au或Pt重金属等新工艺以缩短少子寿命,但也会产生增加漏电流、可靠性较差等新问题。
近些年,SiC二极管较硅基P-i-N有更好的性价比以及较低损耗和更快的关断速度,故被作为快恢复二极管逐渐得到应用,但SiC二极管研制需要利用价格昂贵的高温注入、高温退火专用设备等。
GaN材料是继第一代Ge、Si半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料,由于其突出的材料特性,如它特有的极化效应,较大的禁带宽度,高击穿电场,高密度二维电子气,高温工作等,是制作高温、高压、高频大功率应用的新一代功率器件的理想材料。
然而,GaN材料在二极管领域中的应用仍存在P型掺杂困难等问题。
发明内容
本发明是为了解决上述问题而进行的,目的在于提供一种GaN异质结快恢复二极管器件结构及其制作方法。
本发明提供了一种GaN异质结快恢复二极管器件结构,具有这样的特征,包括:依次设置的正极金属层、基底层以及负极金属层;其中,基底层包括GaN衬底层以及形成在GaN衬底层表面上的GaN外延层;GaN外延层远离GaN衬底层一侧外表面上具有凹槽,凹槽内填充有P型Si材料,负极金属层,覆盖在GaN衬底层远离GaN外延层一侧的外表面上,正极金属层,覆盖在GaN外延层远离GaN衬底层一侧的外表面上以及覆盖在P型Si材料远离GaN衬底层一侧的外表面上。
在本发明提供的GaN异质结快恢复二极管器件结构中,还可以具有这样的特征:其中,P型Si材料为P型多晶硅。
在本发明提供的GaN异质结快恢复二极管器件结构中,还可以具有这样的特征:其中,基底层材料为n型掺杂外延层生长在同质外延GaN衬底上形成的材料。
在本发明提供的GaN异质结快恢复二极管器件结构中,还可以具有这样的特征:其中,基底层材料为n型掺杂外延层生长在同质外延GaN衬底上形成的材料。
在本发明提供的GaN异质结快恢复二极管器件结构中,还可以具有这样的特征:正极金属层由Ni金属层和Au金属层组成。
在本发明提供的GaN异质结快恢复二极管器件结构中,还可以具有这样的特征:负极金属层由Ti金属层、Al金属层、Ni金属层以及Au金属层组成。
本发明还提供了一种GaN异质结快恢复二极管器件结构的制作方法,具有这样的特征:包括如下步骤:步骤1,在GaN外延材料上,使用等离子增强化学沉积法沉积SiN作为掩蔽层,在掩蔽层上表面铺展一层光刻胶,形成光刻胶层,光刻P型窗口,通过曝光显影,开出P型窗口,采用反应离子刻蚀法依次刻蚀P型窗口中的掩蔽层和GaN外延材料,形成GaN深槽;步骤2,除去光刻胶层,采用物理气相沉积溅射P型α-非晶Si填充GaN深槽,并用炉退火工艺,将P型α-非晶Si转变为低阻P型非晶硅,再采用等离子刻蚀除去多余的多晶硅和全部掩蔽层,获得表面平整的基底层;步骤3,采用电子束蒸发负极金属材料,并快速热退火,在基底层远离GaN深槽的外表面上的形成负极金属层;步骤4,采用电子束蒸发正极金属材料,在基底层具有GaN深槽的外表面上的形成正极金属层。
本发明提供的一种GaN异质结快恢复二极管器件结构的制作方法,还具有这样的特征:其中,GaN深槽深度为0.5μm-1μm。
本发明提供的一种GaN异质结快恢复二极管器件结构的制作方法,还具有这样的特征:其中,掩蔽层厚度为500nm-800nm。
本发明提供的一种GaN异质结快恢复二极管器件结构的制作方法,还具有这样的特征:P型窗口宽度为0.8μm-1μm。
本发明提供的一种GaN异质结快恢复二极管器件结构的制作方法,还具有这样的特征:其中,P型α-非晶Si的掺杂浓度为5×1015cm-3-8×1015cm-3
发明的作用与效果
根据本发明所涉及的GaN异质结快恢复二极管器件结构,因为提出引入P型Si新结构来形成混合PiN/肖特基二级管(Merged PiN Shottkey,MPS),并利用P-Si/N-GaN能带差ΔEc、ΔEv,很容易实现空穴少子在反向恢复中能快速被抽取,所以,本发明提供的GaN异质结快恢复二极管器件结构具有更快的关断速度。
根据本发明所涉及的GaN异质结快恢复二极管器件结构的制作方法中,利用成熟的P型Si半导体微细加工工艺来代替GaN材料依靠Mg注入高温激活获得P型结构的办法,所以本发明的制作方法不仅能有效地解决Mg杂质激活率低的问题,还具有较好的工艺兼容性,被用于GaN的MPS结构的快恢复二极管研制中,在反向恢复时间中获得更佳的关断速度。
附图说明
图1是本发明中实施例的GaN异质结快恢复二极管器件结构示意图;
图2-3是本发明的实施例中GaN异质结快恢复二极管器件结构的制作方法中步骤1中中间产品的结构示意图;
图4-6是本发明GaN异质结快恢复二极管器件结构的制作方法的实施例中步骤2中中间产品的结构示意图;
图7是本发明GaN异质结快恢复二极管器件结构的制作方法的实施例中步骤3中中间产品的结构示意图;以及
图8是本发明GaN异质结快恢复二极管器件结构的能带示意图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解,以下结合实施例及附图对本发明作具体阐述。
<实施例>
图1是本发明中实施例的GaN异质结快恢复二极管器件结构示意图。
如图1所示,本实施例提供的GaN异质结快恢复二极管器件100结构,具有依次设置的正极金属层10、基底层20以及负极金属层30。
其中,基底层20包括GaN衬底层21以及形成在GaN衬底层表面上的GaN外延层22。GaN外延层22浓度为1×1016cm-3~3×1016cm-3,厚度为5μm~10μm。在本实施例中基底层为n型掺杂外延层生长在同质外延GaN衬底上(n-epi GaN on GaN),其中,n型掺杂外延层构成GaN外延层22,同质外延GaN衬底构成GaN衬底层21。在本实施例中,GaN外延层22浓度为2×1016cm-3,厚度为7μm。
GaN外延层22远离GaN衬底层21一侧外表面上具有凹槽,凹槽内填充有P型Si材料材质的填充层40。在本实施例中P型Si材料为P型多晶硅。
正极金属层10,覆盖在GaN外延层远离GaN衬底层一侧的外表面上以及覆盖在P型Si材料远离GaN衬底层一侧的外表面上。正极金属层离GaN外延层22由近及远依次为由厚度为20nm厚的Ni金属层以及厚度为60nm的Au金属层。正极金属层10在GaN外延层22上形成肖特基接触。
负极金属层30覆盖在GaN衬底层21远离GaN外延层22一侧的外表面上。负极金属层30离GaN衬底层21由近及远依次为由厚度为65nm厚的Au金属层、厚度为55nm的Ni金属层、厚度为120nm的Al金属层以及厚度为20nm的Ti金属层。负极金属层30在GaN衬底层21上形成欧姆接触。
上述GaN异质结快恢复二极管器件100结构的制作方法步骤如下:
图2-3是本发明的实施例中GaN异质结快恢复二极管器件结构的制作方法中步骤1中中间产品的结构示意图。
步骤1,使用n型掺杂外延层生长在同质外延GaN衬底上(n-epi GaN on GaN)作为基底材料,使用等离子增强化学沉积法沉积(PECVD沉积)厚度为500nm-800nm的SiN作为掩蔽层50,形成如图2所示的结构。在掩蔽层上表面铺展一层光刻胶,形成光刻胶层60,光刻宽度为0.8μm~1μm的P型窗口,通过曝光显影,开出P型窗口,采用反应离子刻蚀法依次刻蚀厚度为P型窗口中的掩蔽层50和GaN外延层22,形成深度为0.5μm~1μm的GaN深槽,形成如图3所示的结构。
在本实施例中,等离子增强化学沉积法(PECVD沉积)的工艺参数为射频功率300W;时间50s~60s,射频频率13.56MHz;气体SiH4-NH3混合气体。光刻的参数为光刻胶3510T4500rpm。曝光显影的参数为曝光8s~12s,显影50s~60s。
图4-6是本发明GaN异质结快恢复二极管器件结构的制作方法的实施例中步骤2中中间产品的结构示意图。
步骤2,除去光刻胶层60,形成如图4所示的结构,采用物理气相沉积溅射(PVD溅射)掺杂浓度为5×1015cm-3-8×1015cm-3的P型α-非晶Si填充如图3所示的结构中的GaN深槽,形成填充层40,形成如图5所示的结构,并用800℃~820℃/20分钟~30分钟炉退火,将P型α-非晶Si转变为低阻P型非晶硅,再采用等离子刻蚀(RIE刻蚀)除去填充层40中多余的多晶硅和全部掩蔽层50,获得如图5所示的表面平整的半导体结构。
在本实施例中,除去光刻胶的方法为温度100℃,O2等离子法去除光刻胶;物理气相沉积溅射(PVD溅射)的工艺参数为功率200W,压强低于5×10-5帕,速率1nm/s;炉退火工艺的参数为810℃/25分钟;刻蚀填充层40中多余的多晶硅的参数为:刻蚀功率CF4 800W,刻蚀速率1nm/s,流速为50sccm;刻蚀掩蔽层50的参数为:功率CF4 800W,刻蚀速率1.2nm/s,流速为50sccm。
图7是本发明GaN异质结快恢复二极管器件结构的制作方法的实施例中步骤3中中间产品的结构示意图。
步骤3,采用电子束蒸发负极金属材料,并快速热退火(RTA),在基底层远离GaN深槽的外表面上的依次形成厚度为65nm厚的有单质金组成的Au金属层、厚度为55nm的由单质镍组成的Ni金属层、厚度为120nm的由单质铝组成的Al金属层以及厚度为20nm的由单质钛组成的Ti金属层,得到如图3的结构。
在本实施例中,电子束蒸发的参数为温度50-60℃,压强低于10-4帕;快速热退火(RTA)的参数为800℃~850℃/50s。
步骤4,采用电子束蒸发正极金属材料,在基底层具有GaN深槽的外表面上的依次形成正极金属层20nm厚的由单质金属镍组成的Ni金属层以及厚度为60nm的由单质金属金组成的Au金属层,得到如图1所示的结构。
在本实施例中,电子束蒸发的参数为温度50℃-60℃,压强低于10-4帕。
图8是本发明GaN异质结快恢复二极管器件结构的能带示意图。
如图8所示,在图中X坐标为芯片纵向,Y坐标为能级,圆圈代表材料中的的空穴。因Si的禁带宽度约为GaN宽禁带半导体的1/3,故当P-Si(禁带宽度1.12eV)与N-GaN接触后形成的异质结价带差ΔEv1大于P-GaN(禁带宽度3.4eV)/N-GaN异质结价带差ΔEv2,即P-Si的价带比P-GaN的价带电势能更低,故空穴更容易从N-GaN向P-Si移动,这对多数载流子空穴的抽取更为有利,关断时间更短。就正向导通而言,Ni/Au与N-GaN形成肖特基较P-Si/N-GaN、P-GaN/N-GaN有更低的势垒,故最先导通。
实施例的作用与效果
根据本实施例所涉及的GaN异质结快恢复二极管器件结构,因为提出引入P型Si新结构来形成混合PiN/肖特基二级管(Merged PiNShottkey,MPS),并利用P-Si/N-GaN能带差ΔEc、ΔEv,很容易实现空穴少子在反向恢复中能快速被抽取,所以,本实施例提供的GaN异质结快恢复二极管器件结构具有更快的关断速度。
根据本实施例所涉及的GaN异质结快恢复二极管器件结构的制作方法中,利用成熟的P型Si半导体微细加工工艺来代替GaN材料依靠Mg注入高温激活获得P型结构的办法,所以本实施例的制作方法不仅能有效地解决Mg杂质激活率低的问题,还具有较好的工艺兼容性,被用于GaN的MPS结构的快恢复二极管研制中,在反向恢复时间中获得更佳的关断速度。
上述实施方式为本发明的优选案例,并不用来限制本发明的保护范围。

Claims (10)

1.一种GaN异质结快恢复二极管器件结构,其特征在于,包括:
依次设置的正极金属层、基底层以及负极金属层;
其中,所述基底层包括GaN衬底层以及形成在所述GaN衬底层表面上的GaN外延层;
所述GaN外延层远离GaN衬底层一侧外表面上具有凹槽,
所述凹槽内填充有P型Si材料,
所述负极金属层,覆盖在所述GaN衬底层远离所述GaN外延层一侧的外表面上,
所述正极金属层,覆盖在所述所述GaN外延层远离所述GaN衬底层一侧的外表面上以及覆盖在所述P型Si材料远离所述GaN衬底层一侧的外表面上。
2.根据权利要求1所述的GaN异质结快恢复二极管器件结构,其特征在于:
其中,所述P型Si材料为P型多晶硅。
3.根据权利要求1所述的GaN异质结快恢复二极管器件结构,其特征在于:
其中,所述基底层材料为n型掺杂外延层生长在同质外延GaN衬底上形成的材料。
4.根据权利要求1所述的GaN异质结快恢复二极管器件结构,其特征在于:
其中,所述正极金属层由Ni金属层和Au金属层组成。
5.根据权利要求1所述的GaN异质结快恢复二极管器件结构,其特征在于:
其中,所述负极金属层由Ti金属层、Al金属层、Ni金属层以及Au金属层组成。
6.权利要求1-5任意一项所述的GaN异质结快恢复二极管器件结构的制作方法,其特征在于,包括如下步骤:
步骤1,在GaN外延材料上,使用等离子增强化学沉积法沉积SiN作为掩蔽层,在所述掩蔽层上表面铺展一层光刻胶,形成光刻胶层,光刻P型窗口,通过曝光显影,开出P型窗口,采用反应离子刻蚀法依次刻蚀P型窗口中的掩蔽层和GaN外延材料,形成GaN深槽;
步骤2,除去所述光刻胶层,采用物理气相沉积溅射P型α-非晶Si填充GaN深槽,并用炉退火工艺,将所述P型α-非晶Si转变为低阻P型非晶硅,再采用等离子刻蚀除去多余的多晶硅和全部掩蔽层,获得表面平整的基底层;
步骤3,采用电子束蒸发负极金属材料,并快速热退火,在基底层远离GaN深槽的外表面上的形成负极金属层;
步骤4,采用电子束蒸发正极金属材料,在基底层具有GaN深槽的外表面上的形成正极金属层。
7.根据权利要求6所述的GaN异质结快恢复二极管器件结构的制作方法,其特征在于:
其中,所述GaN深槽深度为0.5μm-1μm。
8.根据权利要求6所述的GaN异质结快恢复二极管器件结构的制作方法,其特征在于:
其中,所述掩蔽层厚度为500nm-800nm。
9.根据权利要求6所述的GaN异质结快恢复二极管器件结构的制作方法,其特征在于:
其中,所述P型窗口宽度为0.8μm-1μm。
10.根据权利要求6所述的GaN异质结快恢复二极管器件结构的制作方法,其特征在于:
其中,所述P型α-非晶Si的掺杂浓度为5×1015cm-3-8×1015cm-3
CN201910724127.0A 2019-08-07 2019-08-07 GaN异质结快恢复二极管器件结构及其制作方法 Pending CN112349789A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910724127.0A CN112349789A (zh) 2019-08-07 2019-08-07 GaN异质结快恢复二极管器件结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910724127.0A CN112349789A (zh) 2019-08-07 2019-08-07 GaN异质结快恢复二极管器件结构及其制作方法

Publications (1)

Publication Number Publication Date
CN112349789A true CN112349789A (zh) 2021-02-09

Family

ID=74366592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910724127.0A Pending CN112349789A (zh) 2019-08-07 2019-08-07 GaN异质结快恢复二极管器件结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112349789A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766433A (ja) * 1993-08-26 1995-03-10 Hitachi Ltd 半導体整流素子
EP1850396A2 (en) * 2006-04-28 2007-10-31 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN106449775A (zh) * 2016-10-31 2017-02-22 复旦大学 一种GaN基混合PIN肖特基二极管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766433A (ja) * 1993-08-26 1995-03-10 Hitachi Ltd 半導体整流素子
EP1850396A2 (en) * 2006-04-28 2007-10-31 Nissan Motor Co., Ltd. Semiconductor device and manufacturing method thereof
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN106449775A (zh) * 2016-10-31 2017-02-22 复旦大学 一种GaN基混合PIN肖特基二极管及其制备方法

Similar Documents

Publication Publication Date Title
CN103346084B (zh) 氮化镓肖特基二极管及其制造方法
CN107978642B (zh) 一种GaN基异质结二极管及其制备方法
CN106024914A (zh) 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN108346688B (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN110112207B (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
CN110783413B (zh) 横向结构氧化镓的制备方法及横向结构氧化镓
JP2013140974A (ja) パワー素子及びその製造方法
CN115411095A (zh) 具有介电调控混合场板终端的sbd结构及其制备方法
WO2021139041A1 (zh) 氧化镓肖特基二极管及其制备方法
CN111785785B (zh) Sbd器件结构及其制备方法
CN110752260A (zh) 新型GaN结势垒肖特基二极管及其制备方法
CN116387367A (zh) 沟槽与场板复合终端结构的高压氧化镓肖特基势垒二极管
CN115863446A (zh) 一种GaN基异质结二极管及其制备方法
CN115775730A (zh) 一种准垂直结构GaN肖特基二极管及其制备方法
CN112349789A (zh) GaN异质结快恢复二极管器件结构及其制作方法
CN115020499A (zh) 基于p型GaN结构的结型肖特基二极管及其制备方法
CN105185841B (zh) 一种场效应二极管及其制作方法
CN110534582B (zh) 一种具有复合结构的快恢复二极管及其制造方法
CN205911315U (zh) 混合阳极电极结构的GaN基肖特基二极管
CN112531007A (zh) 具有梯度深度p型区域的结势垒肖特基二极管及制备方法
CN114220869B (zh) 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法
CN116581151B (zh) 一种低开启电压氧化镓肖特基二极管及其制备方法
CN211629119U (zh) 一种结势垒肖特基结构的二极管
CN219371036U (zh) 一种改进型tmps二极管
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210209

WD01 Invention patent application deemed withdrawn after publication