CN112347015A - 芯片片上系统异构多处理器间的通信装置及方法 - Google Patents
芯片片上系统异构多处理器间的通信装置及方法 Download PDFInfo
- Publication number
- CN112347015A CN112347015A CN202110021023.0A CN202110021023A CN112347015A CN 112347015 A CN112347015 A CN 112347015A CN 202110021023 A CN202110021023 A CN 202110021023A CN 112347015 A CN112347015 A CN 112347015A
- Authority
- CN
- China
- Prior art keywords
- processor
- controller
- receiving
- application
- sending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
Abstract
本发明公开了一种芯片片上系统异构多处理器间的通信装置及方法,涉及芯片内多处理器间通信技术领域,解决了多任务在异构处理器间分布运行时多路复用的技术问题,其技术方案要点是通过处理器的发送控制器将传输协议写入与接收控制器共用的缓存区,该传输协议包括与发送控制器对应的另一处理器的接收控制器,通过传输协议查询到接收控制器后,接收控制器再从缓存区中读取传输协议中的数据,实现异构处理器间的通信。通过多层级的编码使用实现多路复用,每个处理器拥有多个发送和接收组合通道,实现多任务并发地数据传输。并能够支持多种广泛使用的传输协议,灵活性高,还可扩展到虚拟化领域,适用于虚拟机和物理处理器共存的混合异构环境。
Description
技术领域
本公开涉及通信技术领域,尤其涉及芯片片上系统异构多处理器间的通信装置及方法。
背景技术
在汽车网联化、智能化的发展趋势下,芯片系统需要兼顾运算能力和功能安全性,芯片设计更为复杂且需应对多种场景要求而进行设计,主要体现在:芯片非对称多处理器个数的增加,且处理器互相功能隔离、保留必要的相互通信、保证各自的功能独立运行。但是作为一个系统的整体设计,处理器间的通信,比如对某些特定硬件的状态查询,车辆状态信息以及车联网数据传递,又必不可少,既要保持处理器各自功能的独立性和安全性,又要体现片上系统的整体性和系统性。
处理器间通信,又叫核间通信,是多核片上系统中常见的通信形式,分为同构多核和异构多核。为满足汽车电子架构对安全性要求,片上系统设计时除了考虑高性能计算单元,也考虑了独立的安全单元,甚至一些独立任务运算单元,通常将这些运算单元称为域,这些异质的处理单元组成了异构多核系统。另外随着虚拟化技术的不断发展和汽车行业的融合,在高性能计算域内又分化出不同的虚拟机域,这些域为了满足不同的功能和安全性需求,运行了不同的操作系统和算法。为此,核间通信需要同时支持这些复杂的消息传输场景。
应对大数据和算力不断增长的需求,汽车产业电子架构逐渐从传统的分布式ECU(Electronic Control Unit,电子控制单元)朝集中化的域控制器、网关和中央控制器等方向发展,一个片上系统会集成更多的微控制器,外围设备和高性能处理器,组成一个多处理器的复杂集合,一方面能够满足不断增长的算力需求,同时尽可能复用硬件投资成本,另一方面,又要保证汽车领域对安全性的监管需求。这种具有多处理器的片上系统会变得更加主流,多处理器间的信息交换必然要求高速率、高可靠性和低延迟,才能发挥片上系统整体的强大功能。
传统的IPI(Inter-Processor Interrupt,处理器间中断)可以满足通知的需求,缺点是携带信息太少。当IPI结合使用DDR内存或片上缓冲区传输数据时,可以满足传输的带宽和时延的需求,缺点是仅能寻址到处理器。如果两端处理器是单任务收发时,这种方式是可以满足需求的。但是,当处理器上运行多任务时,多路传输寻址就无法用上面的方法实现。更加复杂的情形是,当引入虚拟化技术后,虚拟主机和其上的多任务也需要进行跨域的传输,现有技术就无法满足需求。
发明内容
本公开提供了一种芯片片上系统异构多处理器间的通信装置及方法,其技术目的是在多个处理器之间,通过灵活的发送和接收控制器通道组合,以较少的开销支持高达255多任务分时复用物理通道,同时能够支持多种上层传输协议,便于在此基础上虚拟出各种网卡设备。本公开可以应用于虚拟化技术,通过给处理器绑定独立的发送和接收控制器,分配给多个虚拟机,可以实现通信装置虚拟化,和物理处理器之间进行数据传输。
本公开的上述技术目的是通过以下技术方案得以实现的:
一种芯片片上系统异构多处理器间的通信装置,包括:
至少一个第一处理器,每个所述第一处理器包括至少一个第一发送控制器和至少一个第一接收控制器;
至少一个第二处理器,每个所述第二处理器包括至少一个第二发送控制器和至少一个第二接收控制器;
第一缓存区,用于所述第一发送控制器写入第一传输协议,所述第一传输协议包括第一处理器编号和对应的第二处理器编号、第一发送控制器编号和对应的至少一个第二接收控制器编号;
第一查询单元,通过所述第二处理器编号和所述第二接收控制器编号查询到第二处理器的第二接收控制器;
第一读取单元,用于所述第二接收控制器从所述第一缓存区中读取所述第一传输协议。
进一步地,包括:
第二缓存区,用于所述第二发送控制器写入第二传输协议,所述第二传输协议包括所述第二处理器编号和对应的第一处理器编号、第二发送控制器编号和对应的第一接收控制器编号;
第二查询单元,通过所述第一处理器编号和所述第一接收控制器编号查询第一处理器的第一接收控制器;
第二读取单元,用于所述第一接收控制器从所述第二缓存区中读取所述第二传输协议。
进一步地,所述第一传输协议还包括第二应用程序编号和对应的第一应用程序数据,所述第二应用程序编号和至少一个所述第二接收控制器相对应;
所述第二传输协议还包括第一应用程序编号和对应的第二应用程序数据,所述第一应用程序编号和至少一个所述第一接收控制器相对应;
所述第一查询单元还用于:通过所述第二处理器编号、所述第二接收控制器编号和所述第二应用程序编号查询所述第二处理器的第二接收控制器的第二应用程序;
所述第一读取单元还用于:所述第二应用程序从所述第一缓冲区中读取所述第一应用程序数据;
所述第二查询单元还用于:通过所述第一处理器编号、所述第一接收控制器编号和所述第一应用程序编号查询所述第一处理器的第一接收控制器的第一应用程序;
所述第二读取单元还用于:所述第一应用程序从所述第二缓冲区中读取所述第二应用程序数据。
进一步地,每个所述第一发送控制器和至少一个第二接收控制器相对应,每个所述第二发送控制器和至少一个第一接收控制器相对应,所述第一发送控制器和对应的所述第二接收控制器共享一个缓存区,所述第二发送控制器和对应的所述第一接收控制器共享一个缓存区。
进一步地,所述第一传输协议和所述第二传输协议还包括:标志控制位、校验位和载荷长度。
一种芯片片上系统异构多处理器间的通信方法,包括:
第一处理器的第一发送控制器将第一传输协议写入第一缓存区,所述第一传输协议包括第一处理器编号和对应的第二处理器编号、第一发送控制器编号和对应的至少一个第二接收控制器编号;
通过所述第二处理器编号和所述第二接收控制器编号查询到第二处理器的第二接收控制器;
所述第二接收控制器从所述第一缓存区中读取所述第一传输协议。
进一步地,包括:
所述第二处理器的第二发送控制器将第二传输协议写入第二缓存区,所述第二传输协议包括所述第二处理器编号和对应的第一处理器编号、第二发送控制器编号和对应的第一接收控制器编号;
通过所述第一处理器编号和所述第一接收控制器编号查询所述第一处理器的第一接收控制器;
所述第一接收控制器从所述第二缓存区中读取所述第二传输协议。
进一步地,所述第一传输协议还包括第二应用程序编号和对应的第一应用程序数据,所述第二应用程序编号和至少一个所述第二接收控制器相对应;
所述第二传输协议还包括第一应用程序编号和对应的第二应用程序数据,所述第一应用程序编号和至少一个所述第一接收控制器相对应;
通过所述第二处理器编号、所述第二接收控制器编号和所述第二应用程序编号查询所述第二处理器的第二接收控制器的第二应用程序,所述第二应用程序从所述第一缓冲区中读取所述第一应用程序数据;
通过所述第一处理器编号、所述第一接收控制器编号和所述第一应用程序编号查询所述第一处理器的第一接收控制器的第一应用程序,所述第一应用程序从所述第二缓冲区中读取所述第二应用程序数据。
本公开的有益效果在于:本公开所述的芯片片上系统异构多处理器间的通信装置及方法,通过处理器的发送控制器将传输协议写入与接收控制器共用的缓存区,该传输协议包括与发送控制器对应的另一处理器的接收控制器,通过传输协议查询到接收控制器后,接收控制器再从缓存区中读取传输协议中的数据,实现异构处理器间的通信。通过三级编码的混合使用实现多路复用,可以在最多8个处理器之间,4个发送和接收组合通道上,255个任务之间实现数据传输。同时能够支持扩展多种传输协议,灵活性高。
附图说明
图1为本公开所述的芯片片上系统异构多处理器间的通信装置示意图;
图2为本公开所述的芯片片上系统异构多处理器间的通信方法流程图;
图3为本公开实施例一的流程图;
图4为本公开实施例二的流程图;
图5为本公开实施例三的流程图。
具体实施方式
下面将结合附图对本公开技术方案进行详细说明。在本申请的描述中,需要理解地是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征,或仅用来区分不同的组成部分。
本发明用于芯片片上系统,共享内存可以使用芯片内部的SRAM,也可以是外部的DDR DRAM。
图1为本公开所述的芯片片上系统异构多处理器间的通信装置示意图,如图1所示,该通信装置包括至少一个第一处理器和至少一个第二处理器,第一处理器包括至少一个第一发送控制器和至少一个第一接收控制器,第二处理器包括至少一个第二发送控制器和至少一个第二接收控制器。此外,该通信装置还包括第一缓存区、第二缓存区、第一查询单元、第二查询单元、第一读取单元和第二读取单元。
第一处理器作为发送方、第二处理器作为接收方时,第一发送控制器在第一缓存区内写入第一传输协议,该第一传输协议包括第一处理器编号和对应的第二处理器编号、第一发送控制器编号和对应的至少一个第二接收控制器编号。第一查询单元通过第二处理器编号和第二接收控制器编号查询到第二处理器的第二接收控制器,第二接收控制器通过第一读取单元从第一缓存区中读取第一传输协议,获取第一传输协议中的数据内容。
同样,第二处理器作为发送方,第一处理器作为接收方时,第二发送控制器在第二缓存区内写入第二传输协议,该第二传输协议包括第二处理器编号和对应的第一处理器编号、第二发送控制器编号和对应的至少一个第一接收控制器编号。第二查询单元通过第一处理器编号和第一接收控制器编号查询到第一处理器的第一接收控制器,第一接收控制器通过第二读取单元从第二缓存区中读取第二传输协议,获取第二传输协议中的数据内容。
作为具体实施例地,处理器A和处理B均有多个数据发送控制器和接收控制器,假设分组控制器共有4组,编号分别为0、1、2、3。处理器A的发送控制器和处理器B的接收控制器(或处理器A的接收控制器和处理器B的发送控制器)通过固定编码方式进行配对,在发送控制器、接收控制器的初始化时完成配置,例如以以下组合方式进行配对:
发送控制器[0] -> 接收控制器[0];
发送控制器[1] -> 接收控制器[1];
发送控制器[2] -> 接收控制器[2];
发送控制器[3] -> 接收控制器[3];
也可以是,
发送控制器[0] -> 接收控制器[3];
发送控制器[1] -> 接收控制器[1];
发送控制器[3] -> 接收控制器[0];
发送控制器[2] -> 接收控制器[2]。
每个发送控制器和至少一个接收控制器相对应,发送控制器和对应的接收控制器共享一个缓存区。即可以实施一对多的发送,即一个发送控制器向多个接收控制器进行发送,根据数据业务内容调整,每一个发送控制器和相应接收控制器的配对共享一个缓存区域。
处理器A作为发送端进行发送业务时,发送流程包括:(1)根据业务逻辑和接收端的处理器B,确定选择一个发送控制器和接收控制器进行配对,例如处理器A选择发送控制器[1];(2)设置接收端处理器的编号,这里为B;(3)设置接收控制器编号,假设是接收控制器[1];(4)填写待发送数据到缓存区;(5)处理器A发送触发处理器间中断,设置发送标志位;(6)处理器A等待发送标志位清零;(7)完成发送。
处理器B作为接收端接收业务时,接收流程包括:(1)接收处理器间中断;(2)确定发送端处理器编号,是来自处理器A;(3)确定接收控制器编号,来自接收控制器[1];(4)读取接收控制器[1]对应的共享内存区域(缓存区);(5)对发送标志位清零。
以上是两个处理器的情况,若是两个以上的处理器,每增加一个处理器,每个处理器的发送控制器和接收控制器都要增加至少1组,用于同步接收来自不同处理器的数据。具体实践时,收发控制器的数量主要考虑实现成本,当处理器上任务较多时,可以适当增加收发控制器数量。
另外,第一传输协议还包括第二应用程序编号和对应的第一应用程序数据,第二应用程序编号和至少一个第二接收控制器相对应(即第一应用程序数据可以发送给第二处理器的多个第二应用程序)。第二传输协议还包括第一应用程序编号和对应的第二应用程序数据,第一应用程序编号和至少一个第一接收控制器相对应(即第二应用程序数据可以发送给第一处理器的多个第一应用程序)。
第一查询单元通过第二处理器编号、第二接收控制器编号和第二应用程序编号查询第二处理器的第二接收控制器的第二应用程序,第二应用程序通过第一读取单元从第一缓冲区中读取第一应用程序数据。
第二查询单元通过第一处理器编号、第一接收控制器编号和第一应用程序编号查询第一处理器的第一接收控制器的第一应用程序,第一应用程序通过第二读取单元从第二缓冲区中读取第二应用程序数据。
作为具体实施例地,例如,处理器A上运行的某一个应用程序1想发送给处理器B上的另一个应用程序2,主要通信过程如下:(1)应用程序1准备传输的数据;(2)填充传输协议的头部信息;(3)将数据写入处理器A和处理器B共同可见的缓存区;(4)发送核间中断,通知处理器B;(5)处理器B处理中断,读取数据,根据接收地址(即应用程序编号)选择分发应用程序;(6)处理器B再通过中断回复确认信息给处理器A;(7)处理器A收到确认回应,并通知应用程序2发送完成。
另外,传输协议的头部信息主要包括:
(1)处理器编号,包含处理器A和处理器B的编号,该编号使用4位比特位表示,最多可支持16个处理器同时进行,特别用于单个SoC片上系统内部多个异构处理器的情况;
(2)填入的数据内容可以支持其他上层协议报文,既能够支持主流的比如以太网帧,UDP(User Datagram Protocol,用户数据报协议)报文,CAN(Controller Area Network,控制器局域网络)报文,RPMSG(Remote Processor Messaging,远程处理器消息传递)报文,又支持自定义短数据通知报文,方便在多个处理器之间作各种方式信息中继;特别针对,片上系统多异构处理器处理能力有不同,外设资源可客制化的情况下,数据在系统内、外部的中继,过滤和转发;
(3)多路复用地址,支持在2个处理器上同时运行的多个应用程序间并发地接收或发送数据,充分利用硬件的高速传输性能,每个处理器上最多支持255个应用程序,适合片上系统内多个操作系统间多任务并发环境;
(4)标志控制位,可以根据数据类型,设置QoS(Quality of Service,服务质量),比如是否错误重传、是否需要数据校验等,保证数据完整性,和平衡传输延迟,实现:
实时性优先,追求低延迟,无缓冲队列,发送不等待完成,适用于短消息通知,模拟中断情况;
高可靠性优先,保证数据完整准确,有握手回包,丢失会重发;
高吞吐率优先,追求低延迟,有缓冲队列,流量控制,适用于载荷较多情况;
(5)校验位,预留16位,CRC16(Cyclic Redundancy Check,循环冗余校验)或者校验和等,由标志控制位可选配;
(6)载荷长度,单次传输的最大数据量MTU(Maximum Transmission Unit,最大传输单元)是4096字节。
图2为本公开所述的芯片片上系统异构多处理器间的通信方法流程图,如图2所示,100:第一处理器的第一发送控制器将第一传输协议写入第一缓存区,所述第一传输协议包括第一处理器编号和对应的第二处理器编号、第一发送控制器编号和对应的至少一个第二接收控制器编号。101:通过所述第二处理器编号和所述第二接收控制器编号查询到第二处理器的第二接收控制器。102:所述第二接收控制器从所述第一缓存区中读取所述第一传输协议。
图3为本公开实施例一流程图,200:所述第二处理器的第二发送控制器将第二传输协议写入第二缓存区,所述第二传输协议包括所述第二处理器编号和对应的第一处理器编号、第二发送控制器编号和对应的第一接收控制器编号。201:通过所述第一处理器编号和所述第一接收控制器编号查询所述第一处理器的第一接收控制器。202:所述第一接收控制器从所述第二缓存区中读取所述第二传输协议。
若需要将第一处理器上运行的第一应用程序发送给第二处理器上的第二应用程序,那么第一传输协议还包括第二应用程序编号和对应的第一应用程序数据,第二应用程序编号和至少一个第二接收控制器相对应。然后300:通过第二处理器编号、第二接收控制器编号和第二应用程序编号查询第二处理器的第二接收控制器的第二应用程序;301:该第二应用程序从第一缓冲区中读取第一应用程序数据,如图4所示。
同理,若需要将第二处理器上运行的第二应用程序发送给第一处理器上的第一应用程序,那么第二传输协议还包括第一应用程序编号和对应的第二应用程序数据,第一应用程序编号和至少一个第一接收控制器相对应。然后400:通过第一处理器编号、第一接收控制器编号和第一应用程序编号查询第一处理器的第一接收控制器的第一应用程序;401:该第一应用程序从第二缓冲区中读取第二应用程序数据,如图5所示。
以上为本公开示范性实施例,本公开的保护范围由权利要求书及其等效物限定。
Claims (10)
1.一种芯片片上系统异构多处理器间的通信装置,其特征在于,包括:
至少一个第一处理器,每个所述第一处理器包括至少一个第一发送控制器和至少一个第一接收控制器;
至少一个第二处理器,每个所述第二处理器包括至少一个第二发送控制器和至少一个第二接收控制器;
第一缓存区,用于所述第一发送控制器写入第一传输协议,所述第一传输协议包括第一处理器编号和对应的第二处理器编号、第一发送控制器编号和对应的至少一个第二接收控制器编号;
第一查询单元,通过所述第二处理器编号和所述第二接收控制器编号查询到第二处理器的第二接收控制器;
第一读取单元,用于所述第二接收控制器从所述第一缓存区中读取所述第一传输协议。
2.如权利要求1所述的芯片片上系统异构多处理器间的通信装置,其特征在于,包括:
第二缓存区,用于所述第二发送控制器写入第二传输协议,所述第二传输协议包括所述第二处理器编号和对应的第一处理器编号、第二发送控制器编号和对应的第一接收控制器编号;
第二查询单元,通过所述第一处理器编号和所述第一接收控制器编号查询第一处理器的第一接收控制器;
第二读取单元,用于所述第一接收控制器从所述第二缓存区中读取所述第二传输协议。
3.如权利要求2所述的芯片片上系统异构多处理器间的通信装置,其特征在于,所述第一传输协议还包括第二应用程序编号和对应的第一应用程序数据,所述第二应用程序编号和至少一个所述第二接收控制器相对应;
所述第二传输协议还包括第一应用程序编号和对应的第二应用程序数据,所述第一应用程序编号和至少一个所述第一接收控制器相对应;
所述第一查询单元还用于:通过所述第二处理器编号、所述第二接收控制器编号和所述第二应用程序编号查询所述第二处理器的第二接收控制器的第二应用程序;
所述第一读取单元还用于:所述第二应用程序从所述第一缓冲区中读取所述第一应用程序数据;
所述第二查询单元还用于:通过所述第一处理器编号、所述第一接收控制器编号和所述第一应用程序编号查询所述第一处理器的第一接收控制器的第一应用程序;
所述第二读取单元还用于:所述第一应用程序从所述第二缓冲区中读取所述第二应用程序数据。
4.如权利要求3所述的芯片片上系统异构多处理器间的通信装置,其特征在于,每个所述第一发送控制器和至少一个第二接收控制器相对应,每个所述第二发送控制器和至少一个第一接收控制器相对应,所述第一发送控制器和对应的所述第二接收控制器共享一个缓存区,所述第二发送控制器和对应的所述第一接收控制器共享一个缓存区。
5.如权利要求4所述的芯片片上系统异构多处理器间的通信装置,其特征在于,所述第一传输协议和所述第二传输协议还包括:标志控制位、校验位和载荷长度。
6.一种芯片片上系统异构多处理器间的通信方法,其特征在于,包括:
第一处理器的第一发送控制器将第一传输协议写入第一缓存区,所述第一传输协议包括第一处理器编号和对应的第二处理器编号、第一发送控制器编号和对应的至少一个第二接收控制器编号;
通过所述第二处理器编号和所述第二接收控制器编号查询到第二处理器的第二接收控制器;
所述第二接收控制器从所述第一缓存区中读取所述第一传输协议。
7.如权利要求6所述的芯片片上系统异构多处理器间的通信方法,其特征在于,包括:
所述第二处理器的第二发送控制器将第二传输协议写入第二缓存区,所述第二传输协议包括所述第二处理器编号和对应的第一处理器编号、第二发送控制器编号和对应的第一接收控制器编号;
通过所述第一处理器编号和所述第一接收控制器编号查询所述第一处理器的第一接收控制器;
所述第一接收控制器从所述第二缓存区中读取所述第二传输协议。
8.如权利要求7所述的芯片片上系统异构多处理器间的通信方法,其特征在于,所述第一传输协议还包括第二应用程序编号和对应的第一应用程序数据,所述第二应用程序编号和至少一个所述第二接收控制器相对应;
所述第二传输协议还包括第一应用程序编号和对应的第二应用程序数据,所述第一应用程序编号和至少一个所述第一接收控制器相对应;
通过所述第二处理器编号、所述第二接收控制器编号和所述第二应用程序编号查询所述第二处理器的第二接收控制器的第二应用程序,所述第二应用程序从所述第一缓冲区中读取所述第一应用程序数据;
通过所述第一处理器编号、所述第一接收控制器编号和所述第一应用程序编号查询所述第一处理器的第一接收控制器的第一应用程序,所述第一应用程序从所述第二缓冲区中读取所述第二应用程序数据。
9.如权利要求8所述的芯片片上系统异构多处理器间的通信方法,其特征在于,每个所述第一发送控制器和至少一个第二接收控制器相对应,每个所述第二发送控制器和至少一个第一接收控制器相对应,所述第一发送控制器和对应的所述第二接收控制器共享一个缓存区,所述第二发送控制器和对应的所述第一接收控制器共享一个缓存区。
10.如权利要求9所述的芯片片上系统异构多处理器间的通信方法,其特征在于,所述第一传输协议和所述第二传输协议还包括:标志控制位、校验位和载荷长度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110021023.0A CN112347015B (zh) | 2021-01-08 | 2021-01-08 | 芯片片上系统异构多处理器间的通信装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110021023.0A CN112347015B (zh) | 2021-01-08 | 2021-01-08 | 芯片片上系统异构多处理器间的通信装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112347015A true CN112347015A (zh) | 2021-02-09 |
CN112347015B CN112347015B (zh) | 2021-04-02 |
Family
ID=74428158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110021023.0A Active CN112347015B (zh) | 2021-01-08 | 2021-01-08 | 芯片片上系统异构多处理器间的通信装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112347015B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113609059A (zh) * | 2021-08-12 | 2021-11-05 | 经纬恒润(天津)研究开发有限公司 | 一种通信系统及通信方法 |
CN113688094A (zh) * | 2021-08-24 | 2021-11-23 | 中汽创智科技有限公司 | 一种车机系统的数据通信方法、装置、系统及存储介质 |
CN113726485A (zh) * | 2021-07-15 | 2021-11-30 | 深圳市有为信息技术发展有限公司 | 用于商用车车载终端的多处理器间的通信方法及车载终端 |
CN115599025A (zh) * | 2022-12-12 | 2023-01-13 | 南京芯驰半导体科技有限公司(Cn) | 芯片阵列的资源成组控制系统、方法及存储介质 |
CN116052617A (zh) * | 2023-03-29 | 2023-05-02 | 南京芯驰半导体科技有限公司 | 一种屏幕亮度控制系统、方法、装置、设备及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102135950A (zh) * | 2011-03-10 | 2011-07-27 | 中国科学技术大学苏州研究院 | 基于星型互联架构的片上异构多核系统及其通信方法 |
CN104794100A (zh) * | 2015-05-06 | 2015-07-22 | 西安电子科技大学 | 基于片上网络的异构多核处理系统 |
US20160224355A1 (en) * | 2015-02-04 | 2016-08-04 | Fuji Xerox Co., Ltd. | Electronic apparatus, control device, control method, and computer readable medium |
CN105988945A (zh) * | 2015-02-06 | 2016-10-05 | 致象尔微电子科技(上海)有限公司 | 一种异构多处理器系统及其驱动控制方法 |
CN110196737A (zh) * | 2018-11-13 | 2019-09-03 | 张俊峰 | 一种异构多核处理系统 |
CN111133409A (zh) * | 2017-10-19 | 2020-05-08 | 净睿存储股份有限公司 | 确保人工智能基础设施中的再现性 |
-
2021
- 2021-01-08 CN CN202110021023.0A patent/CN112347015B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102135950A (zh) * | 2011-03-10 | 2011-07-27 | 中国科学技术大学苏州研究院 | 基于星型互联架构的片上异构多核系统及其通信方法 |
US20160224355A1 (en) * | 2015-02-04 | 2016-08-04 | Fuji Xerox Co., Ltd. | Electronic apparatus, control device, control method, and computer readable medium |
CN105988945A (zh) * | 2015-02-06 | 2016-10-05 | 致象尔微电子科技(上海)有限公司 | 一种异构多处理器系统及其驱动控制方法 |
CN104794100A (zh) * | 2015-05-06 | 2015-07-22 | 西安电子科技大学 | 基于片上网络的异构多核处理系统 |
CN111133409A (zh) * | 2017-10-19 | 2020-05-08 | 净睿存储股份有限公司 | 确保人工智能基础设施中的再现性 |
CN110196737A (zh) * | 2018-11-13 | 2019-09-03 | 张俊峰 | 一种异构多核处理系统 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113726485A (zh) * | 2021-07-15 | 2021-11-30 | 深圳市有为信息技术发展有限公司 | 用于商用车车载终端的多处理器间的通信方法及车载终端 |
CN113609059A (zh) * | 2021-08-12 | 2021-11-05 | 经纬恒润(天津)研究开发有限公司 | 一种通信系统及通信方法 |
CN113609059B (zh) * | 2021-08-12 | 2023-09-05 | 经纬恒润(天津)研究开发有限公司 | 一种通信系统及通信方法 |
CN113688094A (zh) * | 2021-08-24 | 2021-11-23 | 中汽创智科技有限公司 | 一种车机系统的数据通信方法、装置、系统及存储介质 |
CN113688094B (zh) * | 2021-08-24 | 2024-03-22 | 中汽创智科技有限公司 | 一种车机系统的数据通信方法、装置、系统及存储介质 |
CN115599025A (zh) * | 2022-12-12 | 2023-01-13 | 南京芯驰半导体科技有限公司(Cn) | 芯片阵列的资源成组控制系统、方法及存储介质 |
CN115599025B (zh) * | 2022-12-12 | 2023-03-03 | 南京芯驰半导体科技有限公司 | 芯片阵列的资源成组控制系统、方法及存储介质 |
CN116052617A (zh) * | 2023-03-29 | 2023-05-02 | 南京芯驰半导体科技有限公司 | 一种屏幕亮度控制系统、方法、装置、设备及存储介质 |
CN116052617B (zh) * | 2023-03-29 | 2023-06-27 | 南京芯驰半导体科技有限公司 | 一种屏幕亮度控制系统、方法、装置、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN112347015B (zh) | 2021-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112347015B (zh) | 芯片片上系统异构多处理器间的通信装置及方法 | |
CN113485823A (zh) | 数据传输方法、装置、网络设备、存储介质 | |
US4715030A (en) | Local area network bridge | |
US7609718B2 (en) | Packet data service over hyper transport link(s) | |
US8571033B2 (en) | Smart routing between peers in a point-to-point link based system | |
US6185607B1 (en) | Method for managing network data transfers with minimal host processor involvement | |
US4887075A (en) | Local area network system with a multi-computer system coupled thereto and method for controlling the same | |
US7752341B2 (en) | Programmable controller and communication unit therefor | |
US7596148B2 (en) | Receiving data from virtual channels | |
JP2004272386A (ja) | マルチプロセッサシステム | |
CN112867998B (zh) | 运算加速器、交换器、任务调度方法及处理系统 | |
CN116204487A (zh) | 远程数据访问方法及装置 | |
KR102303424B1 (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
JP4104939B2 (ja) | マルチプロセッサシステム | |
CN111190840A (zh) | 基于现场可编程门阵列控制的多方中央处理器通信架构 | |
US20040017813A1 (en) | Transmitting data from a plurality of virtual channels via a multiple processor device | |
US6880035B1 (en) | Electronic bus control device with a parallel databus and a method for the operation of the bus control device | |
JP3016788B2 (ja) | 装置間通信・キャッシュ一致処理方式 | |
TWI843351B (zh) | 多處理器裝置、資料處理系統與周邊控制器共用方法 | |
JP6885635B1 (ja) | 情報処理装置、情報処理方法及び情報処理装置用プログラム | |
US11841819B2 (en) | Peripheral component interconnect express interface device and method of operating the same | |
JPS6260043A (ja) | 通信制御装置 | |
CN118227552A (zh) | 多处理器设备、数据处理系统与周边控制器共享方法 | |
JPH10143486A (ja) | 並列計算機におけるデータ送受信方法 | |
CN118245401A (zh) | Sr-iov设备间通信方法、装置、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |