CN112331766A - 基于碲化钼的忆阻器及其制备方法、非易失性存贮器 - Google Patents

基于碲化钼的忆阻器及其制备方法、非易失性存贮器 Download PDF

Info

Publication number
CN112331766A
CN112331766A CN202011154078.0A CN202011154078A CN112331766A CN 112331766 A CN112331766 A CN 112331766A CN 202011154078 A CN202011154078 A CN 202011154078A CN 112331766 A CN112331766 A CN 112331766A
Authority
CN
China
Prior art keywords
phase
molybdenum telluride
memristor
resistance
change layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011154078.0A
Other languages
English (en)
Other versions
CN112331766B (zh
Inventor
杨蕊
何慧凯
江勇波
黄腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202011154078.0A priority Critical patent/CN112331766B/zh
Publication of CN112331766A publication Critical patent/CN112331766A/zh
Application granted granted Critical
Publication of CN112331766B publication Critical patent/CN112331766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明属于半导体存储相关技术领域，其公开了一种基于碲化钼的忆阻器及其制备方法、非易失性存储器，所述忆阻器包括自上而下设置的顶电极、阻变层及底电极，所述阻变层位于所述顶电极及所述底电极之间，其为经过氩等离子处理的二维碲化钼片；通过氩等离子处理在碲化钼片的表面引入碲空位，从而降低碲化钼从2H相到1T’相转变的能量，使得碲化钼自2H相到1T’的相转变更容易发生；所述阻变层在外加电压作用会发生从2H相到1T’相的可逆相转变，从而所述忆阻器的电阻发生高低阻态的变化。本发明使得碲化钼2H和1T’之间的相转变更容易发生，降低相转变的操作电压，同时提高转变速度和循环寿命。

Description

基于碲化钼的忆阻器及其制备方法、非易失性存贮器
技术领域
本发明属于半导体存储相关技术领域，更具体地，涉及一种基于碲化钼的忆阻器及其制备方法、非易失性存储器。
背景技术
自2008年惠普公司从实验上验证了忆阻器的存在后，忆阻器获得了迅速的发展。尤其在存储领域，忆阻器凭借着结构简单、存储密度高、功耗低、擦写速度快、寿命长等一系列优势，被认为是最有潜力的可三维集成高密度存储器候选者之一。
目前报道的主流的忆阻器的阻变大部分是基于金属(银或铜)或者氧空位导电丝的形成和熔断过程，该过程中涉及到离子在阻变层中的迁移。值得注意的是，导电丝的形成和熔断过程具有一定的随机性，易诱发高低阻态的波动乃至器件失效，并且器件与器件之间的均一性较差。同时，导电丝的形成和熔断过程涉及离子在较大范围内的迁移，因而需要较大的驱动能量，使得器件的擦写速度无法进一步提升。因此，开发一种具有更快擦写速度和更高可控性的阻变机制仍是目前研究的重点。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种基于碲化钼的忆阻器及其制备方法、非易失性存储器，所述忆阻器的阻变层为经过氩等离子处理的二维碲化钼片，如此利用氩等离子处理方式在碲化钼片上引入碲空位，从而降低碲化钼从2H相到1T’相转变的能量，使得碲化钼的从2H相到1T’相的转变更容易发生，且在电压作用下碲化钼片会发生从2H相到1T’相的可逆相转变，从而忆阻器的电阻发生高低阻态的变化，并且基于该相变过程，该忆阻器表现出超快的擦写速度、优异的保持性和较长的循环寿命，所述忆阻器有效解决了目前忆阻器擦写速度无法提升和循环寿命不足等问题。
为实现上述目的，按照本发明的一个方面，提供了一种基于碲化钼的忆阻器，所述忆阻器包括自上而下设置的顶电极、阻变层及底电极，所述阻变层位于所述顶电极及所述底电极之间，其为经过氩等离子处理的二维碲化钼片；
通过氩等离子处理在碲化钼片的表面引入碲空位，从而降低碲化钼从2H相到1T’相转变的能量，使得碲化钼自2H相到1T’的相转变更容易发生；
所述阻变层在外加电压作用会发生从2H相到1T’相的可逆相转变，从而所述忆阻器的电阻发生高低阻态的变化。
进一步地，所述底电极及顶电极均为金、钛、铂其中一种金属或者两种金属叠加形成的多层电极。
进一步地，所述阻变层的厚度为5nm～15nm。
进一步地，所述顶电极及所述底电极呈十字交叉型设置。
按照本发明的另一个方面，提供了如上所述的基于碲化钼的忆阻器的制备方法，该制备方法包括以下步骤：首先，采用紫外光刻及磁控溅射方式制备底电极；接着，采用二维定向转移方法将机械剥离的二维碲化钼片转移到所述底电极上方，并在真空腔室内进行氩等离子处理以得到阻变层；最后在所述阻变层上制备顶电极。
进一步地，所述氩等离子处理采用的功率为20W～60W；时间为100秒～200秒。
进一步地，所述氩等离子处理采用的功率为20W；时间为150s。本发明还提供了一种非易失性存储器，所述存储器包括如上所述的基于碲化钼的忆阻器。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，本发明提供的基于碲化钼的忆阻器及其制备方法、非易失性存储器主要具有以下有益效果：
1.所述氩等离子处理可以在不破坏碲化钼结构的基础上引入碲空位，使得碲化钼在2H和1T’之间的相转变更容易发生，降低相转变的操作电压，同时提高转变速度和循环寿命。
2.所述氩等离子处理可以通过改变处理时间来调控引入碲空位的含量，从而找到最佳的处理时间和最佳碲空位含量范围；该方法易操作，灵活性好。
3.基于该相变过程，所述相转变忆阻器具有超快的擦写速度(写入<10ns，擦除～10ns)、优异的高低电阻保持性(105秒以上)和较长的循环寿命(105次以上)，相比于传统忆阻器有较大的提升。
4.所述的氩等离子处理的工艺参数(包括功率和时间)会影响碲化钼的结构和碲空位的含量；其中氩等离子处理的功率较小以防止碲化钼结构被破坏；氩等离子处理的时间要适当，以得到合适的碲空位含量。
附图说明
图1是本发明提供的基于碲化钼的忆阻器的结构示意图；
图2中的(a)、(b)分别是经氩等离子处理前后碲化钼的表面高倍透射电子显微图的对比示意图；
图3中的a、b分别是本发明实施例1的基于碲化钼的忆阻器的直流电学性能图；
图4中的a、b分别是本发明实施例1的碲化钼在2H相和1T’相之间的转变在忆阻器的位置示意图和相转变的原子结构示意图；
图5中的a、b、c、d分别是本发明实施例1的基于碲化钼的忆阻器的脉冲电学性能图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
在研究过程中发现，二维过渡金属硫族化合物普遍存在着两个稳定的相，一个半导体的2H相，一个类金属的1T’相，这两个相的导电性相差很大，基于该相转变有望获得阻变特性。与传统忆阻器的离子迁移机制相比，二维过渡金属硫族化合物的2H相和1T’相的结构非常相近，只需要原子微小的移动就可实现相转变，进而诱发器件阻变。因此，理论上该相转变具有更高的可控性和转变速度。同时，调研发现在所有二维过渡金属硫族化合物中，碲化钼的2H和1T’相的能量差最小(35meV)，只需要较小的外界激励就可实现阻变。由此可见，二维碲化钼材料理论上是理想的相转变材料，有望实现超快擦写的高可控相转变忆阻器。
请参阅图1及图2，本发明提供的基于碲化钼的忆阻器，所述忆阻器具有简单的三明治结构，其包括自上而下设置的顶电极、阻变层及底电极，所述阻变层位于所述顶电极及所述底电极之间，其为经过氩等离子处理的二维碲化钼片，采用机械剥离得到，并通过定向转移方法转移到所述底电极上，转移之后需要进行氩等离子处理。氩等离子处理可以在碲化钼表面引入碲空位，从而降低碲化钼从2H相到1T’相转变的能量，使得碲化钼自2H相到1T’相的相转变更容易发生。在电压作用下该器件中的碲化钼会发生从2H相到1T’相的可逆相转变，从而器件的电阻发生高低阻态的变化；并且基于该相转变过程，器件表现出超快的擦写速度(写入<10ns，擦除～10ns)、优异的高低电阻保持性(105秒以上)和较长的循环寿命(105次以上)。
所述顶电极和底电极都是Au/Ti，其不会参与阻变过程，以保证阻变来源于碲化钼阻变层。所述氩等离子处理对于碲化钼的相转变至关重要，氩等离子处理可以引入碲空位，而碲空位的引入有利于碲化钼2H相和1T’相之间的相转变。
所述氩等离子处理的工艺参数(功率和时间)也会影响相转变过程，其中氩等离子处理的功率较小，以防止碲化钼结构被破坏，氩等离子处理的时间要适当以得到合适的碲空位含量。其中，所述氩等离子处理采用的功率为20W～60W；时间为100秒～200秒。
所述的顶电极和底电极可以选择除了银或铜以外的不会参与阻变过程的金属或者导电的二维石墨烯材料；作为优选，顶电极和底电极选自金、钛、铂其中一种金属或者两种金属叠加形成的多层电极或者导电石墨烯。
本发明提供了如上所述的基于碲化钼的忆阻器的制备方法。本发明还提供了一种非易失性存储器，所述存储器包括如上所述的基于碲化钼的忆阻器。
以下以具体实施例来对本发明进行进一步的详细说明。
实施例1：
本实施例提供的基于碲化钼的2H到1T’相转变的忆阻器的结构如图1所示，其包括衬底、底电极、顶电极以及阻变层，底电极位于衬底上，阻变层位于底电极和顶电极之间。
本实施例中，衬底采用硅衬底；底电极采用金和钛，金厚度10nm，钛厚度5nm，钛与硅衬底接触作为粘附层，金在钛上面；顶电极采用金和钛，金厚度50nm，钛厚度10nm，钛在下面与阻变层接触，金在钛上面；阻变层为二维碲化钼薄片，厚度在5nm～15nm之间。
本实施例中，采用光刻、磁控溅射、二维材料定向转移和氩等离子处理制备该基于碲化钼的2H到1T’相转变的忆阻器，具体包括以下步骤：
(1)将硅衬底分别用去离子水、乙醇和丙酮超声清洗15分钟，取出后用氮气吹干；然后，采用紫外光刻技术在硅片上进行图案化，得到底电极的图案，底电极的线宽为5μm；随后利用磁控溅射系统沉积金和钛作为底电极，沉积完用丙酮除去多余的光刻胶。
(2)做完底电极后，采用二维定向转移方法将机械剥离的二维碲化钼薄片转移到底电极上方。
(3)完成转移之后，将器件放在反应离子刻蚀设备的真空腔室中进行氩等离子处理，气氛为纯氩气，气体的流量为50sccm，处理功率为20W，处理时间为150s。
(4)采用紫外光刻技术进行顶电极图案化，顶电极的线宽为5μm，顶电极和底电极形成十字交叉形状，并且二维碲化钼在底电极和顶电极之间，顶电极和底电极不能接触防止短路。随后利用磁控溅射系统沉积金和钛作为顶电极，沉积完用丙酮除去多余的光刻胶。
在上述的制备步骤中，所述的步骤(3)，也就是氩等离子处理至关重要，对经氩等离子处理的碲化钼薄片进行高分辨透射电子显微镜分析，和未经氩等离子处理的碲化钼薄片进行比较，得到如图2所示的结果。图2中，左图是氩等离子处理前的碲化钼薄片的表面晶格图样，右图是氩等离子处理后的碲化钼薄片的表面晶格图样；可以观察到氩等离子处理前，碲化钼表现出完整的六方晶相，没有发现缺陷的存在。而在氩等离子处理后，碲化钼表面出现了缺陷，并且从缺陷的位置可以判定是碲空位。并且，先前有一些理论和实验的工作，证实了引入碲空位可以显著降低2H相和1T’相的能量差。因此，该基于碲化钼的2H到1T’相转变的忆阻器中，通过氩等离子处理引入碲空位促进了碲化钼从2H相到1T’相之间的转变，从而使得该基于碲化钼的2H到1T’相转变的忆阻器在电场下能够发生2H到1T’的相转变。
利用Keithley 4200SCS半导体参数分析仪对该基于碲化钼的2H到1T’相转变的忆阻器进行电学性能的测量；其中顶电极加电压，底电极接地。
采用直流电压扫描，该器件可以实现从高阻到低阻之间的转换，如图3中的a所示。在电压从0V到-2V再到0V的负向扫描中，忆阻器在-1V时从高阻转变为低阻，并且在电压从0V到2V再到0V的正向扫描中，在1V时从低阻转变为高阻，表现为典型的双极性阻变行为。并且高阻和低阻都可以保持105秒以上，如图3中的b所示，表明该基于碲化钼的2H到1T’相转变的忆阻器可用于非易失存储。
上述的高低电阻的转变来源于阻变层中碲化钼的2H相和1T’相之间的相转变，2H相和1T’相之间的相转变主要发生于忆阻器的边缘部分，如图4中的a所示，主要是由于器件制备过程中使得边缘有几何的突起使得电场主要集中在器件的边缘部分，从而使得边缘更容易发生相转变。2H相和1T’相之间相转变的晶格结构变化过程如图4中的b所示，2H相碲化钼是一个半导体相，而1T’相碲化钼是一个金属相，两者的导电性相差很大，因此2H相和1T’相之间相转变会使阻变层的电阻发生变化。
对该忆阻器进行脉冲性能的测试，用示波器进行器件电流的追踪，如图5所示。该器件表现出超快的擦写速度，其中写入速度<10ns(图5中的a)，擦除速度10ns左右(图5中的b)；并且在脉宽为40ns的写入和擦除脉冲下，可以循环50圈以上，如图5中的c所示；将写入和擦除脉冲的脉宽提高到200ns后，器件具有105以上的循环寿命。因此，该基于碲化钼的2H到1T’相转变的忆阻器具有非常优异的阻变行为，可应用于非易失存储领域。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于碲化钼的忆阻器，其特征在于：
所述忆阻器包括自上而下设置的顶电极、阻变层及底电极，所述阻变层位于所述顶电极及所述底电极之间，其为经过氩等离子处理的二维碲化钼片；
通过氩等离子处理在碲化钼片的表面引入碲空位，从而降低碲化钼从2H相到1T’相转变的能量，使得碲化钼自2H相到1T’的相转变更容易发生；
所述阻变层在外加电压作用会发生从2H相到1T’相的可逆相转变，从而所述忆阻器的电阻发生高低阻态的变化。
2.如权利要求1所述的基于碲化钼的忆阻器，其特征在于：所述底电极及顶电极均为金、钛、铂其中一种金属或者两种金属叠加形成的多层电极。
3.如权利要求1所述的基于碲化钼的忆阻器，其特征在于：所述阻变层的厚度为5nm～15nm。
4.如权利要求1所述的基于碲化钼的忆阻器，其特征在于：所述顶电极及所述底电极呈十字交叉型设置。
5.一种权利要求1-4任一项所述的基于碲化钼的忆阻器的制备方法，其特征在于，该制备方法包括以下步骤：首先，采用紫外光刻及磁控溅射方式制备底电极；接着，采用二维定向转移方法将机械剥离的二维碲化钼片转移到所述底电极上方，并在真空腔室内进行氩等离子处理以得到阻变层；最后在所述阻变层上制备顶电极。
6.如权利要求5所述的基于碲化钼的忆阻器的制备方法，其特征在于：所述氩等离子处理采用的功率为20W～60W；时间为100秒～200秒。
7.如权利要求6所述的基于碲化钼的忆阻器的制备方法，其特征在于：所述氩等离子处理采用的功率为20W；时间为150s。
8.一种非易失性存储器，其特征在于：所述存储器包括权利要求1-4任一项所述的基于碲化钼的忆阻器。
CN202011154078.0A 2020-10-26 2020-10-26 基于碲化钼的忆阻器及其制备方法、非易失性存储器 Active CN112331766B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011154078.0A CN112331766B (zh) 2020-10-26 2020-10-26 基于碲化钼的忆阻器及其制备方法、非易失性存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011154078.0A CN112331766B (zh) 2020-10-26 2020-10-26 基于碲化钼的忆阻器及其制备方法、非易失性存储器

Publications (2)

Publication Number Publication Date
CN112331766A true CN112331766A (zh) 2021-02-05
CN112331766B CN112331766B (zh) 2023-04-25

Family

ID=74311578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011154078.0A Active CN112331766B (zh) 2020-10-26 2020-10-26 基于碲化钼的忆阻器及其制备方法、非易失性存储器

Country Status (1)

Country Link
CN (1) CN112331766B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629187A (zh) * 2021-08-04 2021-11-09 北京航空航天大学 一种光电神经突触忆阻器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098937A (zh) * 2016-08-22 2016-11-09 电子科技大学 一种等离子体处理制备金属氧化物薄膜阻变存储器的方法
US20180061490A1 (en) * 2016-08-23 2018-03-01 Samsung Electronics Co., Ltd. Phase change memory devices including two-dimensional material and methods of operating the same
CN108389779A (zh) * 2018-02-13 2018-08-10 江南大学 一种基于温和氢气等离子体的半金属相碲化钼的制备方法
CN109560104A (zh) * 2018-12-20 2019-04-02 上海集成电路研发中心有限公司 一种相变存储器及其制备方法
CN110416408A (zh) * 2019-07-04 2019-11-05 华中科技大学 一种MoTe2-xOx/MoTe2异质结忆阻器及其制备方法
US20190363250A1 (en) * 2018-05-23 2019-11-28 Purdue Research Foundation Phase transition based resistive random-access memory
US20190363252A1 (en) * 2018-05-23 2019-11-28 Purdue Research Foundation Phase transition based resistive random-access memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098937A (zh) * 2016-08-22 2016-11-09 电子科技大学 一种等离子体处理制备金属氧化物薄膜阻变存储器的方法
US20180061490A1 (en) * 2016-08-23 2018-03-01 Samsung Electronics Co., Ltd. Phase change memory devices including two-dimensional material and methods of operating the same
CN108389779A (zh) * 2018-02-13 2018-08-10 江南大学 一种基于温和氢气等离子体的半金属相碲化钼的制备方法
US20190363250A1 (en) * 2018-05-23 2019-11-28 Purdue Research Foundation Phase transition based resistive random-access memory
US20190363252A1 (en) * 2018-05-23 2019-11-28 Purdue Research Foundation Phase transition based resistive random-access memory
CN109560104A (zh) * 2018-12-20 2019-04-02 上海集成电路研发中心有限公司 一种相变存储器及其制备方法
CN110416408A (zh) * 2019-07-04 2019-11-05 华中科技大学 一种MoTe2-xOx/MoTe2异质结忆阻器及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
QING TANG: ""Tuning the phase stability of Mo-based TMD monolayers through coupled vacancy defects and lattice strain"", 《JOURNAL OF MATERIALS CHEMISTRY C》 *
赵乾龙: ""基于二维材料WS2和MoTe2的忆阻器特性与物理机制的研究"", 《中国优秀博硕士学位论文全文数据库(硕士) 工程科技Ⅰ辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629187A (zh) * 2021-08-04 2021-11-09 北京航空航天大学 一种光电神经突触忆阻器
CN113629187B (zh) * 2021-08-04 2024-01-02 北京航空航天大学 一种光电神经突触忆阻器

Also Published As

Publication number Publication date
CN112331766B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
US7405418B2 (en) Memory device electrode with a surface structure
CN105990519B (zh) 非挥发性阻变存储器件及其制备方法
Chang et al. Revealing conducting filament evolution in low power and high reliability Fe3O4/Ta2O5 bilayer RRAM
US10756263B2 (en) Phase transition based resistive random-access memory
CN111029459B (zh) 一种界面型原子忆阻器及其制备方法
EP3602561B1 (en) A switching resistor and method of making such a device
US8530873B2 (en) Electroforming free memristor and method for fabricating thereof
CN110911560B (zh) 一种平面型忆阻器及其制备方法
Deleruyelle et al. Ge2Sb2Te5 layer used as solid electrolyte in conductive-bridge memory devices fabricated on flexible substrate
Qu et al. A novel WOx-based memristor with a Ti nano-island array
WO2020119738A1 (zh) 忆阻器及其制作方法
Praveen et al. Top electrode dependent resistive switching in M/ZnO/ITO memristors, M= Al, ITO, Cu, and Au
US7655939B2 (en) Memory cell, memory device and method for the production thereof
CN112331766B (zh) 基于碲化钼的忆阻器及其制备方法、非易失性存储器
Kim et al. Ion beam-assisted solid phase epitaxy of SiGe and its application for analog memristors
US20120091428A1 (en) Manufacturing method of memory apparatus, memory device and memory apparatus
Adam et al. Highly-uniform multi-layer ReRAM crossbar circuits
CN106887519B (zh) 一种实现多值存储的阻变存储器的制备方法
CN116017989A (zh) 一种阻变存储器件及其制备方法和原子点接触构建方法
CN115084368A (zh) 一种基于导电丝电极的相变存储器及其制备方法
Wu et al. In situ electrical properties’ investigation and nanofabrication of Ag/Sb2Te3 assembled multilayers’ film
CN113921708B (zh) 一种基于二维材料面内各向异性的表面型忆阻集成器件
CN113793899B (zh) 一种基于调控导电丝生长的选择器性能优化方法及应用
Kim et al. Intensive harmonized synapses with amorphous Cu 2 O-based memristors using ultrafine Cu nanoparticle sublayers formed via atomically controlled electrochemical pulse deposition
Dong et al. Demonstrate high Roff/Ron ratio and forming-free RRAM for rFPGA application based on switching layer engineering

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant