CN112331705B - 显示基板及其制备方法 - Google Patents

显示基板及其制备方法 Download PDF

Info

Publication number
CN112331705B
CN112331705B CN202011174599.2A CN202011174599A CN112331705B CN 112331705 B CN112331705 B CN 112331705B CN 202011174599 A CN202011174599 A CN 202011174599A CN 112331705 B CN112331705 B CN 112331705B
Authority
CN
China
Prior art keywords
substrate
thin film
electrode
film transistor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011174599.2A
Other languages
English (en)
Other versions
CN112331705A (zh
Inventor
刘如胜
邢汝博
申丽萍
蔡俊飞
李骄阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan New Flat Panel Display Technology Center Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Priority to CN202011174599.2A priority Critical patent/CN112331705B/zh
Publication of CN112331705A publication Critical patent/CN112331705A/zh
Application granted granted Critical
Publication of CN112331705B publication Critical patent/CN112331705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种显示基板及其制备方法，显示基板包括衬底，所述衬底设置有阵列排布的多个像素结构，每一像素结构包括：每一像素结构包括：第一薄膜晶体管，所述第一薄膜晶体管设置在所述衬底的第一布置区；第二薄膜晶体管，所述第二薄膜晶体管设置在所述衬底的第二布置区；像素电极，所述像素电极设置在所述衬底的第三布置区；其中，所述第一布置区、所述第二布置区和所述第三布置区沿平行所述衬底的方向并列设置在所述衬底的一侧；所述第一薄膜晶体管为开关晶体管，所述开关晶体管为无机薄膜晶体管；所述第二薄膜晶体管为驱动晶体管，所述驱动晶体管为有机薄膜晶体管。

Description

显示基板及其制备方法
技术领域
本发明涉及显示技术领域，特别关于一种显示基板及其制备方法。
背景技术
近年，随着有机半导体材料的发现和发展，已经制备出了利用有机材料代替无机材料作为载流子传输的有机薄膜晶体管器件，并且有机薄膜晶体器件的性能正逐步提升。
有机薄膜晶体管(Organic Thin FilmTransistor，OTFT)的基本结构和功能与传统的薄膜晶体管(Thin Film Transistor，TFT)基本相同，不同的是有机薄膜晶体管采用了有机半导体作为工作物质。传统的薄膜晶体管，是利用低温多晶硅（P-Si）或者金属氧化物（IGZO）做沟道，形成场效应管。而有机薄膜晶体管则采用有机半导体材料取代低温多晶硅导体材料做沟道，形成场效应管。与现有的非晶硅或多晶硅TFT相比，OTFT具有以下特点：加工温度低，一般在180℃以下，能够适用于柔性显示基板制备；工艺过程大大简化，成本大幅度降低；材料来源广泛，发展潜力大。OTFT有可能在许多电子产品上得到应用，如有源矩阵显示器等。
然而，机薄膜晶体管存在驱动效率低的问题，且现有的机薄膜晶体管显示基板制备工艺容易导致有机半导体损伤。有鉴于此，需要提出一种新的显示基板，以克服现有的制备工艺不合理、驱动效率低的问题。
发明内容
为了克服上述技术背景中所提及的技术问题，本发明提供了一种显示基板及其制作方法。
本发明一实施例中提供一种显示基板，包括基板，所述衬底设置有阵列排布的多个像素结构，每一像素结构包括：第一薄膜晶体管，所述第一薄膜晶体管设置在所述衬底的第一布置区；第二薄膜晶体管，所述第二薄膜晶体管设置在所述衬底的第二布置区；像素电极，所述像素电极设置在所述衬底的第三布置区；其中，所述第一布置区、所述第二布置区和所述第三布置区沿平行所述衬底的方向并列设置在所述衬底的一侧；所述第一薄膜晶体管为开关晶体管，所述开关晶体管为无机薄膜晶体管；所述第二薄膜晶体管为驱动晶体管，所述驱动晶体管为有机薄膜晶体管。
作为可选的技术方案，所述第一薄膜晶体管包括自下而上依次层叠第一半导体层、第一栅极绝缘层、第一栅极、相互隔开的第一源极和第一漏极和第一半导体层；所述第二薄膜晶体管包括自下而上依次层叠第二栅极、相互隔开的第二源极和第二漏极以及第二栅极绝缘层和第二半导体层；其中，所述第一栅极和所述第二栅极分别设置于所述第一栅极绝缘层远离所述衬底的一侧表面上；所述相互隔开的第一源极和第一漏极和所述相互隔开的第二源极和第二漏极分别形成于所述第二栅极绝缘层远离所述衬底的一侧表面上；所述第一栅极绝缘层层叠于所述第二栅极绝缘层的下方。
作为可选的技术方案，每一像素结构还包括储存电容，所述储存电容包括电容上电极；所述像素电极以及所述电容上电极同层设置于所述第二栅极绝缘层远离基板的一侧表面上。
作为可选的技术方案，所述储存电容还包括电容下电极，所述电容下电极设置于所述第一栅极绝缘层远离所述衬底的一侧表面上。
作为可选的技术方案，所述第一半导体层的材料为选自低温多晶硅半导体或者金属氧化物半导体。
作为可选的技术方案，所述第一薄膜晶体管还包括第一贯孔和第二贯孔，所述第一贯孔和所述第二贯孔自上而下依次贯穿所述第二栅极绝缘层和所述第一栅极绝缘层，其中，所述第一半导体层的两侧分别从所述第一贯孔和所述第二贯孔中暴露出，所述第一源极填充于所述第一贯孔中，所述第二漏极填充于所述第二贯孔中，使得所述第一源极和所述第一漏极分别解除所述第一半导体层。
作为可选的技术方案，所述每一像素结构还包括第三贯孔和连接电极，所述第三贯孔贯穿所述第二栅极绝缘层，使得所述第二栅极从所述第三贯孔中暴露出，所述连接电极的一端电连接所述第一漏极，所述连接电极的另一端穿过所述第三贯孔电连接所述第二栅极。
作为可选的技术方案，所述显示基板还包括像素定义层，所述像素定义层设置于所述第一薄膜晶体管、所述第二薄膜晶体管和所述像素电极远离所述衬底的一侧表面上，所述像素定义层包括多个沟道开孔区和多个像素开孔区，每一像素结构中包括一个沟道开孔区和一个像素开孔区，部分所述第二源极和部分第二漏极自所述沟道开孔区中暴露出。
作为可选的技术方案，所述第二半导体层形成于所述沟道开孔区中接触部分所述第二源极和部分所述第二漏极，且覆盖于部分所述第二源极、部分所述第二栅极绝缘层以及部分所述第二漏极各自远离所述衬底的一侧表面上，其中，所述第二半导体层为有机半导体层。
本发明还提供一种显示基板的制备方法，所述显示基板的制备方法包括：
S201、提供基板，形成第一薄膜晶体管和第二薄膜晶体管于所述衬底的一侧，所述第二薄膜晶体管包括第二栅极绝缘层；以及
S202、形成像素电极于所述第二栅极绝缘层远离所述衬底的一侧表面上，所述像素电极和所述第一薄膜晶体管和所述第二薄膜晶体管并列设置；
S203、形成像素定义层于所述第二栅极绝缘层远离所述衬底的一侧表面上，于所述像素定义层中形成多个沟道开孔区和多个像素开口区；所述像素电极从所述像素开口区中暴露出，所述第二薄膜晶体管的部分第二源极和部分第二漏极自所述沟道开孔区中暴露出；
S204、形成所述第二薄膜晶体管的第二半导体层于所述沟道开孔区中，所述第二半导体层接触部分所述第二源极和部分所述第二漏极，且覆盖在部分所述第二源极、部分所述第二栅极绝缘层和部分所述第二漏极各自远离所述衬底的一侧表面上；
其中，所述第一薄膜晶体管为无机薄膜晶体管，所述第二薄膜晶体管为有机薄膜晶体管；所述第二半导体层为有机半导体层。
作为可选的技术方案，所述S201还包括：形成第一薄膜晶体管的第一半导体层于所述衬底的一侧；形成第一薄膜晶体管的第一栅极绝缘层于所述第一半导体层的远离所述衬底的一侧表面上；形成第一薄膜晶体管的第一栅极和第二薄膜晶体管的第二栅极于所述第一栅极绝缘层远离所述衬底的一侧表面上； 形成所述第二栅极绝缘层于所述第一栅极和所述第二栅极远离所述衬底的一侧表面上；以及形成贯穿所述第二栅极绝缘层和所述第一栅极绝缘层的第一贯孔和第二贯孔，在所述第一贯孔和所述第二贯孔中分别形成第一薄膜晶体管的第一源极和第一漏极；以及，形成第二薄膜晶体管的第二源极和第二漏极于所述第二栅极绝缘层远离基板的一侧表面上，所述第二源极在基板上的投影和所述第二漏极在基板上的投影分别覆盖于所述第二栅极在基板上的投影的两侧；所述S202还包括：形成所述储存电容的电容上电极于所述第二栅极绝缘层远离基板的一侧表面上。
与现有技术相比，本发明提供一种显示基板及其制备方法，显示基板中像素结构中无机薄膜晶体管、有机薄膜晶体管和像素电极并列设置在衬底一侧的不同区域，利于简化显示基板的制备工艺步骤，确保显示基板上控制OLED发光器件的阵列功能层的厚度较低，有助于提高有机薄膜晶体管中沟道特性；采用无机薄膜晶体管作为开关晶体管以及有机薄膜晶体管作为驱动晶体管的结构，结合了无机薄膜晶体管的高迁移率、低亚阈值摆幅特性，以降低RC延迟；同时，有机薄膜晶体管的低迁移率、高亚阈值摆幅特性，提高有机薄膜晶体管的驱动OLED发光器件的能力，提升了显示基板的显示品质。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为本发明一实施例中的显示基板的剖面示意图。
图2为图1中像素定义层的俯视示意图。
图3为本发明一实施例中的像素电路的示意图。
图4为本发明一实施例中的显示基板的制备方法流程图。
图5至图13为图1中显示基板的制备过程的剖面示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合实施例及附图，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
机薄膜晶体管显示基板具有制备简单、成本低的优势，但是仅设置有机薄膜晶体管作为驱动结构的显示基板中，因为有机薄膜晶体管的本身存在迁移率较低、亚阈值摆幅大的问题，因此，单独的有机薄膜晶体管在驱动OLED器件时驱动效率低。
此外，现有的有机薄膜晶体管的制备结构中，在源漏极制备之后一般形成采用光刻工艺制作有机半导体层，然后，在有机半导体层步骤之后制作例如钝化层、平坦层、像素电极、像素定义层等其他的功能膜层。而其他的功能膜层的制作往往也是采用光刻工艺实现，多次光刻制备会影响有机半导体层，特别是刻蚀层的光刻胶溶剂会对有机半导体层的沟道产生影响，例如表面溶解；沟道边缘可能受到刻蚀媒介的影响，例如边缘过刻、氧化、离子从侧壁注入等效应；光刻硬烘工艺温度过高导致有机半导体材料性能变化，通常这样的光刻处理方法会显著影响有机半导体层的沟道性能，并且会导致有机薄膜晶体管的漏电流增加。这种多次光刻工艺中制备步骤顺序不合理设置对有机半导体层产生影响，导致有机薄膜晶体管器件的性能下降，使用寿命降低。
为了避免蚀层的光刻胶溶剂会对有机半导体层产生的影响，往往需要在有机半导体层上额外形成多层保护膜层结构，但多层保护膜层结构不仅增加了显示基板的制备步骤，即，制备步骤复杂，而且由于有机薄膜晶体管的叠层厚度增加导致整体电传导性能下降。
本发明提出的显示基板及其制备方法，一方面用于克服现有的有机薄膜晶体管制备容易影响有机半导体层的沟道性能导致有机薄膜晶体管器件的性能下降，使用寿命降低的问题；另一方面，引入迁移率高、亚阈值摆幅低的无机薄膜晶体管，降低像素电路的RC延迟（电阻电容延迟），提高有机薄膜晶体管的驱动效率。
如图1所示，本发明提供显示基板100包括衬底101，衬底101设置有阵列排布的多个像素结构P，每一像素结构P包括：第一薄膜晶体管102，其设置在衬底101的第一布置区S1；第二薄膜晶体管103，其设置在衬底101的第二布置区S2；像素电极108，其设置在衬底101的第三布置区S3；其中，第一布置区S1、第二布置区S2和第三布置区S3沿平行衬底101的方向并列设置在衬底101的一侧。
上述在像素结构中，像素电极108与第一薄膜晶体管102、第二薄膜晶体管103在衬底101的一侧水平展开，像素电极108不再层叠设置在薄膜晶体管上方的像素结构，有利于简化显示基板的制备工艺步骤，控制显示基板上OLED发光器件的阵列功能层的厚度较低，有助于提高有机薄膜晶体管中沟道特性。
另外，采用无机薄膜晶体管作为开关晶体管以及有机薄膜晶体管作为驱动晶体管的结构，结合了无机薄膜晶体管的高迁移率、低亚阈值摆幅特性，以降低RC延迟；同时，有机薄膜晶体管的低迁移率、高亚阈值摆幅特性，提高有机薄膜晶体管的驱动OLED发光器件的能力，提升了显示基板100的显示品质。
第一薄膜晶体管102包括自下而上依序层叠设置的第一半导体层1021、第一栅极绝缘层104、第一栅极1022、相互隔开的第一源极1023和第一漏极1024；第二薄膜晶体管103包括自下而上依序层叠设置的第二栅极1031、第二栅极绝缘层106、相互隔开的第二源极1032和第二漏极1033和第二半导体层1034；其中，第一栅极绝缘层104层叠于第二栅极绝缘层106的下方，第一源极1023和第一漏极1024以及第二源极1032和第二漏极1033同层设置，分别位于第二栅极绝缘层106远离衬底101的一侧表面上。
较佳的，第一半导体层1021的半导体层材料为选自低温多晶硅半导体（P-Si）、金属氧化物半导体（IGZO）等。
如图1中所示，第一薄膜晶体管102还包括自上而下贯穿第二栅极绝缘层106和第一栅极绝缘层104的第一贯孔1061和第二贯孔1062（如图7所示），第一半导体层1021的两侧从第一贯孔1061和第二贯孔1062中暴露出。第一源极1023和第一漏极1024分别填充于第一贯孔1061和第二贯孔1062中，并接触第一半导体层1021。
本实施例中，第一薄膜晶体管102为顶栅顶接触式的薄膜晶体管结构；第一半导体层1021的材料优先为低温多晶硅半导体；第二半导体层1034的材料为选自有机半导体材料。
如图1所示，第二薄膜晶体管103中第二源极1032在衬底101上的正投影和第二漏极1033在衬底101上的正投影分别重叠于第二栅极1031在衬底101上的正投影的两侧。第二薄膜晶体管103还包括第二半导体层1034，第二半导体层1034接触第二源极1032和第二漏极1033，第二半导体层1034覆盖于第二源极1032、第二栅极绝缘层106和第二漏极1033远离衬底101的一侧表面上。
本实施例中，第二薄膜晶体管103为底栅底接触式的薄膜晶体管结构。
如图1所示，每一像素结构P还包括连接电极110，第二栅极绝缘层106还包括第三贯孔1063（如图7所示），第二栅极1031自第三贯孔1063中暴露出，连接电极110的一端电连接第一漏极1024，连接电极110的另一端填充于第三贯孔1063中且电连接第二栅极1031，使得第一薄膜晶体102和第二薄膜晶体管103之间电性连通。
每一像素结构P还包括储存电容，储存电容包括电容上电极107，电容上电极107和像素电极108分别形成于第二薄膜晶体管103的第二栅极绝缘层106远离衬底101的一侧表面上。
另外，储存电容还包括电容下电极105，电容下电极105设置于第一栅极绝缘层104远离衬底101的一侧表面上，其中，电容下电极105在衬底101上的正投影与电容上电极107在衬底101上的正投影存在重叠区域。
此外，第一栅极绝缘层104是指形成在第一半导体层1021和第一栅极1022之间的绝缘膜层，绝缘膜层可以是单层膜结构，也可以是多层膜的层叠结构；同样的，第二栅极绝缘层106是指形成在第二栅极1031和第二半导体层1034之间的绝缘膜层，绝缘膜层可以是单层膜结构，也可以是多层膜的层叠结构。
如图1和图2所示，显示基板100还包括像素定义层109，其覆盖在第一薄膜晶体管102、第二薄膜晶体管103、储存电容以及像素电极108远离衬底101的一侧表面上。较佳的，像素定义层109覆盖在衬底101的整个表面上。
像素定义层109包括多个沟道开孔区1091和多个像素开孔区1092，像素定义层109中对应每一个像素结构P的区域中包括一个沟道开孔区1091和一个像素开孔区1092，像素电极108从像素开孔区1092中暴露出，相互隔开的部分第二源极1032和部分第二漏极1033分别从对应的沟道开孔区1091中暴露出。
本实施例中，第二半导体层1034形成在像素定义层109之后，其形成在沟道开孔区1091中，接触部分第二源极1032和部分第二漏极1033，并覆盖在部分第二源极1032、部分第二栅极绝缘层106以及部分第二漏极1033远离衬底101一侧的表面上。
本实施例中，第二半导体层1034为有机半导体层，其在像素定义层109形成之后，通过构图工艺形成于沟道开孔区1091中，并接触部分第二源极1032和部分第二漏极1033；其中，第二半导体层1034通过接触第二源极1032和第二漏极1033之间的第二栅极绝缘层106与第二栅极1031之间空间交叠，构成场效应沟道。
需要说明的是，第二半导体层1034在像素结构P的像素定义层109之后形成，即，将第二半导体层1034的制作放到像素结构P的最后一步去完成，以克服通过光刻工艺制作像素电极、电容上电极、数据线、电源线等控制OLED发光器件的其他功能层时，因光刻胶溶剂、烘烤温度、蚀刻方式等对有机半导体层造成影响，降低有机薄膜晶体管的性能及使用寿命等问题。即，本发明中减少了在有机半导体层上的光刻次数，进而有效避免有机半导体层的沟道特性下降。
此外，本发明中的显示基板100还包括栅极线（未图示）、数据线（未图示）和电源线（未图示），其中，栅极线和第一栅极1022和第二栅1031同时形成，且分别位于第一栅极绝缘层104远离衬底101的一侧表面上；数据线、电源线和像素电极108同时形成，分别位于第二栅极绝缘层106远离衬底101的一侧表面上。
本发明中，数据线（英文：data line）；栅极线（英文：gate line）或者又称作扫描线（英文：scan line）。
如图3所示，本发明还提供一种像素电路，采用2T1C的工作的方式。
一种2T1C像素电路包括开关晶体管T1（对应于第一有机薄膜晶体管102）、驱动晶体管T2（对应于第二有机薄膜晶体管103）以及存储电容Cs。
结合图1可知，开关晶体管T1的第一栅极1022连接扫描线(图中未示出)以接收扫描信号Scan；驱动晶体管T2的第二源极1032连接到数据线(图中未示出)以接收数据信号Vdata；开关晶体管T1的第一漏极1024连接到驱动晶体管T2的第二栅极1031； 驱动晶体管T2的第二源极1032连接到第一电压端以接收第一电压Vdd，驱动晶体管T2的第二漏极1033连接到OLED的正极端；存储电容Cs的一端连接到开关晶体管T1的第一漏极1024以及驱动晶体管T2的第二栅极1031，存储电容Cs的另一端连接到驱动晶体管T2的第二源极1032以及第一电压端。
OLED发光器件的负极端连接到第二电压端以接收第二电压Vss，例如，第一电压Vdd的电压值大于第二电压Vss的电压值。
本实施例中，2T1C像素电路使用第一薄膜晶体管102、第二薄膜晶体挂103和存储电容Cs来控制包括像素电路的像素单元的灰阶。当扫描信号Scan(经由扫描线施加)开启开关晶体管T1时，经由数据线送入的数据信号Vdata(数据驱动电路提供)将经由开关晶体管T1对存储电容Cs充电，由此数据信号Vdata可存储在存储电容Cs中，且存储在存储电容Cs中的数据信号Vdata可以驱动晶体管T2的导通程度，由此可以控制驱动晶体管T2生成的驱动电流(用于驱动OLED发光)的强度，此电流的强度决定包括该像素电路的像素单元的灰阶。
图3所示的2T1C的像素电路仅为示意，在实际的显示基板的设计中，为了改善显示基板的显示效果，还可以在像素电路中设置更多数量的薄膜晶体管以及存储电容，本发明实施例对此不做限定。
本实施例中，结合了无机薄膜晶体管的高迁移率、低亚阈值摆幅特性，以降低RC延迟；同时，有机薄膜晶体管的低迁移率、高亚阈值摆幅特性，提高有机薄膜晶体管的驱动OLED发光器件的能力，提升了显示基板100的显示品质。
如图4所示，本发明还提供一种显示基板的制备方法。
S201、提供基板，形成第一薄膜晶体管和第二薄膜晶体管于基板的一侧，第二薄膜晶体管包括第二栅极绝缘层；以及
S202、形成像素电极于所述第二栅极绝缘层远离所述衬底的一侧表面上，所述像素电极和所述第一薄膜晶体管和所述第二薄膜晶体管并列设置；
S203、形成像素定义层于所述第二栅极绝缘层远离所述衬底的一侧表面上，于所述像素定义层中形成多个沟道开孔区和多个像素开口区；所述像素电极从所述像素开口区中暴露出，所述第二薄膜晶体管的部分第二源极和部分第二漏极自所述沟道开孔区中暴露出；
S204、形成所述第二薄膜晶体管的第二半导体层于对应的所述沟道开孔区中，所述第二半导体层接触部分第二源极和部分第二漏极，且覆盖在部分第二源极、部分第二栅极绝缘层和部分第二漏极各自远离所述衬底的一侧表面上；
本实施例中，第一薄膜晶体管为无机薄膜晶体管，第二薄膜晶体管为有机薄膜晶体管，第二半导体层为有机半导体层。
本实施例中，
所述S201还包括：形成第一薄膜晶体管的第一半导体层于所述衬底的一侧；形成第一薄膜晶体管的第一栅极绝缘层于所述第一半导体层的远离所述衬底的一侧表面上；形成第一薄膜晶体管的第一栅极和第二薄膜晶体管的第二栅极于所述第一栅极绝缘层远离所述衬底的一侧表面上；形成所述第二栅极绝缘层于所述第一栅极和所述第二栅极远离所述衬底的一侧表面上；以及形成贯穿所述第二栅极绝缘层和所述第一栅极绝缘层的第一贯孔和第二贯孔，在所述第一贯孔和所述第二贯孔中分别形成第一薄膜晶体管的第一源极和第一漏极；以及，形成第二薄膜晶体管的第二源极和第二漏极于所述第二栅极绝缘层远离基板的一侧表面上，所述第二源极在基板上的投影和所述第二漏极在基板上的投影分别覆盖于所述第二栅极在基板上的投影的两侧；所述S202还包括：形成所述储存电容的电容上电极于所述第二栅极绝缘层远离基板的一侧表面上。
如图5至图13所示，以图4所示的显示基板的制备方法制备显示基板100的过程如下。
如图5所示，通过构图工艺在衬底衬底101上制作第一半导体层1021，以第一半导体层1021为低温多晶硅半导体层为例，具体过程：
在衬底101的一侧通过物理气相沉积 (Physical Vapor Deposition)的方法沉积非晶硅薄膜；经准分子激光退火(excimer laser annealing，ELA)处理，使非晶硅薄膜结晶成为多晶硅薄膜；在沉积的多晶硅薄膜上涂覆一层光刻胶，优选地，涂覆的光刻胶为正性光刻胶，接着采用掩膜板对正性光刻胶进行曝光，再用显影液进行显影，通过干法刻蚀的方法刻蚀掉暴露出的多晶硅薄膜，最后去除剩余的光刻胶，形成第一半导体层1021。
本实施例中的衬底101可以为玻璃基板，也可以为塑料基板，优选为塑料基板。本发明中上述构图工艺指光刻胶的涂覆、曝光、显影的光刻过程、刻蚀过程以及刻蚀后的去除光刻胶过程。
另外，在形成第一半导体层1021之前，在实际生产过程中，衬底101的一侧还可以设置缓冲层（未图示），缓冲层用以使得衬底101的表面更加平整和光滑。
如图6所示，在第一半导体层1021远离衬底101的一侧表面上沉积第一栅极绝缘层104。
第一栅极绝缘层104的材料可选自氧化硅(SiOx)、氮化硅(SiNx)、金属氧化物、金属氮化物、有机材料等构成的绝缘薄膜，优选地，第一栅极绝缘层104选择SiO2。具体地，可采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)的方法生成SiO2。
本实施例中，第一栅极绝缘层104形成在衬底101的整个表面上以覆盖第一半导体层1021。第一栅极绝缘层104的厚度为120nm。但，本发明中并不对第一栅极绝缘层104的厚度作限定，在实际生产过程中，可以根据具体的工艺需要进行调整。
另外，第一栅极绝缘层104可以是单层膜层结构，也可以是多层膜层叠结构。当为多层膜层叠结构时，多层膜的材料可以相同或者不同。
如图7所示，通过构图工艺制作第一栅极1022、第二栅极1031、栅极线（未图示）、电容下电极105的具体过程为:
在衬底101的一侧通过物理气相沉积 (Physical Vapor Deposition)的方法沉积一层第一导电薄膜，如：第一导电薄膜的导电材料可以选择金属、氧化铟锡(Indium TinOxide，ITO)、掺杂硅、有机导电物等，优选地，第一导电薄膜的导电材料选择金属材料，如金属钼(Mo)。本实施例中，第一导电薄膜的厚度例如为250nm。但，本发明中并不对第一导电薄膜的厚度作限定，在实际生产过程中，可以根据具体的工艺需要进行调整。
在沉积的第一导电薄膜上涂覆一层光刻胶，优选地，涂覆的光刻胶为正性光刻胶，接着采用掩膜板对正性光刻胶进行曝光，再用显影液进行显影，通过干法刻蚀的方法刻蚀掉暴露出的第一导电薄膜，最后去除剩余的光刻胶，形成第一栅极1022、第二栅极1031、栅极线和电容下电极105。
本实施例中，电容下电极105和第一栅极1022、第二栅极1031和栅极线是通过一次构图工艺在衬底101上同时形成，但不以此为限。在本发明其他实施例中，也可以是，通过两次构图工艺分次在基板的一侧先制作第一栅极、第二栅极和栅极线；再制作电容下电极。
如图8所示，在第一栅极1022、第二栅极1031、栅极线、电容下电极105远离衬底101的一侧表面上形成第二栅极绝缘层106。
第二栅极绝缘层106的材料可选自氧化硅(SiOx)、氮化硅(SiNx)、金属氧化物、金属氮化物、有机材料等构成的绝缘薄膜，优选地，第二栅极绝缘层106选择SiO2。具体地，可采用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)的方法生成SiO2。
本实施例中，第二栅极绝缘层106形成在衬底101的整个表面上以覆盖第一栅极1022、第二栅极1031、栅极线、电容下电极105。第二栅极绝缘层106的厚度为120nm。
另外，第二栅极绝缘层106可以是单层膜层结构，也可以是多层膜层叠结构。当为多层膜层叠结构时，多层膜的材料可以相同或者不同。
如图9和图10所示，通过构图工艺在第二栅极绝缘层106远离衬底101的一侧表面上制作第一源极1023和第一漏极1024、以及第二源极1032和第二漏极1033。
考虑到，第一薄膜晶体管102为顶栅顶接触式的薄膜晶体管。
首先，在沉积的第二栅极绝缘层106远离衬底101的一侧表面上涂覆一层光刻胶，优选地，涂覆的光刻胶为正性光刻胶，接着采用掩膜板对正性光刻胶进行曝光，再用显影液进行显影，通过干法刻蚀的方法刻蚀掉暴露出的第二栅极绝缘层106，最后去除剩余的光刻胶，形成第一贯孔1061、第二贯孔1062以及第三贯孔1063。其中，第一半导体层1021的两侧分别自第一贯孔1061和第二贯孔1062中暴露出；第二栅极1031自第三贯孔1063中露出。
接着，在第二栅极绝缘层106远离衬底101的一侧表面上通过物理气相沉积(Physical Vapor Deposition)的方法沉积一层第二导电薄膜，第二导电薄膜的材料可以选自金属、ITO等，其中，金属包括金(Au)、银(Ag)、钼(Mo)、铝(Al)、铜(Cu)、Al/Ti/TiN层状合金等，优选地，第二导电薄膜的材料为ITO。
在沉积的第二导电薄膜上涂覆一层光刻胶，优选地，涂覆的光刻胶为正性光刻胶,接着采用掩膜板对正性光刻胶进行曝光，再进行显影，通过湿法刻蚀的方法刻蚀掉暴露出的源漏极薄膜；最后去除剩余的光刻胶，形成本实施例中的第一源极1023和第一漏极1024；以及第二源极1032和第二漏极1033。其中，第一源极1023的下端和第一漏极1024的下端分别填充于第一贯孔1061和第二贯孔1062中并与第一半导体层1021的上侧相接触。
本实施例中，相互隔开的第二源极1032和第二漏极1033在衬底101上的正投影分别大致覆盖在第二栅极1031在衬底101上的正投影的两侧。
如图11所示，通过构图工艺在第二栅极绝缘层106远离衬底101的一侧表面上制作像素电极108、电容上电极107、连接电极110、电源线（未图示）以及数据线。
具体地，在第二栅极绝缘层106远离衬底101的一侧表面上通过物理气相沉积(Physical Vapor Deposition)的方法沉积一层第三导电薄膜，如：第三导电薄膜的导电材料可以选择金属、ITO、ITO/Ag/ITO复合导电膜、掺杂硅、有机导电物等，优选地，第三导电薄膜的导电材料为ITO/Ag/ITO复合导电膜。
在沉积的第三导电薄膜上涂覆一层光刻胶，优选地，涂覆的光刻胶为正性光刻胶，接着采用掩膜板对正性光刻胶进行曝光，再用显影液进行显影，通过湿法刻蚀的方法刻蚀掉暴露出的第二导电薄膜，最后去除剩余的光刻胶，形成像素电极108、电容上电极107、连接电极110、电源线（未图示）以及数据线（未图示）。
本实施例中，像素电极108例如为OLED发光器件的阳极。
本实施例中，像素电极108、电容上电极107、连接电极110、电源线以及数据线是通过一次构图工艺在衬底101上同时形成，但不以此为限。在本发明其他实施例中，也可以是，通过两次构图工艺分次在基板的一侧的第二栅极绝缘层远离基板的一侧表面上制作出像素电极和电容上电极后，再制作电源线和数据线和连接电极。
电容上电极107在衬底101上正投影与电容下电极105在衬底101上的正投影相互重叠。连接电极110的一端连接第一漏极1024，连接电极110的另一端连接第二栅极1031。
另外，像素结构P中，像素电极电连接于第二栅极上方的第二漏极；数据线电连接于第一栅极上方的第一源极；电源线电连接于第二栅极上方的第二源极1032；电容上电极电连接于电源线。
如图12所示，形成像素定义层109于第二栅极绝缘层106远离衬底101的一侧表面上，像素定义层109包括多个沟道开孔区1091和多个像素开孔区1092，每一像素结构P在像素定义层109中对应一个沟道开孔区1091和一个像素开孔区1092。
具体地，通过旋转涂覆（spin coater）或者狭缝式涂覆( slit coater)的方式在第二栅极绝缘层106远离衬底101的一侧涂覆有机光刻胶膜层，优选地，涂覆的有机光刻胶膜层为正性光刻胶，接着采用掩膜板对正性光刻胶膜层进行曝光，再进行显影，通过湿法刻蚀的方法刻蚀掉暴露出的有机光刻胶膜层，在经过烘烤成型，形成多个沟道开孔区1091和多个像素开孔区1092。
像素定义层109的材料可以是选自树脂、聚酰亚胺、有机硅等，优选为，聚酰亚胺。本实施例中，像素定义层109的高度可以为1.0-2.0um，像素定义区域1092的tape角A为锐角，较佳为35-70°。
在本发明其他实施例中，通过旋转涂覆（spin coater）或者狭缝式涂覆( slitcoater)的方式在栅极绝缘层远离衬底的一侧涂覆有机光刻胶膜层，优选地，涂覆的有机光刻胶膜层为负性光刻胶，接着采用掩膜板对负性光刻胶膜层进行曝光，再进行显影，通过湿法刻蚀的方法刻蚀掉暴露出的有机光刻胶膜层，在经过烘烤成型，形成像素定义区域和像素区域，其中，像素区域中包括像素区开孔、第一沟道区开孔、第二沟道区开孔。其中，像素定义区域的tape角为钝角。本实施例中，由于第一薄膜晶体管102、第二薄膜晶体管103和像素电极108可视作在平行于衬底101的水平面上的不同区域中并列布置，因此，此后形成的像素定义层109一并界定出第二薄膜晶体管103的沟道开孔区1091和像素电极108的像素开孔区1092。即，省略了通过其他的绝缘膜层单独界定第二薄膜晶体管103中的沟道开孔区，因此，简化了制备步骤。
另外，像素开孔区1092的尺寸略小于像素电极108的尺寸，保证后续蒸镀OLED材料后，OLED材料能与阳极完整接触。
沟道开孔区1091位于第二源极1032和第二漏极1033中间，并与第二栅极1031交叠形成有效沟道区域，保证在栅极电压的作用下，第二半导体层1034形成的沟道有效工作。
如图13所示，在沟道开孔区1091中形成第二半导体层110，其中，第二半导体层110接触部分第二源极1032和部分第二漏极1033，并覆盖部分第二源极1032、部分第二栅极绝缘层106和部分第二漏极1033远离衬底101的一侧表面上。
本实施例中，第二半导体层110可以由有机半导体材料形成，有机半导体材料例如，高分子量有机半导体层可以由下述材料之一形成：聚噻吩、聚对苯撑1,2亚乙烯基(polyparaphenylenevinylene）、聚对苯撑、聚苏、聚噻吩1,2亚乙烯基、杂环聚噻吩芳香族共聚物以及这些材料的衍生物；例如，低聚物有机半导体层可以由下述材料之一形成:并五苯、并四苯、萘的低聚并苯、α6-噻吩、α-5-噻吩的低聚噻吩、含金属的或者不含金属的酞菁、高温蜜石二酐(pyromelitic dianhydride）或者高温蜜石二酰亚胺(pyromelitic dimide）和苝四羧基二酐（perylentetracarbossyidianhydride）或苝四羧基二酰亚胺(perylentetracarbossyl dimide）以及这些材料的衍生物。
具体地，在像素定义层109远离基板的一侧表面上形成有机半导体薄膜，在沉积的有机半导体薄膜上涂覆一层光刻胶，优选地，涂覆的光刻胶为正性光刻胶，接着采用掩膜板对正性光刻胶进行曝光，再进行显影，通过干法刻蚀的方法刻蚀掉暴露出的有机半导体薄膜；最后去除剩余的光刻胶，形成本实施例中的第二半导体层110。
本发明中，将有机半导体层于像素结构制备的最后一步中形成，相较于现有的有机半导体层在像素定义层之前形成的制备工艺，可有效减少在有机半导体层上的光刻次数，进而避免有机半导体层的沟道特性下降。
综上，本发明提供一种显示基板及其制备方法，显示基板中像素结构中无机薄膜晶体管、有机薄膜晶体管和像素电极并列设置在衬底一侧的不同区域，利于简化显示基板的制备工艺步骤，确保显示基板上控制OLED发光器件的阵列功能层的厚度较低，有助于提高有机薄膜晶体管中沟道特性；采用无机薄膜晶体管作为开关晶体管以及有机薄膜晶体管作为驱动晶体管的结构，结合了无机薄膜晶体管的高迁移率、低亚阈值摆幅特性，以降低RC延迟；同时，有机薄膜晶体管的低迁移率、高亚阈值摆幅特性，提高有机薄膜晶体管的驱动OLED发光器件的能力，提升了显示基板的显示品质。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (7)

1.一种显示基板，包括衬底，所述衬底设置有阵列排布的多个像素结构，其特征在于，每一像素结构包括：
第一薄膜晶体管，所述第一薄膜晶体管设置在所述衬底的第一布置区；
第二薄膜晶体管，所述第二薄膜晶体管设置在所述衬底的第二布置区；
像素电极，所述像素电极设置在所述衬底的第三布置区；
其中，所述第一布置区、所述第二布置区和所述第三布置区沿平行所述衬底的方向并列设置在所述衬底的一侧；所述第一薄膜晶体管为开关晶体管，所述开关晶体管为无机薄膜晶体管；所述第二薄膜晶体管为驱动晶体管，所述驱动晶体管为有机薄膜晶体管；
所述第一薄膜晶体管包括自下而上依次层叠第一半导体层、第一栅极绝缘层、第一栅极、相互隔开的第一源极和第一漏极；所述第二薄膜晶体管包括自下而上依次层叠第二栅极、相互隔开的第二源极和第二漏极以及第二栅极绝缘层和第二半导体层；其中，所述第一栅极和所述第二栅极分别设置于所述第一栅极绝缘层远离所述衬底的一侧表面上；所述相互隔开的第一源极和第一漏极和所述相互隔开的第二源极和第二漏极分别形成于所述第二栅极绝缘层远离所述衬底的一侧上；所述第一栅极绝缘层层叠于所述第二栅极绝缘层的下方；所述显示基板还包括像素定义层，所述像素定义层设置于所述第一薄膜晶体管、所述第二薄膜晶体管和所述像素电极远离所述衬底的一侧表面上，所述像素定义层包括多个沟道开孔区和多个像素开孔区，每一像素结构中包括一个沟道开孔区和一个像素开孔区，部分所述第二源极和部分第二漏极自所述沟道开孔区中暴露出。
2.根据权利要求1所述的显示基板，其特征在于，每一像素结构还包括储存电容，所述储存电容包括电容上电极；所述像素电极以及所述电容上电极同层设置于所述第二栅极绝缘层远离所述衬底的一侧表面上。
3.根据权利要求2所述的显示基板，其特征在于，所述储存电容还包括电容下电极，所述电容下电极设置于所述第一栅极绝缘层远离所述衬底的一侧表面上。
4.根据权利要求1所述的显示基板，其特征在于，所述第一薄膜晶体管还包括第一贯孔和第二贯孔，所述第一贯孔和所述第二贯孔自上而下依次贯穿所述第二栅极绝缘层和所述第一栅极绝缘层，其中，所述第一半导体层的两侧分别从所述第一贯孔和所述第二贯孔中暴露出，所述第一源极填充于所述第一贯孔中，所述第二漏极填充于所述第二贯孔中，使得所述第一源极和所述第一漏极分别解除所述第一半导体层。
5.根据权利要求4所述的显示基板，其特征在于，所述每一像素结构还包括第三贯孔和连接电极，所述第三贯孔贯穿所述第二栅极绝缘层，使得所述第二栅极从所述第三贯孔中暴露出，所述连接电极的一端电连接所述第一漏极，所述连接电极的另一端穿过所述第三贯孔电连接所述第二栅极。
6.根据权利要求1所述的显示基板，其特征在于，所述第二半导体层形成于所述沟道开孔区中接触部分所述第二源极和部分所述第二漏极，且覆盖于部分所述第二源极、部分所述第二栅极绝缘层以及部分所述第二漏极各自远离所述衬底的一侧表面上，其中，所述第二半导体层为有机半导体层。
7.一种显示基板的制备方法，其特征在于，所述显示基板的制备方法包括：
S201、提供衬底，形成第一薄膜晶体管和第二薄膜晶体管于所述衬底的一侧，所述第二薄膜晶体管包括第二栅极绝缘层；以及
S202、形成像素电极于所述第二栅极绝缘层远离所述衬底的一侧表面上，所述像素电极和所述第一薄膜晶体管和所述第二薄膜晶体管并列设置；
S203、形成像素定义层于所述第二栅极绝缘层远离所述衬底的一侧表面上，于所述像素定义层中形成多个沟道开孔区和多个像素开口区；所述像素电极从所述像素开口区中暴露出，所述第二薄膜晶体管的部分第二源极和部分第二漏极自所述沟道开孔区中暴露出；
S204、形成所述第二薄膜晶体管的第二半导体层于所述沟道开孔区中，所述第二半导体层接触部分所述第二源极和部分所述第二漏极，且覆盖在部分第二源极、部分所述第二栅极绝缘层和部分所述第二漏极各自远离所述衬底的一侧表面上；
其中，所述第一薄膜晶体管为无机薄膜晶体管，所述第二薄膜晶体管为有机薄膜晶体管；所述第二半导体层为有机半导体层；
其中，所述S201还包括：
形成第一薄膜晶体管的第一半导体层于所述衬底的一侧；
形成第一薄膜晶体管的第一栅极绝缘层于所述第一半导体层的远离所述衬底的一侧表面上；
形成第一薄膜晶体管的第一栅极和第二薄膜晶体管的第二栅极于所述第一栅极绝缘层远离所述衬底的一侧表面上；
形成所述第二栅极绝缘层于所述第一栅极和所述第二栅极远离所述衬底的一侧表面上；以及
形成贯穿所述第二栅极绝缘层和所述第一栅极绝缘层的第一贯孔和第二贯孔，在所述第一贯孔和所述第二贯孔中分别形成第一薄膜晶体管的第一源极和第一漏极；以及，形成第二薄膜晶体管的第二源极和第二漏极于所述第二栅极绝缘层远离所述衬底的一侧表面上，所述第二源极在所述衬底上的投影和所述第二漏极在所述衬底上的投影分别覆盖于所述第二栅极在所述衬底上的投影的两侧；
所述S202还包括：
形成储存电容的电容上电极于所述第二栅极绝缘层远离所述衬底的一侧表面上。
CN202011174599.2A 2020-10-28 2020-10-28 显示基板及其制备方法 Active CN112331705B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011174599.2A CN112331705B (zh) 2020-10-28 2020-10-28 显示基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011174599.2A CN112331705B (zh) 2020-10-28 2020-10-28 显示基板及其制备方法

Publications (2)

Publication Number Publication Date
CN112331705A CN112331705A (zh) 2021-02-05
CN112331705B true CN112331705B (zh) 2022-09-02

Family

ID=74297258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011174599.2A Active CN112331705B (zh) 2020-10-28 2020-10-28 显示基板及其制备方法

Country Status (1)

Country Link
CN (1) CN112331705B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489894A (zh) * 2013-10-09 2014-01-01 合肥京东方光电科技有限公司 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN106558592A (zh) * 2015-09-18 2017-04-05 鸿富锦精密工业（深圳）有限公司 阵列基板、显示装置及阵列基板的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489894A (zh) * 2013-10-09 2014-01-01 合肥京东方光电科技有限公司 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN106558592A (zh) * 2015-09-18 2017-04-05 鸿富锦精密工业（深圳）有限公司 阵列基板、显示装置及阵列基板的制备方法

Also Published As

Publication number Publication date
CN112331705A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
US9960188B2 (en) Thin film transistor, array substrate, and fabrication method there of, and display apparatus
US8692254B2 (en) Organic light-emitting display device and method of manufacturing the same
US11817462B2 (en) Thin film transistor, array substrate, and method for fabricating array substrate
US8013328B2 (en) Active matrix optical device
US11088230B2 (en) Pixel circuit, manufacturing method thereof, and display device
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
KR101938761B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
EP3101693B1 (en) Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device
US8552430B2 (en) Thin-film transistor array substrate, organic light-emitting display including the same and method of manufacturing the same
TW201308588A (zh) 有機發光顯示裝置及其製造方法
KR20050098596A (ko) 유기 전계 발광 표시장치 및 그 제조 방법
CN107681063A (zh) 阵列基板及其制备方法、显示装置
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
US20060051888A1 (en) Method of fabricating organic light emitting display and display fabricated by the method
WO2022017050A1 (zh) 显示基板及其制备方法、显示装置
CN112331705B (zh) 显示基板及其制备方法
KR20090016993A (ko) 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시장치
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
CN112331706A (zh) 显示基板及其制备方法
CN116207133B (zh) 薄膜晶体管及其制备方法
US20240164158A1 (en) Display panel and manufacturing method thereof
KR100659124B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
CN207459001U (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant