CN112331635A - 一种基于转接板的垂直封装结构及封装方法 - Google Patents

一种基于转接板的垂直封装结构及封装方法 Download PDF

Info

Publication number
CN112331635A
CN112331635A CN202011217250.2A CN202011217250A CN112331635A CN 112331635 A CN112331635 A CN 112331635A CN 202011217250 A CN202011217250 A CN 202011217250A CN 112331635 A CN112331635 A CN 112331635A
Authority
CN
China
Prior art keywords
chip
substrate
hole
plate
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011217250.2A
Other languages
English (en)
Other versions
CN112331635B (zh
Inventor
丁才华
王启东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202011217250.2A priority Critical patent/CN112331635B/zh
Publication of CN112331635A publication Critical patent/CN112331635A/zh
Application granted granted Critical
Publication of CN112331635B publication Critical patent/CN112331635B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种基于转接板的垂直封装结构及封装方法，属于半导体封装技术领域，解决了有机基板布线能力不足，多个芯片集成时封装尺寸大的问题。该封装结构，用于对上下芯片进行封装，包括：基底，上下表面分别设置有放置上下芯片的上下凹槽；上下芯片在基底上的投影至少部分重合；上转接板，位于上芯片的上部并且与上下芯片在基底上的投影至少存在第一不重合部分；下转接板，位于下芯片的下部并且与上下芯片在基底上的投影至少存在第二不重合部分；上下转接板用于实现上下芯片之间的互联，上下芯片分别通过其与对应转接板在所述基板上的投影不重合的部分实现各自芯片与外部信号的互联。实现了多个芯片在垂直方向上的互联，缩小了封装尺寸。

Description

一种基于转接板的垂直封装结构及封装方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种基于转接板的垂直封装结构及封装方法。
背景技术
随着电子产品小型化、集成化、智能化的发展，芯片的复杂度以及使用数量的大幅度增加，使得多个芯片封装的复杂程度也有所提高。
目前的高密度封装结构中，有机基板的布线能力不足，不能满足高密度互联的需求现有针对不同芯片集成的方案主要采用2.5D硅转接板的硅通孔(Through-siliconvias,TSVs)技术以及EMIB技术。2.5D TSV转接板将多颗芯片集成在转接板上，通过转接板内部的多层布线实现芯片间的互联，通过转接板内部的TSVs实现芯片与基板之间的互联，由于TSVs制作工艺复杂，制作成本高、良率较低且缩小封装面积比较困难，对于实现大规模、多种类的芯片间的集成存在较大困难；Intel公司推出的EMIB技术只能在水平方向上实现多芯片的局部密度互联，无法实现芯片间的垂直互联，不适用于目前日益追求的封装面积小型化的场景。
为了解决多个芯片集成时封装尺寸大的问题，急需寻求一种新的封装结构。
发明内容
鉴于上述的分析，本发明实施例旨在提供一种基于转接板的垂直封装结构及封装方法，用以解决有机基板布线能力不足，多个芯片集成时封装尺寸大的的问题。
一方面，本发明实施例提供了一种基于转接板的垂直封装结构，用于对上芯片以及下芯片进行封装，所述封装结构包括：
基底，上表面设置有用于放置所述上芯片的上凹槽，下表面设置有用于放置所述下芯片的下凹槽；所述上芯片与所述下芯片在所述基底上的投影至少部分重合；
上转接板，位于所述上芯片的上部；所述上转接板与所述上芯片、所述下芯片在所述基底上的投影至少存在第一不重合部分；
下转接板，位于所述下芯片的下部；所述下转接板与所述上芯片、所述下芯片在所述基底上的投影至少存在第二不重合部分；
所述上转接板与下转接板用于实现所述上芯片与所述下芯片之间的互联，所述上芯片与所述上转接板在所述基底上的投影不重合的部分用于实现所述上芯片与外部信号的互联，所述下芯片与所述下转接板在所述基板上的投影不重合的部分用于实现所述下芯片与外部信号的互联。
进一步，所述上转接板与所述下转接板用于实现所述上芯片与所述下芯片之间的互联包括：
所述上转接板与所述上芯片在所述基底上的投影重合的部分，用于实现所述上转接板与所述上芯片的连接；
所述上转接板的所述第一不重合部分与所述下转接板的所述第二不重合部分，用于实现所述上转接板与所述下转接板的连接；
所述下转接板与所述下芯片在所述基底上的投影重合的部分，用于实现所述下转接板与所述下芯片的连接。
进一步，所述封装结构还包括由所述基底向上逐层设置的第一上介质层、第二上介质层以及第三上介质层以及由所述基底向下逐层设置的第一下介质层、第二下介质层以及第三下介质层，所述上转接板位于所述第三上介质层中，所述下转接板位于所述第三下介质层中。
进一步，所述上转接板与所述上芯片在所述基底上的投影重合的部分，用于实现所述上转接板与所述上芯片的连接，包括：
所述上芯片与所述上转接板在所述基底上的投影重合的上表面设置有第一焊盘，所述上转接板下表面的对应位置设置有第一凸点，所述第一焊盘和所述第一凸点间的介质层设置有金属化的通孔；
所述上转接板的所述第一不重合部分与所述下转接板的所述第二不重合部分，用于实现所述上转接板与所述下转接板的连接，包括：
所述上转接板的第一不重合部分的下表面设置有第二凸点，所述第二凸点与所述第一凸点通过所述上转接板的第一布线连接，所述下转接板的第二不重合部分的上表面设置有第四凸点，所述第二凸点与所述第四凸点间的介质层设置有金属化的通孔；
所述下转接板与所述下芯片在所述基底上的投影重合的部分，用于实现所述下转接板与所述下芯片的连接，包括：
所述下芯片与所述下转接板在所述基底上的投影重合的下表面设置有第三焊盘，所述下转接板的上表面的对应位置设置有第三凸点，所述第三焊盘与所述第三凸点间的介质层设置有金属化的通孔，所述第三凸点与所述第四凸点通过下转接板的第二布线连接。
进一步，所述上芯片与所述上转接板在所述基底上的投影不重合的部分用于实现所述上芯片与外部信号之间的互联，包括：
所述上芯片与所述上转接板在所述基底上的投影不重合的上表面设置有第二焊盘，所述第三下介质层下表面设置有球栅阵列，所述第二焊盘和所述球栅阵列间的介质层设置有金属化的第一连接孔、第二连接孔、第四连接孔以及金属布线，所述金属布线用于连接所述第一连接孔与第二连接孔，所述第四连接孔与所述第二连接孔对应设置；
所述下芯片与所述下转接板在所述基板上的投影不重合的部分用于实现所述下芯片与外部信号的互联，包括：
所述下芯片与所述下转接板在所述基底上的投影不重合的下表面设置有第四焊盘，所述第四焊盘与所述球栅阵列间的介质层设置有第三连接孔以及第五连接孔，所述第三连接孔与所述第五连接孔对应设置。
进一步，所述上芯片与所述下芯片在所述基底上的投影完全重合，所述上转接板与所述下转接板在所述基底上的投影完全重合。
另一方面，本发明实施例提供了一种基于转接板的垂直封装方法，用于封装上芯片以及下芯片，该方法包括：
提供基底，对所述基底的上表面开槽形成上凹槽，对所述基底的下表面开槽形成下凹槽；
将所述上芯片放置于所述上凹槽，将所述下芯片放置于所述下凹槽，所述上芯片与所述下芯片在所述基底上的投影至少部分重合；
在所述上芯片的上部放置上转接板，使得所述上转接板与所述上芯片、所述下芯片在所述基底上的投影至少存在第一不重合部分；
在所述下芯片的下部放置下转接板，使得所述下转接板与所述上芯片、所述下芯片在所述基底上的投影至少存在第二不重合部分；
通过所述上转接板与所述下转接板将所述上芯片与所述下芯片互联；以及
通过所述上芯片与所述上转接板在所述基底上的投影不重合的部分将所述上芯片与外部信号互联；通过所述下芯片与所述下转接板在所述基底上的投影不重合的部分将所述下芯片与外部信号互联。
进一步，所述上芯片与所述上转接板在所述基底上的投影重合的部分的上表面设置有的第一焊盘，所述上转接板下表面的对应位置设置有第一凸点，所述上转接板的第一不重合部分的下表面设置有第二凸点，所述第一凸点与第二凸点通过上转接板的第一布线连接；所述下芯片与所述下转接板在所述基底上的投影重合的部分的下表面设置有第三焊盘，所述下转接板的上表面的对应位置设置有第三凸点，所述下转接板的第二不重合部分的上表面设置有第四凸点，所述第三凸点与所述第四凸点通过下转接板的第二布线连接；
所述在所述上芯片的上部设置上转接板，在所述下芯片的下部设置下转接板之前包括：
在所述基底向上逐层设置第一上介质层、第二上介质层，在所述基底向下逐层设置第一下介质层、第二下介质层；
在所述第一焊盘与所述第一凸点间的介质层开设通孔并金属化，在所述第三焊盘与第三凸点间的介质层开设通孔并金属化，并且在第二凸点与第四凸点间的介质层开设通孔并金属化。
进一步，所述在所述上芯片的上部设置上转接板，在所述下芯片的下部设置下转接板包括：
将所述第一凸点对应所述第一焊盘设置，使得第一焊盘与第一凸点通过两者之间的金属化的通孔连接；将所述第二凸点对应所述第四凸点设置，使得第二凸点与第四凸点通过两者之间的金属化的通孔连接；将所述第三凸点对应所述第三焊盘设置，使得第三凸点与第三焊盘通过两者之间金属化的通孔连接；
所述上芯片与所述下芯片之间通过所述第一焊盘、第一焊盘与第一凸点之间的金属化的通孔、所述第一凸点、所述第一布线、所述第二凸点、第二凸点与第四凸点之间的通孔、第四凸点、第二布线、第三凸点、第三凸点与第三焊盘之间的通孔以及第三焊盘互联。
进一步，所述上芯片与所述上转接板在所述基底上的投影不重合的上表面设置有第二焊盘，所述下芯片与所述下转接板在所述基底上的投影不重合的下表面设置有第四焊盘；
所述上芯片与外部信号互联，所述下芯片与外部信号互联，包括：
形成与所述第二焊盘对应的金属化的第一连接孔以及与所述第一连接孔通过金属布线连接的金属化的第二连接孔；形成与所述第四焊盘对应的金属化的第三连接孔；
在所述第二上介质层上部形成第三上介质层，对上转接板进行塑封；在所述第二下介质层下部形成第三下介质层，对下转接板进行塑封；
在所述第三下介质层中形成与所述第二连接孔对应的金属化的第四连接孔以及与所述第三连接孔对应的金属化的第五连接孔；
在第三下介质层的下表面形成对应第四连接孔以及第五连接孔的球栅阵列。
与现有技术相比，本发明至少可实现如下有益效果之一：
1、基于上下转接板的使用实现了上下芯片在垂直方向上的互联，缩小了有机基板的封装尺寸；
2、基于上下转接板实现上下芯片之间的垂直互联，提供了一种无TSV结构的局部高密度布线的封装结构，制作工艺简单，成本较低。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为垂直封装结构示意图；
图2(a)-2(f)为垂直封装结构的制备示意图
附图标记：
1-基底；11-上凹槽；12-下凹槽；2-上芯片；21-第一焊盘；22-第二焊盘；3-下芯片；31-第三焊盘；32-第四焊盘；4-上转接板；
41-第一凸点；42-第二凸点；43-第一布线；5-下转接板；51-第三凸点；52-第四凸点；53-第二布线；61-第一上介质层；611-第一通孔；612-第八通孔；613-第四通孔；614-第十一通孔；62-第一下介质层；621-第七通孔；622-第十四通孔；71-第二上介质层；
711-第二通孔；712-第九通孔；713-第三通孔；714-第十通孔；72-第二下介质层；721--第六通孔；722-第十五通孔；723-第五通孔；
724第十二通孔；81-第三上介质层；82-第三下介质层；821-第十三通孔；822-第十六通孔；9-球栅阵列
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明的一方面，公开了一种基于转接板的垂直封装结构，如图1所示。该垂直封装结构用于对上芯片以及下芯片进行封装，包括：基底，上表面设置有用于放置所述上芯片的上凹槽，下表面设置有用于放置所述下芯片的下凹槽；所述上芯片与所述下芯片在所述基底上的投影至少部分重合；上转接板，位于所述上芯片的上部；所述上转接板与所述上芯片、所述下芯片在所述基底上的投影至少存在第一不重合部分；下转接板，位于所述下芯片的下部；所述下转接板与所述上芯片、所述下芯片在所述基底上的投影至少存在第二不重合部分；所述上转接板与下转接板用于实现所述上芯片与所述下芯片之间的互联，所述上芯片与所述上转接板在所述基底上的投影不重合的部分用于实现所述上芯片与外部信号的互联，所述下芯片与所述下转接板在所述基板上的投影不重合的部分用于实现所述下芯片与外部信号的互联。
与现有技术相比，本实施例通过上转接板以及下转接板的结合使用，实现了上芯片以及下芯片在垂直方向上的互联，缩小了有机基板的封装尺寸。
具体的，请参见图1，以一对上下转接板实现一对上下芯片的互联为例进行说明。垂直封装结构包括基底1、上转接板4、下转接板5，用于对上芯片2以及下芯片3进行封装。基底1的上表面设置有上凹槽11用于放置上芯片2，基底1的下表面设置有下凹槽12用于放置下芯片3，上芯片2与下芯片3在基底1上的投影至少部分重合；上转接板4位于上芯片2的上部，且上转接板4与上芯片2以及下芯片3在基底1上的投影至少存在第一不重合部分；下转接板5位于下芯片3的下部，且下转接板5与上芯片2以及下芯片3在基底1上的投影至少存在第二不重合部分；上转接板4以及下转接板5用于实现上芯片2以及下芯片3之间的互联，上芯片2与上转接板4在基底1上的投影不重合的部分用于实现上芯片2与外部信号的互联，下芯片3与下转接板5在基底1上的投影不重合的部分用于实现下芯片3与外部信号的互联。
在一个实施例中，封装结构还包括由基底1向上逐层设置的第一上介质层61、第二上介质层71以及第三上介质层81以及由基底1向下逐层设置的第一下介质层62、第二下介质层72以及第三下介质层82，上转接板4位于第三上介质层81中，下转接板5位于第三下介质层82中。
在一个实施例中，上转接板4与下转接板5用于实现上芯片2与下芯片3之间的互联，包括：上转接板4与上芯片2在基底1上的投影重合的部分用于实现上转接板4与上芯片2的连接；上转接板4的第一不重合部分与下转接板5的第二不重合部分用于实现上转接板4与下转接板5之间的连接；下转接板5与下芯片3在基底1上的投影重合的部分用于实现下转接板5与下芯片3之间的连接。
进一步的，上转接板4与上芯片2在基底1上的投影重合的部分用于实现上转接板4与上芯片2之间的连接，包括：
上芯片2与上转接板4在基底1上的投影重合的上表面设置有第一焊盘21，上转接板4下表面的对应位置设置有第一凸点41，第一焊盘21与第一凸点41之间的介质层设置有金属化的通孔。
具体的，第一上介质层61包括与第一焊盘21对应设置的金属化的第一通孔611，第二上介质层71包括与第一通孔611对应设置的金属化的第二通孔711，第一焊盘21与第一凸点41之间通过金属化的第一通孔611以及金属化的第二通孔711连接。
进一步的，上转接板4的第一不重合部分与下转接板5的第二不重合部分，用于实现上转接板4与下转接板5的连接，包括：
上转接板4的第一不重合部分的下表面设置有第二凸点42，第二凸点42与第一凸点41通过上转接板4的第一布线43连接，下转接板5的第二不重合部分的上表面设置有第四凸点52，第二凸点42与第四凸点52之间的介质层设置有金属化的通孔。
具体的，第二上介质层71包括与第二凸点42对应设置的金属化的第三通孔713，该垂直封装结构包括贯穿第一上介质层61、基底1以及第一下介质层62并且与金属化的第三通孔713对应设置的金属化的第四通孔613，第二下介质层62包括与第四通孔613对应设置的金属化的第五通孔723，第二凸点42与第四凸点52之间通过金属化的第三通孔713、金属化的第四通孔613以及金属化的第五通孔723连接。
进一步的，下转接板5与下芯片3在基底1上的投影重合的部分，用于实现下转接板5与下芯片3的连接，包括：
下芯片3与下转接板5在基底1上的投影重合的下表面设置有第三焊盘31，下转接板5的上表面的对应位置设置有第三凸点51，第三焊盘31与第三凸点51之间的介质层设置有金属化的通孔，第三凸点51与第四凸点52通过下转接板5的第二布线53连接。
具体的，第一下介质层62包括包括与第三焊盘31对应设置的金属化的第七通孔621，第二下介质层72包括与第七通孔621对应设置的金属化的第六通孔721，第三焊盘31与第三凸点51之间通过金属化的第七通孔621以及金属化的第六通孔721连接。
在一个实施例中，上芯片2与上转接板4在基底1上的投影不重合的部分用于实现上芯片2与外部信号之间的互联，包括：
上芯片2与上转接板4在基底上的投影不重合的上表面设置有第二焊盘22，第三下介质层82下表面设置有球栅阵列9，第二焊盘22与球栅阵列9之间的介质层设置有金属化的第一连接孔、第二连接孔、第四连接孔以及金属布线，该金属布线用于连接第一连接孔与第二连接孔，该第四连接孔与第二连接孔对应设置。
具体的，第一上介质层61包括与第二焊盘22对应设置的金属化的第八通孔612，第二上介质层71包括与第八通孔612对应设置的金属化的第九通孔712以及与第九通孔712通过位于第二上介质层71上表面的金属布线连接的金属化的第十通孔714，封装结构包括贯穿第一上介质层61、基底1以及第一下介质层62的金属化的第十一通孔614，第二下介质层72包括与第十一通孔614对应设置的金属化的第十二通孔724，第三下介质层82包括与第十二通孔724对应设置的金属化的第十三通孔821，第十三通孔821与球栅阵列9对应设置；上述金属化的第一连接孔包括金属化的第八通孔612以及金属化的第九通孔712；上述第二连接孔包括金属化的第十通孔714、第十一通孔614以及第十二通孔724；上述第四连接孔包括金属化的第十三通孔821；上芯片2通过第二焊盘22，金属化的第八通孔612、第九通孔712、金属布线、第十通孔714、第十一通孔614、第十二通孔724、第十三通孔821以及球栅阵列9与外部信号连接。
下芯片3与下转接板5在基底1上的投影不重合的部分用于实现下芯片3与外部信号之间的互联，包括：
下芯片3与下转接板5在基底1上的投影不重合的下表面设置有第四焊盘32，第四焊盘32与球栅阵列9之间的介质层设置有第三连接孔以及第五连接孔，第三连接孔与第五连接孔对应设置。
具体的，第一下介质层62包括与第四焊盘32对应设置的金属化的第十四通孔622，第二下介质层72包括与第十四通孔622对应设置的金属化的第十五通孔722，第三下介质层82包括与第十五通孔722对应设置的金属化的第十六通孔822，第十六通孔822与球栅阵列9对应设置；上述第三连接孔包括金属化的第十四通孔622以及第十五通孔722，上述第五连接孔包括金属化的第十六通孔822；下芯片3通过第四焊盘32、金属化的第十四通孔622、第十五通孔722、第十六通孔822以及球栅阵列9与外部信号进行连接。
在一个实施例中，上芯片2与下芯片3在基底1上的投影完全重合，上转接板4与下转接板5在基底1上的投影完全重合。
在一个实施例中，上芯片与下芯片为异质芯片；可选的，上芯片与下芯片两者中的一个为处理单元类型的芯片，例如：CPU、GPU、FPGA；另一个为存储单元类型的芯片。
在一个实施例中，第二焊盘22的尺寸、间距大于第一焊盘21的尺寸间距；第四焊盘32的尺寸、间距大于第三焊盘31的尺寸、间距；可选的，第一焊盘21、第三焊盘31的直径小于等于50微米；第二焊盘22、第四焊盘32的直径大于等于80微米。
进一步的，第一凸点41的直径与第一焊盘21匹配；第三凸点51的直径与第三焊盘31匹配；进一步的，金属化的第一通孔611、第二通孔711、第三通孔713、第四通孔613、第五通孔723、第六通孔721以及第七通孔621的孔径小于等于40微米，节距小于等于60微米。由此设计，可以实现与芯片的小尺寸、高密度以及窄节距的凸点的匹配，实现高密度成功互联。
在一个实施例中，上转接板4的第一布线43以及下转接板5的第二布线53的线宽线距(L/S)小于等于2微米。
在一个实施例中，上凹槽的深度根据上芯片的厚度决定，下凹槽的深度根据下芯片的厚度决定。可选的上凹槽的深度大于等于上芯片的厚度，下凹槽的深度大于等于下芯片的厚度。
在一个实施例中，为实现电连接，各金属化通孔中均设置有良导体材料，例如铜。
在一个实施例中，上转接板下表面的第一凸点与第二凸点的类型一致，下转接板上表面的第三凸点与第四凸点的类型一致，降低了制作转接板时的工艺难度。可选的，各个凸点为Cu Pillar+SolderBall结构。
在一个实施例中，第一焊盘以及第二焊盘位于上芯片的边缘位置，第三焊盘以及第四焊盘位于下芯片的边缘位置，从而实现上下芯片之间垂直方向边对边的互联，以及芯片边缘与外部信号的互联。
在一个实施例中，外部信号为电源信号。
本发明的另一方面，公开了一种基于转接板的垂直封装方法，用于封装上芯片以及下芯片，包括：提供基底，对所述基底的上表面开槽形成上凹槽，对所述基底的下表面开槽形成下凹槽；将所述上芯片放置于所述上凹槽，将所述下芯片放置于所述下凹槽，所述上芯片与所述下芯片在所述基底上的投影至少部分重合；在所述上芯片的上部放置上转接板，使得所述上转接板与所述上芯片、所述下芯片在所述基底上的投影至少存在第一不重合部分；在所述下芯片的下部放置下转接板，使得所述下转接板与所述上芯片、所述下芯片在所述基底上的投影至少存在第二不重合部分；通过所述上转接板与所述下转接板将所述上芯片与所述下芯片互联；以及通过所述上芯片与所述上转接板在所述基底上的投影不重合的部分将所述上芯片与外部信号互联；通过所述下芯片与所述下转接板在所述基底上的投影不重合的部分将所述下芯片与外部信号互联。
在一个具体的实施例中，结合图2(a)至图2(f)，对垂直封装过程中的具体步骤进行说明。
请参见图2(a)，提供基底1，对基底1的上表面开槽形成上凹槽11，对基底1的下表面开槽形成下凹槽12。上凹槽以及下凹槽的大小和深度根据其对应的芯片的大小和厚度设定。基底1的材料可选自BT(Bismaleimide Triazine)树脂基板材料、Prepreg(半固化片)介质材料、ABF(Ajinomote Build-up Layer)介质材料。可选的，可通过激光刻蚀对基底1开槽，具体的开槽方式可根据基底的材料而定，本申请对开槽方式不做限定。
请参见图2(b)，将上芯片2放置在上凹槽11，将下芯片3放置在下凹槽12，上芯片2与下芯片3在基底1上的投影至少部分重合，优选的上芯片2与下芯片3在基底1上的投影完全重合。在上下芯片分别放置到下凹槽以及下凹槽中后，在基底1的上表面形成第一上介质层61，在基底1的下表面形成第一下介质层62。可选的，第一上介质层61与第一下介质层62的材料可以为ABF材料。
请参见图2(c)，上芯片2以及下芯片3的具体结构请参见上述垂直封装结构部分，此处不再一一赘述。对第一上介质层61、第一下介质层62以及基底1进行开孔，形成与第一焊盘21对应的第一通孔611，与第二焊盘22对应的第八通孔612，与第三焊盘31对应的第七通孔621，与第四焊盘32对应的第十四通孔622以及贯穿第一上介质层61、基底1、第一下介质层62的第四通孔613以及第十一通孔614，并对第一通孔611、第八通孔612、第七通孔621、第十四通孔622、第四通孔613以及第十一通孔614进行金属化。可选的开孔的方式可以为激光刻蚀，具体的可根据实际需要开孔的材料确定；具体的金属化过程可采用化学沉积或者溅射、光刻、电镀填充等工艺，具体的金属化工艺可以根据实际需求确定。
请参见图2(d)，基于图2(c)中的结构，在第一上介质层61上形成第二上介质层71，在第一下介质层62下形成第二下介质层72并对两者开设通孔，在第二上介质层71中形成与金属化的第一通孔611对应设置的第二通孔711、与金属化的第八通孔612对应设置的第九通孔712、与金属化的第四通孔613对应设置的第三通孔713以及与金属化的第十一通孔614对应设置的第十通孔714；在第二下介质层72中形成与金属化的第七通孔621对应的第六通孔721、与金属化的第十四通孔622对应设置的第十五通孔722、与金属化的第四通孔613对应设置的第五通孔723以及与金属化的第十一通孔614对应设置的第十二通孔724，对第二通孔711、第九通孔712、第三通孔713、第十通孔714、第六通孔721、第十五通孔722、第五通孔723以及第十二通孔724进行金属化，同时形成连接金属化的第九通孔712和金属化的第十通孔714的金属布线，具体的开孔以及金属化的工艺可参考图2(c)对应的相关步骤，此处不再一一赘述。
请参见图2(e)，基于图2(d)中的结构，在上芯片2的上部设置上转接板4，在下芯片3的下部设置下转接板5，上转接板4与下转接板5的具体结构请参见上述垂直封装结构部分的描述，此处不再一一赘述。将第一凸点41对应第一焊盘21设置，使得第一焊盘21与第一凸点41之间通过金属化的第一通孔611以及金属化的第二通孔711连接；将第二凸点42对应第四凸点52设置，使得第二凸点42通过金属化的第三通孔713、金属化的第四通孔613以及金属化的第五通孔723与第四凸点52连接；将第三凸点51对应第三焊盘31设置，使得第三焊盘31通过金属化的第七通孔621以及金属化的第六通孔721与第三凸点51连接。
上芯片2与下芯片3之间通过第一焊盘21、金属化的第一通孔611、第二通孔711、第一凸点41、第一布线43、第二凸点42、第三通孔713、第四通孔613、第五通孔723、第四凸点52、第二布线53、第三凸点51、第六通孔721以及第七通孔621实现互联。
请参见图2(f)，基于图2(e)中的结构，在第二上介质层71上表面形成第三上介质层81，在第二下介质层72下表面形成第三下介质层82，第三上介质层81对上转接板4进行塑封，第三下介质层82对下转接板5进行塑封。
请继续参见图1，在第三下介质层82中形成与金属化的第十二通孔724对应设置的第十三通孔821以及与金属化的第十五通孔722对应设置的第十六通孔822，并对第十三通孔821以及第十六通孔822进行金属化；在第三下介质层82的下表面形成球栅阵列9，该球栅阵列9与金属化的第十三通孔821以及金属化的第十六通孔822对应设置。
上芯片2通过第二焊盘22、第一连接孔(金属化的第八通孔612、金属化的第九通孔712)、金属布线、第二连接孔(金属化的第十通孔714、金属化的第十一通孔614、金属化的第十二通孔724)、第四连接孔(金属化的第十三通孔821)以及球栅阵列9与外部信号互联。
下芯片3通过第四焊盘32、第三连接孔(金属化的第十四通孔622、金属化的第十五通孔722)、第五连接孔(金属化的第十六通孔822)以及球栅阵列9与外部信号互联。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种基于转接板的垂直封装结构，用于对上芯片以及下芯片进行封装，其特征在于，所述封装结构包括：
基底，上表面设置有用于放置所述上芯片的上凹槽，下表面设置有用于放置所述下芯片的下凹槽；所述上芯片与所述下芯片在所述基底上的投影至少部分重合；
上转接板，位于所述上芯片的上部；所述上转接板与所述上芯片、所述下芯片在所述基底上的投影至少存在第一不重合部分；
下转接板，位于所述下芯片的下部；所述下转接板与所述上芯片、所述下芯片在所述基底上的投影至少存在第二不重合部分；
所述上转接板与下转接板用于实现所述上芯片与所述下芯片之间的互联，所述上芯片与所述上转接板在所述基底上的投影不重合的部分用于实现所述上芯片与外部信号的互联，所述下芯片与所述下转接板在所述基板上的投影不重合的部分用于实现所述下芯片与外部信号的互联。
2.根据权利要求1所述的垂直封装结构，其特征在于，所述上转接板与所述下转接板用于实现所述上芯片与所述下芯片之间的互联包括：
所述上转接板与所述上芯片在所述基底上的投影重合的部分，用于实现所述上转接板与所述上芯片的连接；
所述上转接板的所述第一不重合部分与所述下转接板的所述第二不重合部分，用于实现所述上转接板与所述下转接板的连接；
所述下转接板与所述下芯片在所述基底上的投影重合的部分，用于实现所述下转接板与所述下芯片的连接。
3.根据权利要求2所述的垂直封装结构，其特征在于，所述封装结构还包括由所述基底向上逐层设置的第一上介质层、第二上介质层以及第三上介质层以及由所述基底向下逐层设置的第一下介质层、第二下介质层以及第三下介质层，所述上转接板位于所述第三上介质层中，所述下转接板位于所述第三下介质层中。
4.根据权利要求3所述的垂直封装结构，其特征在于，所述上转接板与所述上芯片在所述基底上的投影重合的部分，用于实现所述上转接板与所述上芯片的连接，包括：
所述上芯片与所述上转接板在所述基底上的投影重合的上表面设置有第一焊盘，所述上转接板下表面的对应位置设置有第一凸点，所述第一焊盘和所述第一凸点间的介质层设置有金属化的通孔；
所述上转接板的所述第一不重合部分与所述下转接板的所述第二不重合部分，用于实现所述上转接板与所述下转接板的连接，包括：
所述上转接板的第一不重合部分的下表面设置有第二凸点，所述第二凸点与所述第一凸点通过所述上转接板的第一布线连接，所述下转接板的第二不重合部分的上表面设置有第四凸点，所述第二凸点与所述第四凸点间的介质层设置有金属化的通孔；
所述下转接板与所述下芯片在所述基底上的投影重合的部分，用于实现所述下转接板与所述下芯片的连接，包括：
所述下芯片与所述下转接板在所述基底上的投影重合的下表面设置有第三焊盘，所述下转接板的上表面的对应位置设置有第三凸点，所述第三焊盘与所述第三凸点间的介质层设置有金属化的通孔，所述第三凸点与所述第四凸点通过下转接板的第二布线连接。
5.根据权利要求4所述的垂直封装结构，其特征在于，
所述上芯片与所述上转接板在所述基底上的投影不重合的部分用于实现所述上芯片与外部信号之间的互联，包括：
所述上芯片与所述上转接板在所述基底上的投影不重合的上表面设置有第二焊盘，所述第三下介质层下表面设置有球栅阵列，所述第二焊盘和所述球栅阵列间的介质层设置有金属化的第一连接孔、第二连接孔、第四连接孔以及金属布线，所述金属布线用于连接所述第一连接孔与第二连接孔，所述第四连接孔与所述第二连接孔对应设置；
所述下芯片与所述下转接板在所述基板上的投影不重合的部分用于实现所述下芯片与外部信号的互联，包括：
所述下芯片与所述下转接板在所述基底上的投影不重合的下表面设置有第四焊盘，所述第四焊盘与所述球栅阵列间的介质层设置有第三连接孔以及第五连接孔，所述第三连接孔与所述第五连接孔对应设置。
6.根据权利要求1所述的垂直封装结构，其特征在于，所述上芯片与所述下芯片在所述基底上的投影完全重合，所述上转接板与所述下转接板在所述基底上的投影完全重合。
7.一种基于转接板的垂直封装方法，用于封装上芯片以及下芯片，其特征在于，包括：
提供基底，对所述基底的上表面开槽形成上凹槽，对所述基底的下表面开槽形成下凹槽；
将所述上芯片放置于所述上凹槽，将所述下芯片放置于所述下凹槽，所述上芯片与所述下芯片在所述基底上的投影至少部分重合；
在所述上芯片的上部放置上转接板，使得所述上转接板与所述上芯片、所述下芯片在所述基底上的投影至少存在第一不重合部分；
在所述下芯片的下部放置下转接板，使得所述下转接板与所述上芯片、所述下芯片在所述基底上的投影至少存在第二不重合部分；
通过所述上转接板与所述下转接板将所述上芯片与所述下芯片互联；以及
通过所述上芯片与所述上转接板在所述基底上的投影不重合的部分将所述上芯片与外部信号互联；通过所述下芯片与所述下转接板在所述基底上的投影不重合的部分将所述下芯片与外部信号互联。
8.根据权利要求7所述的垂直封装方法，其特征在于，所述上芯片与所述上转接板在所述基底上的投影重合的部分的上表面设置有的第一焊盘，所述上转接板下表面的对应位置设置有第一凸点，所述上转接板的第一不重合部分的下表面设置有第二凸点，所述第一凸点与第二凸点通过上转接板的第一布线连接；所述下芯片与所述下转接板在所述基底上的投影重合的部分的下表面设置有第三焊盘，所述下转接板的上表面的对应位置设置有第三凸点，所述下转接板的第二不重合部分的上表面设置有第四凸点，所述第三凸点与所述第四凸点通过下转接板的第二布线连接；
所述在所述上芯片的上部设置上转接板，在所述下芯片的下部设置下转接板之前包括：
在所述基底向上逐层设置第一上介质层、第二上介质层，在所述基底向下逐层设置第一下介质层、第二下介质层；
在所述第一焊盘与所述第一凸点间的介质层开设通孔并金属化，在所述第三焊盘与第三凸点间的介质层开设通孔并金属化，并且在第二凸点与第四凸点间的介质层开设通孔并金属化。
9.根据权利要求8所述的垂直封装方法，其特征在于，所述在所述上芯片的上部设置上转接板，在所述下芯片的下部设置下转接板包括：
将所述第一凸点对应所述第一焊盘设置，使得第一焊盘与第一凸点通过两者之间的金属化的通孔连接；将所述第二凸点对应所述第四凸点设置，使得第二凸点与第四凸点通过两者之间的金属化的通孔连接；将所述第三凸点对应所述第三焊盘设置，使得第三凸点与第三焊盘通过两者之间金属化的通孔连接；
所述上芯片与所述下芯片之间通过所述第一焊盘、第一焊盘与第一凸点之间的金属化的通孔、所述第一凸点、所述第一布线、所述第二凸点、第二凸点与第四凸点之间的通孔、第四凸点、第二布线、第三凸点、第三凸点与第三焊盘之间的通孔以及第三焊盘互联。
10.根据权利要求9所述的垂直封装方法，其特征在于，所述上芯片与所述上转接板在所述基底上的投影不重合的上表面设置有第二焊盘，所述下芯片与所述下转接板在所述基底上的投影不重合的下表面设置有第四焊盘；
所述上芯片与外部信号互联，所述下芯片与外部信号互联，包括：
形成与所述第二焊盘对应的金属化的第一连接孔以及与所述第一连接孔通过金属布线连接的金属化的第二连接孔；形成与所述第四焊盘对应的金属化的第三连接孔；
在所述第二上介质层上部形成第三上介质层，对上转接板进行塑封；在所述第二下介质层下部形成第三下介质层，对下转接板进行塑封；
在所述第三下介质层中形成与所述第二连接孔对应的金属化的第四连接孔以及与所述第三连接孔对应的金属化的第五连接孔；
在第三下介质层的下表面形成对应第四连接孔以及第五连接孔的球栅阵列。
CN202011217250.2A 2020-11-04 2020-11-04 一种基于转接板的垂直封装结构及封装方法 Active CN112331635B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011217250.2A CN112331635B (zh) 2020-11-04 2020-11-04 一种基于转接板的垂直封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011217250.2A CN112331635B (zh) 2020-11-04 2020-11-04 一种基于转接板的垂直封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN112331635A true CN112331635A (zh) 2021-02-05
CN112331635B CN112331635B (zh) 2022-06-07

Family

ID=74323811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011217250.2A Active CN112331635B (zh) 2020-11-04 2020-11-04 一种基于转接板的垂直封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN112331635B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
US20130093091A1 (en) * 2010-10-12 2013-04-18 Peking University Three-Dimensional Vertical Interconnecting Structure and Manufacturing Method Thereof
CN103872004A (zh) * 2012-12-10 2014-06-18 南茂科技股份有限公司 芯片结构及多芯片堆迭封装
US20150123284A1 (en) * 2013-11-07 2015-05-07 Chajea JO Semiconductor devices having through-electrodes and methods for fabricating the same
US20150200163A1 (en) * 2014-01-15 2015-07-16 Nanya Technology Corporation Chip package
CN106910736A (zh) * 2015-12-22 2017-06-30 爱思开海力士有限公司 半导体封装及其制造方法
CN109003961A (zh) * 2018-07-26 2018-12-14 华进半导体封装先导技术研发中心有限公司 一种3d系统集成结构及其制造方法
US20190326273A1 (en) * 2018-04-24 2019-10-24 Milind S. Bhagavat Multi-chip package with offset 3d structure
CN111524873A (zh) * 2019-02-01 2020-08-11 台达电子企业管理（上海）有限公司 嵌入式封装模块及其封装方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
US20130093091A1 (en) * 2010-10-12 2013-04-18 Peking University Three-Dimensional Vertical Interconnecting Structure and Manufacturing Method Thereof
CN103872004A (zh) * 2012-12-10 2014-06-18 南茂科技股份有限公司 芯片结构及多芯片堆迭封装
US20150123284A1 (en) * 2013-11-07 2015-05-07 Chajea JO Semiconductor devices having through-electrodes and methods for fabricating the same
US20150200163A1 (en) * 2014-01-15 2015-07-16 Nanya Technology Corporation Chip package
CN106910736A (zh) * 2015-12-22 2017-06-30 爱思开海力士有限公司 半导体封装及其制造方法
US20190326273A1 (en) * 2018-04-24 2019-10-24 Milind S. Bhagavat Multi-chip package with offset 3d structure
CN109003961A (zh) * 2018-07-26 2018-12-14 华进半导体封装先导技术研发中心有限公司 一种3d系统集成结构及其制造方法
CN111524873A (zh) * 2019-02-01 2020-08-11 台达电子企业管理（上海）有限公司 嵌入式封装模块及其封装方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FENGZE HOU等: "high power density 3D intergrated power supply module based on panel level PCB embedded technology", 《IEEE》 *
JIANFENG LIU等: "Design and Implementation of a dual-band RF SiP Module based on Package-on-Package Technology", 《IEEE》 *

Also Published As

Publication number Publication date
CN112331635B (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
US5977640A (en) Highly integrated chip-on-chip packaging
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
US9252091B2 (en) Semiconductor device having penetrating electrodes each penetrating through semiconductor chip
US7952205B2 (en) Injection molded soldering process and arrangement for three-dimensional structures
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
JP3610661B2 (ja) 三次元積層モジュール
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN101847590B (zh) 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组
CN112420679B (zh) 一种射频模块三维堆叠结构及其制作方法
KR20230015947A (ko) 모듈형 적층 실리콘 패키지 어셈블리
WO2018121195A1 (zh) 一种封装芯片及基于封装芯片的信号传输方法
WO2018009145A1 (en) A semiconductor package and methods of forming the same
CN112331635B (zh) 一种基于转接板的垂直封装结构及封装方法
CN111769099B (zh) 一种基于多转接板实现多芯片集成的封装结构及封装方法
CN115513182A (zh) 一种半导体封装结构及其制备方法
CN114743945A (zh) 带有Si与有机中介层的先进封装结构及其制造方法
CN115527972A (zh) 高密度互联三维集成器件封装结构及其制造方法
CN115312496A (zh) 基于后通孔技术的三维半导体集成封装结构及工艺
CN114725033A (zh) 具有tsv内联机的芯片堆栈封装结构及其制造方法
CN101465341B (zh) 堆叠式芯片封装结构
CN111769101B (zh) 一种基于多转接板的封装结构及封装方法
CN104659021A (zh) 一种三维圆片级扇出PoP封装结构及其制造方法
CN111769098B (zh) 一种实现多个芯片集成的封装结构及封装方法
CN220106512U (zh) 一种新型pop芯片封装结构
WO2024022273A1 (zh) 扇出型系统级封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant