CN112311363A - 具迟滞功能的比较器电路 - Google Patents

具迟滞功能的比较器电路 Download PDF

Info

Publication number
CN112311363A
CN112311363A CN201910696393.7A CN201910696393A CN112311363A CN 112311363 A CN112311363 A CN 112311363A CN 201910696393 A CN201910696393 A CN 201910696393A CN 112311363 A CN112311363 A CN 112311363A
Authority
CN
China
Prior art keywords
comparator
pmos transistors
transistors
resistor
hysteresis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910696393.7A
Other languages
English (en)
Other versions
CN112311363B (zh
Inventor
陈明东
王又法
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangbao Technologies Singapore Private Ltd
Original Assignee
Guangbao Technologies Singapore Private Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangbao Technologies Singapore Private Ltd filed Critical Guangbao Technologies Singapore Private Ltd
Priority to CN201910696393.7A priority Critical patent/CN112311363B/zh
Publication of CN112311363A publication Critical patent/CN112311363A/zh
Application granted granted Critical
Publication of CN112311363B publication Critical patent/CN112311363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00156—Layout of the delay element using opamps, comparators, voltage multipliers or other analog building blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00208—Layout of the delay element using FET's using differential stages

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种具迟滞功能的比较器电路，其包括第一比较器、第二比较器与反相器。第一比较器包括两个N通道金属氧化物(NMOS)晶体管、两个第一P通道金属氧化物(PMOS)晶体管与两个第二PMOS晶体管。NMOS晶体管的栅极接收第一与第二电压，第一PMOS晶体管的源极分别连接第一与第二电阻。第一比较器根据第一与第二电压之间的电压差，从NMOS晶体管的漏极输出差分输出信号。第二比较器的输出端连接第一比较器的第一PMOS晶体管的栅极。反相器的输入端连接第二比较器的输出端，其输出端连接PMOS晶体管的栅极。通过第一与第二电阻。降低第一PMOS晶体管对于温度的敏感度。

Description

具迟滞功能的比较器电路
技术领域
本发明涉及一种具迟滞功能的比较器电路，特别是涉及一种可避免迟滞窗口飘移的具迟滞功能的比较器电路。
背景技术
一般来说，比较器应用于在正相输入端与反相输入端所输入的电压差，当正相输入端的的电压高于反相输入端的电压，会在输出端输出一高电压电平的信号，当正相输入端的电压低于反相输入端的电压，会在输出端输出一低电压电平的信号。
比较器的灵敏度较高，且抗干扰度较差，若在输入电压或接地端包括些许噪声，都会造成输出的误差。因此，通常会在比较器电路中增加一迟滞(Hysteresis)功能，通过信号迟滞，可以避免由于输入端的噪声所导致的比较器输出的震荡。
图1为现有的具迟滞功能的比较器的电路图，如图1所示，在具迟滞功能的比较器电路10中，两个N通道金属氧化物半导体(NMOS)晶体管11与12组成一个差分对，他们分别连接第一输入电压(VP)与第二输入电压(VM)。当有噪声存在时，第一输入电压(VP)与第二输入电压(VM)的电压值会略有差异，这种差异，会导致不具迟滞功能的比较器的输出出现误差，因此在具迟滞功能的比较器电路10中增加两个PMOS晶体管14与15，避免比较器10因为输入信号存在噪声导致输出变化。通过两个PMOS晶体管14与15设定门限值，使具迟滞功能的比较器10的输出端的信号在高于门限值上限或低于门限值下限时，才会输出高电平或低电平信号，具迟滞功能的比较器的输出端的信号在门限值上限与下限之间则不会产生变化，称的为迟滞窗口。然而，两个PMOS晶体管14与15的门限值的上限与下限很容易受半导体生产工艺或温度影响而改变，而门限值的变化会导致迟滞窗口的改变。
故，如何通过电路设计的改良，来降低具迟滞功能的比较器中的迟滞窗口随半导体生产工艺或温度影响的改变，已成为该项事业所欲解决的重要课题之一。
发明内容
本发明所要解决的技术问题在于，针对现有技术的不足提供一种具迟滞功能的比较器电路，使比较器的迟滞窗口对半导体生产工艺或温度不敏感。
为了解决上述的技术问题，本发明所采用的其中一技术方案是，提供一种具迟滞功能的比较器电路，其包括一第一比较器、一第二比较器与一反相器。第一比较器包括两个N通道金属氧化物(NMOS)晶体管、两个第一P通道金属氧化物(PMOS)晶体管与两个第二PMOS晶体管，两个NMOS晶体管的栅极分别连接一第一电压与一第二电压，两个NMOS晶体管的源极连接一电流源，两个NMOS晶体管的漏极连接两个第一PMOS晶体管的漏极，两个第一PMOS晶体管的源极分别连接一第一电阻与一第二电阻，且第一比较器根据第一电压与第二电压之间的电压差，从两个NMOS晶体管的漏极输出两个差分输出信号。第二比较器包括一第一输入端、一第二输入端与一输出端，第一输入端与第二输入端分别连接第一比较器的两个NMOS晶体管的漏极与两个第一PMOS晶体管的漏极，第二比较器的输出端连接第一比较器的两个第一PMOS晶体管的栅极。反相器包括一输入端与一输出端，反相器的输入端连接第二比较器的输出端与第一比较器的其中一个第一PMOS晶体管的栅极，反相器的输出端连接第一比较器的另一个第一PMOS晶体管的栅极。通过第一电阻与第二电阻，调整第一比较器的两个第一PMOS晶体管的临界电压。
更进一步地，第一比较器的两个第二PMOS晶体管用于提供电阻值。
更进一步地，第一电阻与第二电阻的电阻值相同。
更进一步地，第一电阻与所述第二电阻的电阻值在5K欧姆到200K欧姆之间。
更进一步地，具迟滞功能的比较器电路还包括一共同电压源，共同电压源连接第一比较器的两个第一PMOS晶体管的源级与第二比较器。
更进一步地，第二比较器比较第一输入端与第二输入端接收的第一比较器的两个差分输出信号，若其具正相差，第二比较器的输出端输出一正向信号至连接第二电阻的其中一个第一PMOS晶体管的栅极，若两个差分输出信号具负相差，第二比较器的输出端输出正向信号至连接第一电阻的其中一个第一PMOS晶体管的栅极。
更进一步地，根据第二比较器传递至第一比较器的两个第一PMOS晶体管的栅极的正向信号或反向信号，以驱动第一比较器的两个第一PMOS晶体管的开启与关闭。
更进一步地，当第二比较器输出反向信号，反向信号通过反相器的输入端而转换为正向信号，并使正向信号从反相器的输出端传递至连接第一电阻的第一比较器的其中一个第一PMOS晶体管的栅极。
更进一步地，第二比较器包括两个PMOS晶体管与两个NMOS晶体管，第一比较器的两个NMOS晶体管的漏极连接第二比较器的两个PMOS晶体管的栅极，第二比较器的其中一个PMOS晶体管的漏极与其中一个NMOS晶体管的漏极连接反相器的输入端与第一比较器的其中一个第一PMOS晶体管的栅极。
更进一步地，第一比较器的两个差分输出电压经由第一比较器的两个NMOS晶体管的漏极分别传输至第二比较器的两个PMOS晶体管的栅极，然后通过第二比较器的两个PMOS晶体管的漏极或两个NMOS的漏极输出的正向信号或反向信号，再传输到反相器。
本发明的其中一有益效果在于，本发明所提供的具迟滞功能的比较器，其能通过反馈电路以及设置电阻的技术方案，补偿PMOS晶体管的临界电压，以达到降低迟滞窗口对温度的敏感度。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为现有的迟滞比较器的电路图。
图2为本发明优选实施例的一种迟滞比较器电路的示意图。
图3为本发明实施例的一种迟滞比较器电路的示意图。
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“具迟滞功能的比较器电路”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种组件或者信号，但这些组件或者信号不应受这些术语的限制。这些术语主要是用以区分一组件与另一组件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
为了解释清楚，在一些情况下，本技术可被呈现为包括包括功能块的独立功能块，包括装置、装置组件、软件中实施的方法中的步骤或路由，或硬件及软件的组合。
实施根据这些公开方法的装置可以包括硬件、固件及/或软件，且可以采取任何各种形体。这种形体的典型例子包括笔记本电脑、智能电话、小型个人计算机、个人数字助理等等。本文描述的功能也可以实施于外围设备或内置卡。通过进一步举例，这种功能也可以实施在不同芯片或在单个装置上执行的不同程序的电路板。
该指令、用于传送这样的指令的介质、用于执行其的计算资源或用于支持这样的计算资源的其他结构，为用于提供在这些公开中所述的功能的手段。
本发明具迟滞功能的比较器电路的实施例
图2为本发明优选实施例的一种具迟滞功能的比较器电路的示意图，如图2所示，本发明优选实施例提供一种具迟滞功能的比较器电路20，其包括一第一比较器21、一第二比较器23以及一反相器24。
第一比较器21包括两个N通道金属氧化半导体(NMOS)晶体管211与212、两个第一P通道金属氧化半导体(PMOS)晶体管213和214与两个第二PMOS晶体管215与216，在不同实施例中，第一比较器21也可以是由不同的晶体管所组成，在此并不局限。两个NMOS晶体管211与212组成一差分对(differential pair)，而迟滞功能是由两个第一P通道金属氧化半导体(PMOS)晶体管213与214所提供，换句话说是由两个第一PMOS晶体管213与214组成一补偿对(complementary pair)，以提供迟滞窗口。电流源25连接NMOS晶体管211与212的源极(S)，共同电压源(VDD)连接第一比较器21的第一PMOS晶体管213与214的源级(S)、第二PMOS晶体管215与216的源级(S)以及第二比较器23，第二PMOS晶体管215与216是用于提供第一比较器21所需的电阻值。
第一电压(VP)与第二电压(VM)分别连接第一比较器21的NMOS晶体管211与212的栅极(G)，第一比较器21根据在NMOS晶体管211与212的栅极(G)的第一电压(VP)与第二电压(VM)之间的电压差，在NMOS晶体管211与212的漏极(D)输出两个差分输出电压。进一步来说，当第一电压(VP)与第二电压(VM)之间的电压差为正相差，输出高电平的两个差分输出电压，当第一电压(VP)与第二电压(VM)之间的电压差为负相差，输出低电平的两个差分输出电压。另外，第一比较器21的工作方式为本领域技术人员所熟知，在此不再赘述。第一比较器21的NMOS晶体管213与214的栅极(G)为第一比较器21的输入端，也就是说第一电压(VP)与第二电压(VM)分别传输至第一比较器21的输入端。另外，第一比较器21的NMOS晶体管213与214的漏极(D)为第一比较器21的输出端。
进一步来说，第一比较器12的第一PMOS晶体管213与214是用以提供一迟滞窗口给第一比较器21，第一PMOS晶体管213与214的漏极(D)连接NMOS晶体管211与212的漏极(D)。另外，第一PMOS晶体管213与214的源极(S)分别连接第一电阻223与第二电阻224，第一电阻223与第二电阻224的电阻值优选在5K欧姆到200K欧姆之间，通过第一电阻223与第二电阻224，达到调节PMOS晶体管213与214的临界电压的目的，进而改善比较器电路20的迟滞窗口容易受温度影响的缺点。其中，第一电阻223为距离共同电压源(VDD)较近的电阻，第二电阻224为距离共同电压源(VDD)较远的电阻，且第一电阻223与第二电阻224的电阻值相同。PMOS晶体管213与214的漏极(D)连接NMOS晶体管211与212的漏极(D)，两个第一PMOS晶体管213与214的源极(S)连接共同电压源(VDD)。
第二比较器23包括第一输入端231A、第二输入端231B与输出端232，另外，第二比较器23的第一输入端231A与第二输入端231B分别连接第一比较器21的NMOS晶体管211与212的漏极(D)与PMOS晶体管213与214的漏极(D)，第二比较器23的输出端232连接反相器24的输入端241。安装第二比较器23的目的是为了稳定比较器电路20的电压，当第一比较器21所输出的差分输出电压之间具有正相差，第二比较器23输出一正向信号，当第一比较器21所输出的差分输出电压之间具有负相差，第二比较器输出一反向信号。
另外，反相器24包括一输入端241与一输出端242，反相器24的输入端241连接到第一比较器21的其中一个第一PMOS晶体管214的栅极(G)以及第二比较器23的输出端232，而反相器24的输出端241连接到另一个第一PMOS晶体管213的栅极(G)，因此可以在第一PMOS晶体管214与213的栅极(G)分别提供一个正向与反向的信号，达到控制第一比较器21的PMOS晶体管213与214的开启与关闭。进一步来说，当第二比较器23输出正向信号，该正向信号会驱动连接至第二电阻224的PMOS晶体管214，反之，当第二比较器23输出反向信号，该反向信号会传递至反相器24，通过反相器24转换为正向信号以驱动连接至第一电阻223的PMOS晶体管213的栅极(G)。换句话说，通过反相器24的控制，当第一比较器21的PMOS晶体管214为开启状态时，PMOS晶体管213为关闭状态，而当第一比较器21的PMOS晶体管214为关闭状态时，PMOS晶体管213为开启状态。
另外，在本发明的优选实施例中，第二比较器23优选包括两个PMOS晶体管233、234与两个NMOS晶体管235、236，如图3所示，第二比较器23的PMOS晶体管233、234的栅极(G)为第二比较器23的输入端231A与231B，且分别连接第一比较器21的NMOS晶体管211与212的漏极(D)与第一PMOS晶体管213与214的漏极(D)。第二比较器23的PMOS晶体管234的漏极(D)和NMOS晶体管236的漏极(D)为第二比较器23的输出端232，且PMOS晶体管234的漏极(D)和NMOS晶体管236的漏极(D)连接至反相器24的输入端241。然而，上述仅说明第二比较器23的组件组成，并非用于局限本发明的第二比较器23仅可由上述的晶体管所组成，在不同实施例中，第二比较器23也可以是由不同的电路所组成，在此并不局限。在此实施例的第二比较器23又可称为差分单一比较器(Differential to Single End Comparator)，当第一比较器21的两个差分输出电压经由NMOS晶体管211与212的漏极(D)分别传输至第二比较器23的PMOS晶体管233与234的栅极(G)，根据两个差分输出电压的差值，若为正相差，第二比较器23输出正向信号，若为负相差，第二比较器23输出负向信号，通过第二比较器23的PMOS晶体管233或234的漏极(D)输出的正向信号或负向信号，再传输到反相器24。
当第一比较器21的NMOS晶体管211与212的信号有误差，也就是传输到PMOS晶体管223与224或传输到第二比较器23的第一输入端231A与第二输入端231B的信号之间有差异，若是正相差，就会输出正向信号至PMOS晶体管214或经由反相器24再到PMOS晶体管213，若为负相差，会输出反向信号至PMOS晶体管214或经由反相器24再到PMOS晶体管213。换句话说，若第二比较器23输出正向信号，会驱动PMOS晶体管214，若第二比较器23输出反向信号，会驱动PMOS晶体管213，通过反相器24，输出第二比较器23的正反两种输出信号至PMOS晶体管213与214，并通过第一电阻223与第二电阻224，达到改善迟滞窗口容易受温度影响的缺点。
本发明的其中一有益效果在于，本发明所提供的具迟滞功能的比较器，其能通过反馈电路以及安装电阻的技术方案，补偿PMOS晶体管的临界电压，改善迟滞窗口容易受温度影响的缺点。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求书的保护范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包括于本发明的权利要求书的保护范围内。

Claims (10)

1.一种具迟滞功能的比较器电路，其特征在于，包括：
一第一比较器，其包括两个N通道金属氧化物(NMOS)晶体管、两个第一P通道金属氧化物(PMOS)晶体管与两个第二PMOS晶体管，所述两个NMOS晶体管的栅极分别连接一第一电压与一第二电压，所述两个NMOS晶体管的源极连接一电流源，所述两个NMOS晶体管的漏极连接所述两个第一PMOS晶体管的漏极，所述两个第一PMOS晶体管的源极分别连接一第一电阻与一第二电阻，且所述第一比较器根据所述第一电压与所述第二电压之间的电压差，从所述两个NMOS晶体管的漏极输出两个差分输出信号；
一第二比较器，其包括一第一输入端、一第二输入端与一输出端，所述第一输入端与所述第二输入端分别连接所述第一比较器的所述两个NMOS晶体管的漏极与所述两个第一PMOS晶体管的漏极，所述第二比较器的所述输出端连接所述第一比较器的所述两个第一PMOS晶体管的栅极；以及
一反相器，其包括一输入端与一输出端，所述反相器的所述输入端连接所述第二比较器的所述输出端与所述第一比较器的其中一个所述两个第一PMOS晶体管的栅极，所述反相器的所述输出端连接所述第一比较器的其中另一个所述两个第一PMOS晶体管的栅极；
其中，通过所述第一电阻与所述第二电阻，调整所述第一比较器的所述两个第一PMOS晶体管的临界电压。
2.根据权利要求1所述的具迟滞功能的比较器电路，其特征在于，所述第一比较器的所述两个第二PMOS晶体管用于提供电阻值。
3.根据权利要求2所述的具迟滞功能的比较器电路，其特征在于，所述第一电阻与所述第二电阻的电阻值相同。
4.根据权利要求1所述的具迟滞功能的比较器电路，其特征在于，所述第一电阻与所述第二电阻的电阻值在5K欧姆到200K欧姆之间。
5.根据权利要求1所述的具迟滞功能的比较器电路，其特征在于，还包括一共同电压源，所述共同电压源连接所述第一比较器的所述两个第一PMOS晶体管的源级与所述第二比较器。
6.根据权利要求1所述的具迟滞功能的比较器电路，其特征在于，所述第二比较器比较所述第一输入端与所述第二输入端接收的所述第一比较器的所述两个差分输出信号，若其具正相差，所述第二比较器的所述输出端输出一正向信号至连接所述第二电阻的其中一个所述两个第一PMOS晶体管的栅极，若所述两个差分输出信号具负相差，所述第二比较器的所述输出端输出一反向信号至所述反相器的所述输入端，所述反相器的所述输出端输出所述正向信号至连接所述第一电阻的其中一个所述两个第一PMOS晶体管的栅极。
7.根据权利要求6所述的具迟滞功能的比较器电路，其特征在于，根据所述第二比较器传递至所述第一比较器的所述两个第一PMOS晶体管的栅极的所述正向信号或所述反向信号，以驱动所述第一比较器的所述两个第一PMOS晶体管的开启与关闭。
8.根据权利要求7所述的具迟滞功能的比较器电路，其特征在于，当所述第二比较器输出所述反向信号，所述反向信号通过所述反相器的所述输入端而转换为所述正向信号，并使所述正向信号从所述反相器的所述输出端传递至连接所述第一电阻的所述第一比较器的其中一个所述两个第一PMOS晶体管的栅极。
9.根据权利要求6所述的具迟滞功能的比较器电路，其特征在于，所述第二比较器包括两个PMOS晶体管与两个NMOS晶体管，所述第一比较器的所述两个NMOS晶体管的漏极连接所述第二比较器的所述两个PMOS晶体管的栅极，所述第二比较器的其中一个所述两个PMOS晶体管的漏极与其中一个所述两个NMOS晶体管的漏极连接所述反相器的所述输入端与所述第一比较器的其中一个所述两个第一PMOS晶体管的栅极。
10.根据权利要求9所述的具迟滞功能的比较器电路，其特征在于，所述第一比较器的所述两个差分输出电压经由所述第一比较器的所述两个NMOS晶体管的漏极分别传输至所述第二比较器的所述两个PMOS晶体管的栅极，然后通过所述第二比较器的所述两个PMOS晶体管的漏极或所述两个NMOS的漏极输出的所述正向信号或所述反向信号，再传输到所述反相器。
CN201910696393.7A 2019-07-30 2019-07-30 具迟滞功能的比较器电路 Active CN112311363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910696393.7A CN112311363B (zh) 2019-07-30 2019-07-30 具迟滞功能的比较器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910696393.7A CN112311363B (zh) 2019-07-30 2019-07-30 具迟滞功能的比较器电路

Publications (2)

Publication Number Publication Date
CN112311363A true CN112311363A (zh) 2021-02-02
CN112311363B CN112311363B (zh) 2024-05-07

Family

ID=74485677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910696393.7A Active CN112311363B (zh) 2019-07-30 2019-07-30 具迟滞功能的比较器电路

Country Status (1)

Country Link
CN (1) CN112311363B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013884A (zh) * 2006-11-24 2007-08-08 华中科技大学 单边迟滞比较器
US20090115458A1 (en) * 2007-11-07 2009-05-07 Frank Carr Cmos comparator with hysteresis
JP2013236342A (ja) * 2012-05-10 2013-11-21 Lapis Semiconductor Co Ltd ヒステリシスコンパレータ及び半導体装置
CN105680835A (zh) * 2016-03-14 2016-06-15 湘潭芯力特电子科技有限公司 应用于rs-485接收端的迟滞比较器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013884A (zh) * 2006-11-24 2007-08-08 华中科技大学 单边迟滞比较器
US20090115458A1 (en) * 2007-11-07 2009-05-07 Frank Carr Cmos comparator with hysteresis
JP2013236342A (ja) * 2012-05-10 2013-11-21 Lapis Semiconductor Co Ltd ヒステリシスコンパレータ及び半導体装置
CN105680835A (zh) * 2016-03-14 2016-06-15 湘潭芯力特电子科技有限公司 应用于rs-485接收端的迟滞比较器

Also Published As

Publication number Publication date
CN112311363B (zh) 2024-05-07

Similar Documents

Publication Publication Date Title
US7839171B1 (en) Digital level shifter and methods thereof
US9209807B2 (en) Differential receiver, electronic device and industrial device including the same, and method of receiving differential signal
US8829964B1 (en) Compensated hysteresis circuit
KR900000993B1 (ko) 개선된 출력특성을 갖는 비교기 회로
JP4245904B2 (ja) 電圧検出回路
US9641165B1 (en) Bounded duty cycle correction circuit
US11418170B2 (en) Bias generation circuit, buffer circuit including the bias generation circuit and semiconductor system including the buffer circuit
US7782116B2 (en) Power supply insensitive voltage level translator
US6414521B1 (en) Sense amplifier systems and methods
CN103873044A (zh) 低压差分信号lvds结构电路
US9722607B2 (en) Voltage level shifter
CN112311363B (zh) 具迟滞功能的比较器电路
JP4190543B2 (ja) 比較器
US20100090726A1 (en) Data receiver of semiconductor integrated circuit
US8736311B2 (en) Semiconductor integrated circuit
US10763840B1 (en) Comparator circuit with hysteresis function and a semiconductor device thereof
KR20070056444A (ko) 반도체 메모리 장치의 입력 버퍼
US8344779B2 (en) Comparator circuit with hysteresis, test circuit, and method for testing
TWI695583B (zh) 具遲滯功能的比較器電路
US7053671B1 (en) Low-jitter differential-to-single-ended data conversion circuits
JP2010187047A (ja) テスト回路、及びテスト方法
US11063587B1 (en) Voltage on-off detector and electronic device including the same
US11514975B2 (en) Amplifier and LPDDR3 input buffer
US11215648B1 (en) Voltage on-off detector and electronic device including the same
JP4671894B2 (ja) ３値検出回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant