CN112310578A

CN112310578A - 一种用于sub-6G频段的射频开关

Info

Publication number: CN112310578A
Application number: CN201910668323.0A
Authority: CN
Inventors: 陈磊
Original assignee: Hangzhou Lingxin Microelectronics Co ltd
Current assignee: Hangzhou Lingxin Microelectronics Co ltd
Priority date: 2019-07-23
Filing date: 2019-07-23
Publication date: 2021-02-02

Abstract

随着射频集成电路技术的迅速发展，无线通信产品已广泛应用于各行各业，射频开关位于无线接收系统前端，其性能的好坏决定了整个收发系统的性能。本发明推出一种用于sub‑6G频段的射频开关，射频开关采用二级结构，不仅具有较宽的频带范围，还能有效减小射频天线到地的寄生电容，提高各个端口之间的隔离度，还能有效改善电路的线性度，并减小插入损耗。本发明抗静电模块采用单管结构，在尽量减少寄生电容的情况下尽可能的提高了射频开关的抗静电能力。

Description

一种用于sub-6G频段的射频开关

技术领域

本发明是一种用于sub-6G频段的射频开关，涉及集成电路设计及信号处理技术领域。

背景技术

目前的5G通讯网络集中的频率都在6GHz以下，因此也称为sub-6G频段，随着5G无线通信技术的快速发展，射频应用越来越多，射频开关是射频接收机前端的关键模块，其电路拓扑图如图1所示，射频开关位于天线与收路的低噪声放大器（Low-Noise Amplifier，LNA）和发路的功率放大器（Power-Amplifier，PA）之间，对系统性能具有决定性的影响，其三个主要性能参数是：插入损耗（Insertion Loss）、隔离度（Isolation）和抗静电（Electro-Static discharge）。传统射频开关由于担心引起额外的寄生电容等，在开关模块内部一般不加抗静电模块，而是将抗静电功能放在PA和LNA模块中，这样还是会导致射频开关本身由于静电而引起失效。

发明内容

本发明的目的是推出一种用于sub-6G频段的射频开关，可以根据频段工作需要来放置射频开关的个数，从而实现各种应用，具体开关在电路设计中采用两级式结构，具有低插入损耗和高隔离度的优点，同时在输入PA端和输出LNA端都加入了抗静电电路结构，可以有效防止静电对芯片的损坏。

本发明的目的是这样实现的：

一种用于sub-6G频段的射频天线开关，包含系统框图和具体电路图，具体的单刀双掷射频开关SPDT（Single-Pole-Double-Throw, SPDT）电路图含ANT端、PA端、LNA端、VB1端、VB2端和地线，其中ANT端为天线发射端，PA端为射频信号输出端，LNA端为射频信号输入端，VB1端、VB2端均为模式控制端，其特征在于，该基于绝缘体上硅工艺的CMOS射频开关还含第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10，其中第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10均为NMOS管。系统框图中包含一个天线端ANT，以及多个射频开关，其特征在于每个射频开关的天线端ANT都连接在一起，天线为共用端口；第一个射频开关SPDT1，输入端为PA1，输出端为LNA1，对应控制端为VB1和VB2；第二个射频开关SPDT2，输入端为PA2，输出端为LNA2，对应控制端为VB3和VB4；以此类推，第X个射频开关SPDTX，输入端为PAX，输出端为LNAX，对应控制端为VBX和VBX1。

一种用于sub-6G频段的射频开关的具体电路连接，第一MOS管M1的栅极与第一电阻R1的一端连接，第二MOS管M2的栅极与第二电阻R2的一端连接，第三MOS管M3的栅极与第三电阻R3的一端连接，第四MOS管M4的栅极与第四电阻R4的一端连接，第五MOS管M5的栅极与第五电阻R5的一端连接，第六MOS管M6的栅极与第六电阻R6的一端连接，第七MOS管M7的栅极与第七电阻R7的一端连接，第八MOS管M8的栅极与第八电阻R8的一端连接, 第九MOS管M9的栅极与第九电阻R9的一端连接，第十MOS管M10的栅极与第十电阻R10的一端连接；第一电阻R1、第四电阻R4、第五电阻R5及第八电阻R8的另一端连接在一起后与VB2端连接；第二电阻R2、第三电阻R3、第六电阻R6及第七电阻R7的另一端连接在一起后与VB1端连接；第九电阻R9和第十电阻R10的另一端分别和地线连接在一起；第一MOS管M1的漏极与第二MOS管M2的漏极连接在一起后与ANT端连接；第一MOS管M1的源极、第三MOS管M3的漏极与第五MOS管M5的漏极连接在一起；第二MOS管M2的源极、第四MOS管M4的漏极与第六MOS管M6的漏极连接在一起；第五MOS管M5的源极、第七MOS管M7的漏极和PA端连接在一起；第六MOS管M6的源极、第八MOS管M8管的漏极和LNA端连接在一起；第三MOS管M3、第四MOS管M4、第七MOS管M7及第八MOS管M8的源极与地线连接；第九MOS管M9的漏极和PA端相连，M9管的源极和地线相连；第十MOS管M10的漏极和LNA端相连，M10管的源极和地线相连。

本发明能够通过简单电路结构实现高性能的射频开关，并对该射频开关进行可控单刀双掷（Single-Pole-Double-Throw, SPDT）切换，同时在PA端和LNA端加入抗静电模块，与传统的射频开关相比，本发明的优点在于：

⑴、在电路设计中采用两级式结构，恰当选择主开关管器件尺寸，降低串联晶体管的沟道电阻，从而具有低插入损耗和高隔离度的优点；

本发明具有极低的插入损耗，其插入损耗在关注频率2.4GHz处为-1dB，而传统的射频开关的典型值为-2dB，插入损耗改善最高可达1dB。本发明具有较高的端口隔离度，本发明的双向隔离度在关注频率2.4GHz处为40dB，而传统的射频开关的典型值为20～30dB左右。

⑵、本发明在输入PA端和输出LNA端加入抗静电模块，能够有效提高芯片的抗静电能力，从而减小由于静电而引起的失效。由于该种抗静电结构引入的寄生电容较小，因此对射频开关的性能几乎没有影响。

第九MOS管M9和第十MOS管M10，是ESD保护电路，其特征需要按照图4的尺寸进行设计，其尺寸参数直接决定ESD性能。经过实际测试，本发明的抗静电达到了8kv的水平。传统的抗静电一般只有2kv的水平。

附图说明

图1为本发明的电路拓扑图；

图2为本发明的射频开关的系统框图；

图3为本发明的射频开关电路图；

图4为本发明的ESD管的版图尺寸参数。

具体实施方式

本发明的技术方案就是具体的实施例，这里就不再赘述实施例。下面详尽介绍本发明的工作过程。

多模多频的工作原理参阅图2，当第一频段对应的SPDT1需要工作时，就控制对应的控制端VB1和VB2，其他控制端口关闭，其他端口所对应的射频开关也就处于关闭状态。当第二频段对应的SPDT2需要工作时，就控制对应的控制端VB3和VB4，其他控制端口关闭，其他端口所对应的射频开关也就处于关闭状态；当第X频段对应的SPDTX需要工作时，就控制对应的控制端VBX和VBX1，其他控制端口关闭，其他端口所对应的射频开关也就处于关闭状态。采用这种控制方式从而实现多模多频的应用。

单个射频开关的工作原理参阅图3，当VB2端为高电平，VB1端为低电平时，本发明的射频开关处于发射模式。由于第一MOS管M1及第五MOS管M5的栅极电压为正，第三MOS管M3及第七MOS管M7的栅极电压为负，所以第一MOS管M1及第五MOS管M5导通，第三MOS管M3及第七MOS管M7截止，从PA端来的功率放大器输出信号可以传导到天线ANT端；由于第二MOS管M2及第六MOS管M6的栅极电压为负，第四MOS管M4及第八MOS管M8的栅极电压为正，所以第二MOS管M2及第六MOS管M6截止，第四MOS管M4及第八MOS管M8导通，天线ANT端到低噪声放大器路径关闭，且导通的第四MOS管M4及第八MOS管M8提供了到地的电流泻放路径。

当VB2端为低电平，VB1端为高电平时，本发明的射频开关处于接收模式。由于第一MOS管M1及第五MOS管M5的栅极电压为负，第三MOS管M3及第七MOS管M7的栅极电压为正，所以第一MOS管M1及第五MOS管M5截止，第三MOS管M3及第七MOS管M7导通，从PA端到天线ANT端关闭；由于第二MOS管M2及第六MOS管M6的栅极电压为正，第四MOS管M4及第八MOS管M8的栅极电压为负，所以第二MOS管M2及第六MOS管M6导通，第四MOS管M4及第八MOS管M8截止，天线ANT端来的微小射频信号传送至低噪声放大器LNA的输入端，且导通的第三MOS管M3及第七MOS管M7提供了到地的电流泻放路径。

由于插入损耗主要由串联晶体管的沟道电阻决定，在给定频率下，适当增加选择主开关管第一MOS管M1、第二MOS管M2、第五MOS管M5、第六MOS管M6的尺寸，可以减小沟道电阻，但是过高的开关管面积会增加寄生电容，增加衬底耦合并降低隔离度。综合插入损耗和隔离度的折中考虑，仿真得到最合适的第一MOS管M1、第二MOS管M2、第五MOS管M5、第六MOS管M6的尺寸分别为400μm /0.25μm、400μm /0.25μm、160μm /0.25μm、160μm /0.25μm。第一电阻R1到第八电阻R8均为栅电阻，它们的作用是提高输入级线性度，阻值均为6k欧姆。

第九MOS管M9和第九电阻R9组成了PA端的抗静电模块，第十MOS管M10和第十电阻R10组成了LNA端的抗静电模块，M9管和M10管的尺寸都为400μm /0.25μm，电阻R9和电阻R10都为栅电阻，其阻值都为300欧姆。针对M9管和M10管，需要按照图示的尺寸设计版图，gate是栅极，source是源极，drain是漏极，contact是接触孔，栅极到源极接触孔的距离为0.5um，栅极到漏极接触孔的距离为3.5um，然后每条mos管的宽度W应该是50um，这些尺寸非常关键，直接影响最终的ESD性能。

虽然本发明利用具体的实施例进行说明，但是对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明，在不背离本发明的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。

Claims

1.一种用于sub-6G频段的射频开关，包含系统框图和具体电路图；具体的射频开关SPDT电路图中含ANT端、PA端、LNA端、VB1端、VB2端和地线，其中ANT端为天线发射端，PA端为射频信号输出端，LNA端为射频信号输入端，VB1端、VB2端均为模式控制端，其特征在于，该射频开关还含第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10，其中第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9和第十MOS管M10均为NMOS管；其具体连接方式为：第一MOS管M1的栅极与第一电阻R1的一端连接，第二MOS管M2的栅极与第二电阻R2的一端连接，第三MOS管M3的栅极与第三电阻R3的一端连接，第四MOS管M4的栅极与第四电阻R4的一端连接，第五MOS管M5的栅极与第五电阻R5的一端连接，第六MOS管M6的栅极与第六电阻R6的一端连接，第七MOS管M7的栅极与第七电阻R7的一端连接，第八MOS管M8的栅极与第八电阻R8的一端连接, 第九MOS管M9的栅极与第九电阻R9的一端连接，第十MOS管M10的栅极与第十电阻R10的一端连接；第一电阻R1、第四电阻R4、第五电阻R5及第八电阻R8的另一端连接在一起后与VB2端连接；第二电阻R2、第三电阻R3、第六电阻R6及第七电阻R7的另一端连接在一起后与VB1端连接；第九电阻R9和第十电阻R10的另一端分别和地线连接在一起；第一MOS管M1的漏极与第二MOS管M2的漏极连接在一起后与ANT端连接；第一MOS管M1的源极、第三MOS管M3的漏极与第五MOS管M5的漏极连接在一起；第二MOS管M2的源极、第四MOS管M4的漏极与第六MOS管M6的漏极连接在一起；第五MOS管M5的源极、第七MOS管M7的漏极和PA端连接在一起；第六MOS管M6的源极、第八MOS管M8管的漏极和LNA端连接在一起；第三MOS管M3、第四MOS管M4、第七MOS管M7及第八MOS管M8的源极与地线连接；第九MOS管M9的漏极和PA端相连，M9管的源极和地线相连；第十MOS管M10的漏极和LNA端相连，M10管的源极和地线相连；系统框图中包含一个天线端ANT，以及多个射频开关，其特征在于每个射频开关的天线端ANT都连接在一起，天线为共用端口；第一个射频开关SPDT1，输入端为PA1，输出端为LNA1，对应控制端为VB1和VB2；第二个射频开关SPDT2，输入端为PA2，输出端为LNA2，对应控制端为VB3和VB4；以此类推，第X个射频开关SPDTX，输入端为PAX，输出端为LNAX，对应控制端为VBX和VBX1；第九MOS管M9和第十MOS管M10，其特征需要按照图4的尺寸进行设计，其尺寸直接决定ESD性能。