CN114157281A - 一种单刀单掷射频开关电路 - Google Patents
一种单刀单掷射频开关电路 Download PDFInfo
- Publication number
- CN114157281A CN114157281A CN202111517831.2A CN202111517831A CN114157281A CN 114157281 A CN114157281 A CN 114157281A CN 202111517831 A CN202111517831 A CN 202111517831A CN 114157281 A CN114157281 A CN 114157281A
- Authority
- CN
- China
- Prior art keywords
- resistor
- nmos transistor
- capacitor
- signal input
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
Landscapes
- Electronic Switches (AREA)
Abstract
本发明涉及一种单刀单掷射频开关电路，其包括串联通路电路及并联通路电路；所述并联通路电路中第三NMOS管MN3的漏极通过第三电容C3分别与串联通路电路中的第一NMOS管MN1的漏极及第二NMOS管MN2的源极连接；所述串联通路电路包括第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1及第二电容C2；所述并联通路电路包括第三NMOS管MN3、第六电阻R6、第七电阻R7、第八电阻R8、第三电容C3及第四电容C4。本发明在串并联NMOS管的源漏端并入一个电阻，并在NMOS管导通与关断时分别将源漏端电平拉低和拉高，从而使得射频开关的隔离度与线性度得到显著提高。
Description
技术领域
本发明涉及一种射频开关电路，特别是涉及一种单刀单掷射频开关电路，属于集成电路设计技术领域。
背景技术
近年来随着信息技术的高速发展，无线通信产业也迎来了快速的增长，射频开关是射频无线收发机系统中的关键模块，可以实现对射频信号进行信号流向控制的作用，无论是蓝牙、WIFI设备，还是移动通信设备，几乎每个无线应用相关的产品都需要射频开关的使用，同样的对射频开关提出了更高线性度、更低插入损耗、更高隔离度的要求。
传统的单刀单掷射频开关如图1所示，控制信号Vc1为高电平Vc2为低电平时开关闭合传输射频信号，控制信号Vc1为低电平Vc2为高电平时开关断开阻塞射频信号通过，该电路中串联NMOS管MN1的宽长比越大插入损耗越小但隔离度越差，并联NMOS管MN2的宽长比越大插入损耗越大但隔离度越好，通过合理的调整串并联晶体管尺寸来折中插入损耗与隔离度性能，但是当输入射频信号功率过大时，由于电压摆幅过大，在开关闭合状态下并联NMOS管MN2会出现被打开的可能性从而导致信号泄露到地，进而导致开关线性度变差，在开关断开状态下串联NMOS管MN1会出现被打开的可能性导致信号泄露到输出端进而导致开关隔离度变差。
发明内容
本发明针对传统单刀单掷射频开关会在大功率输入中出现的隔离度与线性度变差的问题，从而提供一种单刀单掷射频开关电路，该电路能起到阻塞射频信号的作用，能提高射频开关的线性度；并可提高射频开关的隔离度。
按照本发明提供的技术方案：一种单刀单掷射频开关电路，其包括串联通路电路及并联通路电路；所述并联通路电路中第三NMOS管MN3的漏极通过第三电容C3分别与串联通路电路中的第一NMOS管MN1的漏极及第二NMOS管MN2的源极连接；
所述串联通路电路包括第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1及第二电容C2；
所述第一电阻R1一端分别与控制信号输入端Vc1及第二电阻R2一端连接，所述第一电阻R1另一端与所述第一NMOS管MN1的栅极连接，所述第一NMOS管MN1的栅极通过第一电阻R1连接控制信号输入端Vc1；第一电容C1一端分别与第三电阻R3一端及第一NMOS管MN1的源极连接，所述第一电容C1另一端与射频信号输入端Vin连接，第一NMOS管MN1的源极通过第一电容C1连接射频信号输入端Vin；所述第一NMOS管MN1的源极通过第三电阻R3连接控制信号输入端Vc2；所述第三电阻R3另一端分别与第四电阻R4一端及第五电阻R5一端连接；第一NMOS管MN1的漏极与第二NMOS管MN2的源极相连；所述第四电阻R4另一端分别与第一NMOS管MN1的漏极及第二NMOS管MN2的源极相连；
所述第二电阻R2另一端与所述第二NMOS管MN2的栅极连接，所述第二NMOS管MN2的栅极通过第二电阻R2连接控制信号输入端Vc1；第二NMOS管MN2的源极通过第四电阻R4连接控制信号输入端Vc2；所述第二电容C2一端分别与第二NMOS管MN2的漏极及所述第五电阻R5另一端连接，第二电容C2另一端与射频信号输出端Vout连接，第二NMOS管MN2的漏极通过第二电容C2连接射频信号输出端Vout；所述第二NMOS管MN2的漏极通过第五电阻R5连接控制信号输入端Vc2；
所述并联通路电路包括第三NMOS管MN3、第六电阻R6、第七电阻R7、第八电阻R8、第三电容C3及第四电容C4；
所述第三电容C3一端与第一NMOS管MN1的漏极连接，所述第三电容C3另一端与分别与第七电阻R7一端及第三NMOS管MN3的漏极连接，第七电阻R7另一端分别与第八电阻R8一端及控制信号输入端Vc1连接；第三NMOS管MN3的漏极通过第三电容C3连接第一NMOS管MN1的漏极；所述第六电阻R6一端与所述第三NMOS管MN3的栅极连接，第六电阻R6另一端分别与第四电阻R4及第五电阻R5连接，所述第三NMOS管MN3的栅极通过第六电阻R6连接控制信号输入端Vc2；第三NMOS管MN3的漏极通过第七电阻R7连接控制信号输入端Vc1；所述第八电阻R8另一端分别与第三NMOS管MN3的源极及第四电容C4连接，所述第三NMOS管MN3的源极通过第八电阻R8连接控制信号输入端Vc1；第三NMOS管MN3的源极通过第四电容C4接地。
作为本发明的进一步改进，所述控制信号输入端Vc1和控制信号输入端Vc2输入信号均为高低电平信号。
作为本发明的进一步改进，高电平电压为1.8~3.3V，所述低电平电压为0~0.5V。
本发明与现有技术相比其特点和优势主要表现在：本发明包括串联通路电路和并联通路电路，当射频开关闭合时串联通路导通并联通路截止，射频开关关断时串联通路截止并联通路导通；在串并联NMOS管的源漏端并入一个电阻，并在NMOS管导通与关断时分别将源漏端电平拉低和拉高，从而使得射频开关的隔离度与线性度得到显著提高。
附图说明
图1为传统单刀单掷射频开关电路的工作原理示意图。
图2为本发明的一种单刀单掷射频开关电路的工作原理示意图。
具体实施方式
下面结合附图对本发明作进一步的描述。
如图2所示，本发明所述单刀单掷射频开关电路，可以避免射频开关在大功率输入时出现的隔离度与线性度变差的问题。
一种单刀单掷射频开关电路包括串联通路电路1及并联通路电路2；所述并联通路电路2中第三NMOS管MN3的漏极通过第三电容C3分别与串联通路电路中的第一NMOS管MN1的漏极及第二NMOS管MN2的源极连接；
所述串联通路电路1包括第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1及第二电容C2；
所述第一电阻R1一端分别与控制信号输入端Vc1及第二电阻R2一端连接，所述第一电阻R1另一端与所述第一NMOS管MN1的栅极连接，所述第一NMOS管MN1的栅极通过第一电阻R1连接控制信号输入端Vc1；第一电容C1一端分别与第三电阻R3一端及第一NMOS管MN1的源极连接，所述第一电容C1另一端与射频信号输入端Vin连接，第一NMOS管MN1的源极通过第一电容C1连接射频信号输入端Vin；所述第一NMOS管MN1的源极通过第三电阻R3连接控制信号输入端Vc2；所述第三电阻R3另一端分别与第四电阻R4一端及第五电阻R5一端连接；第一NMOS管MN1的漏极与第二NMOS管MN2的源极相连；所述第四电阻R4另一端分别与第一NMOS管MN1的漏极及第二NMOS管MN2的源极相连；
所述第二电阻R2另一端与所述第二NMOS管MN2的栅极连接，所述第二NMOS管MN2的栅极通过第二电阻R2连接控制信号输入端Vc1；第二NMOS管MN2的源极通过第四电阻R4连接控制信号输入端Vc2；所述第二电容C2一端分别与第二NMOS管MN2的漏极及所述第五电阻R5另一端连接，第二电容C2另一端与射频信号输出端Vout连接，第二NMOS管MN2的漏极通过第二电容C2连接射频信号输出端Vout；所述第二NMOS管MN2的漏极通过第五电阻R5连接控制信号输入端Vc2。
所述并联通路电路2包括第三NMOS管MN3、第六电阻R6、第七电阻R7、第八电阻R8、第三电容C3及第四电容C4；
所述第三电容C3一端分别与第一NMOS管MN1的漏极及第二NMOS管MN2的源极连接，所述第三电容C3另一端与分别与第七电阻R7一端及第三NMOS管MN3的漏极连接，第七电阻R7另一端分别与第八电阻R8一端及控制信号输入端Vc1连接；第三NMOS管MN3的漏极通过第三电容C3连接第一NMOS管MN1的漏极；所述第六电阻R6一端与所述第三NMOS管MN3的栅极连接，第六电阻R6另一端分别与第四电阻R4及第五电阻R5连接，所述第三NMOS管MN3的栅极通过第六电阻R6连接控制信号输入端Vc2；第三NMOS管MN3的漏极通过第七电阻R7连接控制信号输入端Vc1；所述第八电阻R8另一端分别与第三NMOS管MN3的源极及第四电容C4连接，所述第三NMOS管MN3的源极通过第八电阻R8连接控制信号输入端Vc1；第三NMOS管MN3的源极通过第四电容C4连接到地。
优选地，其中所述控制信号输入端Vc1和控制信号输入端Vc2输入信号均为高低电平信号，且高电平电压为1.8~3.3V，所述低电平电压为0~0.5V。
为更好理解本发明提供的单刀单掷射频开关电路，以下对其工作原理进行说明：
如图2所示的单刀单掷射频开关电路，其中标注为串联通路电路1，并联通路电路2，射频开关闭合时串联通路导通并联通路截止，射频开关关断时串联通路截止并联通路导通，提高开关关断时的隔离度；当控制信号输入端Vc1为高电平Vc2为低电平，此时串联通路中NMOS管MN1与NMOS管MN2为导通状态，其各自的源端、漏端都通过电阻拉到地，射频信号由信号输入端Vin进入经耦合电容C1、NMOS管MN1、NMOS管MN2、耦合电容C2传输到输出端，而并联通路中NMOS管MN3为截止状态其源端、漏端通过电阻拉到高电平，起到了阻塞射频信号的作用，并联通路NMOS管源漏端通过电阻拉到高电平可以防止输入射频信号过大时将并联通路NMOS管打开，提高了射频开关的线性度；当控制信号输入端Vc1为低电平Vc2为高电平，此时并联通路中NMOS管MN3为导通状态其源端、漏端通过电阻拉到低电平，防止射频信号传输到输出端，而串联通路中NMOS管MN1与NMOS管MN2为截止状态，其各自的源端、漏端都通过电阻拉到高电平防止输入射频信号过大时将串联通路NMOS管打开，提高了射频开关的隔离度。
尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种单刀单掷射频开关电路，其特征是：其包括串联通路电路（1）及并联通路电路（2）；所述并联通路电路（2）中第三NMOS管MN3的漏极通过第三电容C3分别与串联通路电路中的第一NMOS管MN1的漏极及第二NMOS管MN2的源极连接；
所述串联通路电路（1）包括第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1及第二电容C2；
所述第一电阻R1一端分别与控制信号输入端Vc1及第二电阻R2一端连接，所述第一电阻R1另一端与所述第一NMOS管MN1的栅极连接，所述第一NMOS管MN1的栅极通过第一电阻R1连接控制信号输入端Vc1；第一电容C1一端分别与第三电阻R3一端及第一NMOS管MN1的源极连接，所述第一电容C1另一端与射频信号输入端Vin连接，第一NMOS管MN1的源极通过第一电容C1连接射频信号输入端Vin；所述第一NMOS管MN1的源极通过第三电阻R3连接控制信号输入端Vc2；所述第三电阻R3另一端分别与第四电阻R4一端及第五电阻R5一端连接；第一NMOS管MN1的漏极与第二NMOS管MN2的源极相连；所述第四电阻R4另一端分别与第一NMOS管MN1的漏极及第二NMOS管MN2的源极相连；
所述第二电阻R2另一端与所述第二NMOS管MN2的栅极连接，所述第二NMOS管MN2的栅极通过第二电阻R2连接控制信号输入端Vc1；第二NMOS管MN2的源极通过第四电阻R4连接控制信号输入端Vc2；所述第二电容C2一端分别与第二NMOS管MN2的漏极及所述第五电阻R5另一端连接，第二电容C2另一端与射频信号输出端Vout连接，第二NMOS管MN2的漏极通过第二电容C2连接射频信号输出端Vout；所述第二NMOS管MN2的漏极通过第五电阻R5连接控制信号输入端Vc2；
所述并联通路电路（2）包括第三NMOS管MN3、第六电阻R6、第七电阻R7、第八电阻R8、第三电容C3及第四电容C4；
所述第三电容C3一端与第一NMOS管MN1的漏极连接，所述第三电容C3另一端与分别与第七电阻R7一端及第三NMOS管MN3的漏极连接，第七电阻R7另一端分别与第八电阻R8一端及控制信号输入端Vc1连接；第三NMOS管MN3的漏极通过第三电容C3连接第一NMOS管MN1的漏极；所述第六电阻R6一端与所述第三NMOS管MN3的栅极连接，第六电阻R6另一端分别与第四电阻R4及第五电阻R5连接，所述第三NMOS管MN3的栅极通过第六电阻R6连接控制信号输入端Vc2；第三NMOS管MN3的漏极通过第七电阻R7连接控制信号输入端Vc1；所述第八电阻R8另一端分别与第三NMOS管MN3的源极及第四电容C4连接，所述第三NMOS管MN3的源极通过第八电阻R8连接控制信号输入端Vc1；第三NMOS管MN3的源极通过第四电容C4接地。
2.如权利要求1所述的一种单刀单掷射频开关电路，其特征是：所述控制信号输入端Vc1和控制信号输入端Vc2输入信号均为高低电平信号。
3.如权利要求2所述的一种单刀单掷射频开关电路，其特征是：高电平电压为1.8~3.3V，所述低电平电压为0~0.5V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111517831.2A CN114157281A (zh) | 2021-12-13 | 2021-12-13 | 一种单刀单掷射频开关电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111517831.2A CN114157281A (zh) | 2021-12-13 | 2021-12-13 | 一种单刀单掷射频开关电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114157281A true CN114157281A (zh) | 2022-03-08 |
Family
ID=80450713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111517831.2A Pending CN114157281A (zh) | 2021-12-13 | 2021-12-13 | 一种单刀单掷射频开关电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114157281A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116683901A (zh) * | 2023-07-28 | 2023-09-01 | 牛芯半导体(深圳)有限公司 | 一种用于传输高速信号的开关电路 |
-
2021
- 2021-12-13 CN CN202111517831.2A patent/CN114157281A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116683901A (zh) * | 2023-07-28 | 2023-09-01 | 牛芯半导体(深圳)有限公司 | 一种用于传输高速信号的开关电路 |
| CN116683901B (zh) * | 2023-07-28 | 2024-03-29 | 牛芯半导体(深圳)有限公司 | 一种用于传输高速信号的开关电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101712269B1 (ko) | 무선 주파수 스위치에 대한 시스템 및 방법 | |
| CN109088626B (zh) | 一种超低功耗偏置的射频开关 | |
| CN105049015B (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
| US20190393904A1 (en) | Multipath switch circuit, chip and communication terminal | |
| CN105024677A (zh) | Rf开关电路 | |
| US20100225378A1 (en) | Radio frequency switching circuit and semiconductor device | |
| US20200169248A1 (en) | High power silicon on insulator switch | |
| CN111600556A (zh) | 低噪声放大器及射频接收机 | |
| CN105049016A (zh) | 单刀单掷射频开关及其构成的单刀双掷射频开关和单刀多掷射频开关 | |
| CN103636133A (zh) | 具有通用巴伦和混频器的多标准收发器结构 | |
| CN114157281A (zh) | 一种单刀单掷射频开关电路 | |
| CN109194291A (zh) | 一种高增益高线性带旁路功能的单片式低噪声放大器 | |
| CN102655404B (zh) | 一种差分的射频开关电路 | |
| CN110943729A (zh) | 一种cmos毫米波串联非对称单刀双掷开关 | |
| CN107276547B (zh) | 一种单片集成的毫米波开关模式功率放大器电路 | |
| CN116505885B (zh) | 一种可重构收发复用放大器 | |
| CN113098403A (zh) | 基于GaAs pHEMT工艺的超宽带低电流驱动放大器 | |
| CN114157280A (zh) | 一种单刀双掷射频开关电路 | |
| CN105281673A (zh) | 一种多频段可重构方法及混频器 | |
| CN115102566B (zh) | 无线通信系统及其信号收发装置 | |
| CN111404577B (zh) | 具有低电压开关的多模式可配置的收发器 | |
| CN114244285B (zh) | 射频功率放大电路及射频功率放大器 | |
| CN216390928U (zh) | 低噪声放大器、相关设备及芯片 | |
| CN116054872A (zh) | 一种快速切换的射频开关电路、芯片及其电子设备 | |
| CN215773071U (zh) | 一种用于改进谐波的射频开关电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |